



Staatliche Studienakademie Dresden

– Studienrgang Informationstechnik –

Entwurf einer Power on Reset Schaltung mittels 130-nm-CMOS-Technologie

Projektarbeit
„Ingenieurmäßiges Arbeiten“

Leon Hübner

Matrikelnummer: 3005095

Tag der Themenübergabe: 28. Februar 2025

Tag der Einreichung: 10. März 2025

Ausbildender Praxispartner: Renesas Electronics Germany GmbH
Grenzstraße 28, 01109 Dresden

Begutachtung Praxispartner: Dr. Stefan Getzlaff

Inhaltsverzeichnis

Abbildungsverzeichnis	d
Tabellenverzeichnis	e
Glossar	f
I Projektarbeit	1
1 Einleitung	2
2 Grundlagen	3
2.1 Power-On-Reset-Schaltung	3
2.2 Differenzverstärker und Komparator	4
2.3 Schmitt-Trigger	5
2.4 Transistoren	5
2.5 Stromspiegel	8
3 Funktionsgruppen der Power-on-Reset-Schaltung	9
3.1 Komparator	9
3.2 Referenzspannung	10
3.3 Verzögerung des Reset	11
3.4 Schmitt-Trigger	13
3.5 Gesamte PoR-Schaltung	13
3.5.1 Komparator für digitalen IC Teil	14
4 Verifizierung	16
4.1 Spezifikationen	16
4.2 Corner-Simulation	17
4.2.1 Anpassung Referenzspannung	18
4.3 Monte-Carlo-Simulation	20
4.3.1 Einfluss von Flankenzeiten auf die Funktionalität	21
4.3.2 Analyse der Abweichungen in der Monte-Carlo-Simulation	22
5 Fazit	25
Quellenverzeichnis	26

II	Anhang	I
A	Abbildungen	II
B	Tabellen	V
	Erklärung an Eides statt	VIII

Abbildungen

2.1.1	Schwellspannung	3
2.1.2	Reset-Spannung	4
2.2.1	Schaltzeichen Komparator	4
2.3.1	Symbol Schmitt-Trigger	5
2.4.1	Struktur NMOS-Transistor	6
2.4.2	Symbol NMOS-Transistor mit Transferkennlinie	7
2.4.3	Struktur PMOS-Transistor	7
2.5.1	Aufbau Stromspiegel	8
3.1.1	Aufbau Komparator für analogen Teil	10
3.2.1	Generierung des Referenzstrom durch Widerstand	11
3.3.1	Verzögerungselement	12
3.4.1	Aufbau Schmitt-Trigger	13
3.5.1	Aufbau Komparator für digitalen Teil	14
3.5.2	Spannungsverläufe der Power-on-Reset-Schaltung	15
4.2.1	Generierung des Referenzstrom durch Transistor	19
A.1	Schaltbild der kompletten PoR-Schaltung	III
A.2	Schwankung der Referenzspannung mit Widerstand	IV
A.3	Schwankung der Referenzspannung mit Transistoren	IV

Tabellen

4.2.1	Transistor- und Bauelement-Konfigurationen der Corner-Simulation .	17
4.2.2	Ergebnisse Corner-Simulation Widerstands-basierte PoR-Schaltung .	18
4.2.3	Ergebnisse Corner-Simulation PoR-Schaltung für den digitalen Teil .	20
4.2.4	Ergebnisse Corner-Simulation PoR-Schaltung für den analogen Teil .	20
4.3.1	MC-Process-Simulation mit Anstiegs-und Abfallzeit von 100 ms . . .	22
4.3.2	MC-Mismatch-Simulation mit Anstiegs-und Abfallzeit von 100 ms . .	23
4.3.3	MC-All-Simulation mit Anstiegs-und Abfallzeit von 100 ms	23
B.1	MC-Process-Simulation mit Anstiegs-und Abfallzeit von 10 ms	V
B.2	MC-Mismatch-Simulation mit Anstiegs-und Abfallzeit von 10 ms . . .	VI
B.3	MC-All-Simulation mit Anstiegs-und Abfallzeit von 10 ms	VI
B.4	MC-All-Simulation mit Anstiegs-und Abfallzeit von 1 ms	VII

Glossar

CMOS komplementärer Metall-Oxid-Halbleitertransistor. 5, 9–11

IC integrierte Schaltkreise. 2–5, 8, 13, 15

MC Monte-Carlo. 20–25

MOSFET Metall-Oxid-Halbleiter-Feldeffekttransistor. 5–8

NMOS n-Kanal Metall-Oxid-Halbleitertransistor. 6–10, 12–14, 17–19

OTA Operational-Transconductance-Amplifier. 14

PMOS p-Kanal Metall-Oxid-Halbleitertransistor. 7, 9, 12, 13, 17, 18

PoR Power-on-Reset-Schaltung. 2–4, 9, 11, 13–25

PVT Prozess, Spannung und Temperaturbedingungen. 2, 17, 25

TCR spezifische Temperaturkoeffizient. 18

Teil I

Projektarbeit

Kapitel 1

Einleitung

Moderne integrierte Schaltkreise (IC) bestehen aus einer Vielzahl digitaler und analoger Komponenten, die nach dem Einschalten der Versorgungsspannung einen definierten Anfangszustand benötigen, um fehlerfrei zu funktionieren. Besonders bei komplexeren Systemen, in denen Speicherzellen, Flip-Flops oder digitale Steuerlogik zum Einsatz kommen, ist eine saubere Initialisierung essenziell. Ohne eine gezielte Zurücksetzung können sich undefinierte Betriebszustände einstellen, die die Funktionalität des gesamten Systems gefährden.

Um eine definierte Initialisierung sicherzustellen, wird eine **Power-on-Reset-Schaltung (PoR)**-Schaltung eingesetzt. Diese überwacht die anliegende Versorgungsspannung und erzeugt beim Einschalten ein internes Reset-Signal, welches die relevanten Komponenten des ICs in einen vordefinierten Ausgangszustand versetzt. Gleichzeitig stellt die **PoR**-Schaltung sicher, dass bei Spannungsabfällen oder instabilen Betriebsbedingungen ein Reset ausgelöst wird, um Fehlfunktionen zu verhindern.

Im Rahmen dieser Arbeit wird eine **PoR**-Schaltung für einen neu entwickelten Chip entworfen. Der Chip beinhaltet sowohl analoge als auch digitale Funktionsblöcke, weshalb separate **PoR**-Schaltungen für den analogen als auch digitalen Bereich entwickelt werden. Aufgrund unterschiedlicher Versorgungsspannungen und technologischer Anforderungen der beiden Bereiche müssen die Schaltungen an die jeweiligen Bedingungen angepasst werden.

Die Anforderungen an zuverlässige **PoR**-Schaltungen steigen insbesondere bei modernen Fertigungstechnologien wie dem hier betrachteten 130-nm-CMOS-Prozess, da sich durch Prozessschwankungen, Temperatureinflüsse und Versorgungsspannungsänderungen das Schaltverhalten der Transistoren und passiven Bauelemente erheblich verändern kann. Ziel dieser Arbeit ist die Entwicklung und Verifizierung einer robusten **Power-on-Reset-Schaltung**, die auch unter variierenden **Prozess, Spannung und Temperaturbedingungen (PVT)** zuverlässig arbeitet. Dabei liegt der Fokus auf einer stabilen Referenzspannung und einer zuverlässigen Reset-Verzögerung.

Durch Simulationen in der Cadence-Virtuoso-Umgebung wird sichergestellt, dass die entwickelte **PoR**-Schaltung den vorgegebenen Anforderungen entspricht und eine zuverlässige Initialisierung des analogen und des digitalen Chipbereichs gewährleistet wird.

Kapitel 2

Grundlagen

2.1 Power-On-Reset-Schaltung

Bei ICs ist es wichtig, dass eine vordefinierte Anfangsbedingung bei Einschalten hergestellt wird. Besonders, wenn in dieser Schaltung Latches oder Speicherkomponenten integriert sind, muss eine bekannte Anfangsbedingung sichergestellt werden, da sonst fehlerhafte Betriebszustände auftreten können. Sind die Betriebszustände nicht richtig initialisiert worden, kann es zu schwerwiegenden Timing-Problemen und zu Fehlverhalten innerhalb des ICs führen. Damit diese Fehlzustände nicht auftreten, wird eine speziell für diesen Zweck konzipierte PoR-Schaltung eingesetzt. Bei dieser wird ein internes Reset-Signal erzeugt, welches Komponenten wie Flip-Flops, Latches, Zähler und Register auf vordefinierte Werte zurücksetzt. So wird verhindert, dass sich das System in einem unbekannten Zustand befindet. Sobald der IC an eine Versorgungsspannung angeschlossen wird, erkennt die PoR-Schaltung den Spannungsanstieg und hält das Reset-Signal für eine gewisse Zeit (t_{res}) aktiv (siehe Abbildung 2.1.1),




Abbildung 2.1.1

Quelle: Schwellspannung (Eigene Darstellung)

damit sich alle auf dem integrierte Schaltkreise befindlichen Komponenten stabilisieren können. Diese Verzögerung ist außerdem notwendig, um eine zu frühe Freigabe des Reset-Signals

zu verhindern, wenn zu Schwankungen oder Spannungsspitzen während der Initialisierungsphase kommt. Nachdem die Verzögerung (t_{res}) des Reset-Signals frei gibt, geht das System in den normalen Betriebsmodus über. Die Verzögerungszeit beginnt erst nachdem, eine gewisse Schwellspannung (V_H) erreicht ist, damit ein sicherer Betrieb des ICs gewährleistet werden kann. Wenn es während des Betriebs zu einem unvorhersehbaren Spannungsabfall kommt, kann auch das zu einem fehlerhaften Betriebszustand führen, weshalb ein erneuter Reset unverzichtbar ist (siehe [Abbildung 2.1.2](#)). Entscheidend dafür ist, dass die Reset-Spannung (V_L) unter der Schwellspannung (V_H) für das Reset-Signal liegt. Sobald die Versorgungsspannung unter den Schwellenwert der Reset-Spannung fällt, soll die PoR-Schaltung möglichst ohne Verzögerung den Reset auslösen [2].




Abbildung 2.1.2

Quelle: Reset-Spannung (Eigene Darstellung)

2.2 Differenzverstärker und Komparator

Ein Komparator (siehe [Abbildung 2.2.1](#)) wird eingesetzt, um zwei analoge Eingangssignale (V_{inn} und V_{inp}) zu vergleichen und abhängig vom Vergleich ein entsprechendes binäres Ausgangssignal (V_{out}) zu liefern. Der Komparatorausgang kann dabei unregelmäßig werden, wenn die Eingangssignale zu stark rauschen. Dieses Rauschen ist ein unerwünschtes Signal, welches nicht mit den Eingangssignal zusammenhängt [10].




Abbildung 2.2.1

Quelle: Eigene Darstellung Schaltzeichen Komparator in Anlehnung an [3, S. 909]

In einer PoR-Schaltung kann man sich den Komparator als Entscheidungsschaltung vorstellen. Sobald die Betriebsspannung (V_{inp}) ein größeres Potential als die Referenzspannung (V_{inn}) hat, erhält man am Ausgang des Komparators (V_{out}) eine logische 1. Wenn die Be-

triebsspannung ein niedrigeres Potential aufweist als die Referenzspannung, dann erhält man eine logische 0 am Komparatorausgang [3].

2.3 Schmitt-Trigger

Bei nicht Schmitt-getriggerten Bauteilen findet der Schaltvorgang der steigenden und fallenden Flanke immer am gleichen Punkt statt. Bei einem rauschenden Eingangssignal kann der Schwellenwert mehrfach überschritten werden, wodurch eine Mehrfachtaktung oder Oszillation auftreten kann. Dadurch kann es zu einem übermäßigen Stromfluss im gesamten Bauteil kommen. Damit diese Probleme nicht auftreten wird ein Schmitt-Trigger (siehe Abbildung 2.3.1) verwendet.




Abbildung 2.3.1

Quelle: Eigene Darstellung Symbol Schmitt-Trigger in Anlehnung an [3, S. 909]

Hauptmerkmal dieses Bauteils ist die Hysterese, welche als Rauschunterdrückung fungiert. Die Schwellenwerte sind so eingestellt, dass die steigende Flanke an einem höheren Punkt (V_H) und die fallende Flanke an einem niedrigeren Punkt (V_L) schaltet. Die Differenz der beiden Schaltpunkte wird als Hysterese bezeichnet und lässt sich durch das Verhältnis der Transistoren eingestellt werden [15][3][8].

2.4 Transistoren

Ein komplementärer Metall-Oxid-Halbleitertransistor (CMOS) ist einer der Schlüsselkomponenten auf heutigen ICs. Diese basieren auf der Technologie von Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und werden als komplementär bezeichnet, da die Kanäle der Transistoren ein komplementäres Paar bilden. MOSFETs leiten unter bestimmten Bedingungen Strom, da sie aus Halbleitermaterialien bestehen. In der Regel bestehen sie aus Silizium, welches in seiner reinen Form nicht leitfähig ist, und einer Mischung aus Verunreinigungen, wodurch eine Leitfähigkeit erzeugt wird. Abhängig von den Verunreinigungen kann man MOSFET-Halbleiter in p-Typ und n-Typ unterscheiden. Üblicherweise wird Bor, Gallium und Indium für den p-Typ verwendet und Phosphor, Arsen und Wismut für den n-Typ. Die

Halbleiter mit der p-typischen Verunreinigung sind positiv geladen, im Gegensatz dazu besitzen die n-Typen eine negative Ladung. Daraus ergeben sich auch die beiden Haupttypen von MOSFET-Transistoren [16][6].

In Abbildung 2.4.1 wird der allgemeine Aufbau eines MOSFET-Transistors mit n-Kanal dargestellt, welcher als n-Kanal Metall-Oxid-Halbleitertransistor (NMOS) bezeichnet wird. Das Halbleitergrundmaterial, welches als Substrat bzw. Bulk (B) bezeichnet wird, ist p-dotiert und somit gegensätzlich zu der n-Dotierung von Source (S) und Drain (D).




Abbildung 2.4.1

Quelle: Eigene Darstellung Struktur NMOS-Transistor in Anlehnung an [6, S. 106]

Wenn eine positive Spannung U_{DS} zwischen Source und Drain angelegt wird, sind die beiden pn-Übergänge in Sperrrichtung. Damit ein Strom (I_{DS}) zwischen Drain und Source fließen kann, muss eine positive Spannung an das Gate (G) angelegt werden. In diesem Fall, lädt sich die Elektrode am Gate positiv auf. Dadurch bildet sich unterhalb der Oxidschicht eine aus Elektronen bestehende Gegenladung. Aufgrund dessen verhält sich der p-Halbleiter wie ein n-dotierter Halbleiter. Die Grenzschicht, die zwischen dem Oxid und dem Halbleiter entsteht, bildet einen Kanal. Dieser verbindet Source und Drain, wodurch der Stromfluss I_{DS} ermöglicht wird [6].

Die Abbildung 2.4.2 zeigt das Symbol eines NMOS-Transistors und die dazugehörige Transferringlinie. Diese Kennlinie zeigt den Drainstrom I_D in Abhängigkeit von der Gate-Source-Spannung V_{GS} bei konstantem V_{DS} . Wenn V_{GS} eine bestimmte Schwelle V_{th} überschreitet, bildet sich ein leitender Kanal, und Strom kann zwischen Drain und Source fließen. Für die Berechnung des Drainstroms im Sättigungsbereich (wenn $V_{DS} \geq V_{GS} - V_{TH}$) wird diese Formel verwendet:

$$I_D = \beta(V_{GS} - V_{TH})^2 \quad (2.4.1)$$

$$\beta = \alpha \frac{W}{L} \quad (2.4.2)$$

$$\alpha = \frac{1}{2} \mu_n C_{ox} \quad (2.4.3)$$

Die Prozessparameter μ_n und C_{ox} geben die Beweglichkeit der Ladungsträger und die Oxidkapazität pro Flächeneinheit an und lassen sich während des Schaltungsentwurfs nicht beeinflussen. Durch gezielte Anpassung der Kanalbreite (W) und Kanallänge (L) können die elektrischen Eigenschaften der MOSFET-Transistoren beeinflusst werden. Eine größere Ka-




Abbildung 2.4.2

Quelle: Eigene Darstellung Symbol NMOS-Transistor mit Transferkennlinie in Anlehnung an [13, S. 268]

nalbreite (W) führt zu einer gesteigerten Stromfähigkeit des Transistors, da auf einem breiteren Kanal mehr Ladungsträger transportiert werden können. Dies führt außerdem zu einem gesteigerten Drainstrom (I_D), wodurch die Schaltgeschwindigkeit verbessert wird. Allerdings steigt dadurch eine größere Kanalbreite auch der Energieverbrauch. Die Kanallänge (L) hingegen beeinflusst den Widerstand des Kanals. Eine kürzere Kanallänge reduziert diesen Widerstand und erhöht die Geschwindigkeit des Transistors. Dadurch können aber kurz Kanal-Effekte auftreten, die zu erhöhten Leckströmen und Instabilität führen können. Aus diesen Gründen muss ein Kompromiss zwischen Leistung, Energieverbrauch und Stabilität gefunden werden, weshalb eine gezielte Anpassung des W/L -Verhältnis notwendig ist [13].

Der Aufbau eines p-Kanal MOSFET ist grundsätzlich der gleiche wie beim NMOS, jedoch ist die Dotierung umgekehrt (siehe Abbildung 2.4.3). Das Substrat ist n-dotiert und die Source-/Draingebiete p-dotiert, was eine Umkehr der Vorzeichen zur Folge hat.




Abbildung 2.4.3

Quelle: Eigene Darstellung Struktur PMOS-Transistor in Anlehnung an [6, S. 107]

Wenn beispielsweise 0 V an Gate und Drain sowie 5 V an Source und Bulk, ergibt sich eine negative Gate-Source-Spannung U_{GS} von -5 V. Da U_{DS} auch eine negative Spannung hat, fließt ein negativer Drain-Source Strom I_{DS} . Dabei ist zu beachten, dass sowohl für den NMOS als auch für den p-Kanal Metall-Oxid-Halbleitertransistor (PMOS) eine gewisse

Schwellspannung überschritten werden muss, damit sich der Kanal zwischen Source und Drain bilden kann [6].

Native Transistoren, zeichnen sich durch eine sehr geringe Schwellspannung nahe Null aus. Diese Eigenschaft unterscheidet sie grundlegend von herkömmlichen Transistoren, die eine bestimmte Gate-Source-Spannung benötigen, um Strom zu leiten. Damit dies möglich ist, wird die Dotierung im Kanalbereich angepasst. Bei einem NMOS-Transistor ist der Kanal leicht n-dotiert, anstatt p-dotiert. Aufgrund dessen ist ein Native Transistor bereits ohne angelegte Gate-Source-Spannung leitfähig, was ihn besonders für Anwendungen in einer Low-Power-Schaltung nützlich macht [12].

2.5 Stromspiegel

Ein Stromspiegel (siehe Abbildung 2.5.1) ist eine grundlegende Schaltung im analogen IC-Entwurf, die dazu dient, einen definierten Strom (I_{in}) von einem Referenzzweig auf einen Ausgangszweig (I_{out}) zu übertragen.




Abbildung 2.5.1

Quelle: Eigene Darstellung Aufbau Stromspiegel in Anlehnung an [13, S. 512]

Dadurch ist der Stromspiegel eine wichtige Komponente im analogen Schaltungsentwurf, insbesondere für Referenzstromquellen und Differenzverstärker. Ein typischer Stromspiegel besteht aus zwei MOSFET-Transistoren, die so verbunden sind, dass einer als Referenztransistor (N_0) und der andere als Lasttransistor (N_1) agieren. Da beide Transistoren die gleiche Gate-Source-Spannung (V_{GS}) besitzen, ist auch der Drainstrom (I_D) identisch. Haben die Transistoren N_1 und N_2 das gleiche W/L -Verhältnis, so wird der Strom 1 : 1 gespiegelt ($I_{out} = I_{in}$). Der Ausgangsstrom (I_{out}) wird durch das W/L -Verhältnis der Transistoren beeinflusst und kann durch folgende Gleichung berechnet werden:

$$\frac{I_{in}}{I_{out}} = \frac{(W/L)_{N_0}}{(W/L)_{N_1}} \Rightarrow I_{out} = I_{in} \frac{(W/L)_{N_1}}{(W/L)_{N_0}} \quad (2.5.1)$$

Kapitel 3

Funktionsgruppen der Power-on-Reset-Schaltung

Um eine zuverlässige Initialisierung des Chips zu erfüllen, wurde eine aus mehreren funktionalen Blöcken bestehende PoR-Schaltung aufgebaut. Jede dieser Funktionsgruppen übernimmt eine spezifische Aufgabe innerhalb der Gesamtschaltung und trägt zur korrekten Erzeugung und Freigabe des Reset-Signals bei. Die wesentlichen Funktionsblöcke umfassen die Generierung einer Referenzspannung, eine zuverlässige Vergleichsschaltung, eine zeitgesteuerte Verzögerung zur sicheren Initialisierung sowie eine Schmitt-Trigger-Stufe zur Verbesserung der Störfestigkeit.

Durch die modulare Aufteilung kann jeder dieser Blöcke gezielt auf die Anforderungen des analogen oder digitalen Teils des Chips angepasst werden. In den folgenden Abschnitten werden diese detailliert beschrieben und ihr Beitrag zur Gesamtschaltung erläutert (Kapitel 3.1 - 3.4). Anschließend wird dargelegt, welche Anpassungen für den Komparator des Digitalteils notwendig waren (Kapitel 3.5).

3.1 Komparator

Ein entscheidendes Bauteil der PoR-Schaltung ist der Komparator, da dieser bestimmt, wann das Reset-Signal aktiviert oder deaktiviert wird. Für die Realisierung des Komparators (siehe [Abbildung 3.1.1](#)), werden CMOS-Transistoren verwendet. Hauptbestandteil dieser Schaltung ist das differenzielle Paar NMOS-Transistoren (N_1 und N_2), die an ihren Gates die Eingangssignale (V_{inn} und V_{inp}) vergleichen. Dieses Paar bestimmt, welcher Transistor mehr Strom leitet, in Abhängigkeit von der Spannungsdifferenz zwischen V_{inn} und V_{inp} [11]. Der darüber liegende Stromspiegel, bestehend aus zwei PMOS-Transistoren (P_0 und P_1) und sorgt dafür, dass der gleiche Strom durch beide Seiten des Differenzverstärkers fließt. Damit wird sichergestellt, dass die Schaltung symmetrisch arbeitet. Für eine konstante Stromversorgung ist der NMOS-Transistor N_3 zuständig, der sich unter dem Differenzpaar N_1 und N_2 befindet [7].




Abbildung 3.1.1

Quelle: Aufbau Komparator für analogen Teil (eigene Darstellung)

Wenn die Spannung V_{inn} , die am Gate N_1 anliegt, größer ist als die Spannung N_2 , dann wird V_{inn} nach oben über den Stromspiegel zu V_{out} geleitet. Ist V_{inp} größer als V_{inn} , fließt der Strom direkt zu V_{out} und nicht über den Stromspiegel.

3.2 Referenzspannung

Damit ein zuverlässiges Reset-Signal generiert werden kann, wird eine Referenzspannung (V_{ref}) benötigt, die als Vergleichswert für die Schaltunkte des Komparators dient. Für die Generierung von V_{ref} sowie den Schaltpunkten des Komparators wird die Schaltung (siehe [Abbildung 3.2.1](#)) entworfen, welche sich wiederum in einzelne Funktionsblöcke unterteilen lässt. Der erste Funktionsblock ist die Generierung der Referenzspannung mittels Widerstandsteiler. Dieser besteht aus dem Widerstand (R_0) und NMOS-Transistor (N_0), wobei der Wert von V_{ref} abhängig von der Dimensionierung von R_0 und N_0 ist. Ein weiterer entscheidender Bestandteil der Schaltung ist der Spannungsteiler, bestehend aus den Widerständen R_1, R_2 und R_3 . Durch die gezielte Wahl der Widerstandswerte lassen sich die Schaltschwellen der CMOS-Transistoren festlegen, sodass diese bei bestimmten Spannungswerten umschalten.




Abbildung 3.2.1

Quelle: Generierung des Referenzstrom durch Widerstand (Eigene Darstellung)

Die Transistoren N_1 und N_2 werden mit den Signalen V_{res} und V_{res0} gesteuert. Außerdem verbinden N_1 und N_2 die Spannung V_{DD1} und V_{DD2} mit dem positiven Eingang des Komparators. Diese CMOS-Schalter sorgen somit für eine gezielte Modifikation der Vergleichsspannung, die dem Komparator zugeführt wird. Der Komparatorausgang wird durch eine nachgestellte Inverter-Kette verarbeitet, die als Buffer dienen und die Ausgangssignale V_{res} und V_{res0} zur Verfügung stellen. Somit wird bei inaktiven Reset-Signal ($V_{comp} = 0$) die höhere Spannung (V_{DD1}) als Vergleichsspannung verwendet, wodurch die höhere Schwellspannung V_H (siehe Abbildung 2.1.1) erzeugt wird. Im Gegensatz dazu wird bei einem aktiven Reset-Signal ($V_{comp} = 1$) die niedrigere Spannung V_{DD2} verwendet, sodass eine geringere Reset-Spannung (V_L) (siehe Abbildung 2.1.2) realisiert wird. [11][13].

3.3 Verzögerung des Reset

Bei einer PoR-Schaltung muss sichergestellt werden, dass der Reset-Zustand so lange aufrechterhalten wird, bis die Versorgungsspannung stabil ist. Gleichzeitig muss das System bei einem plötzlichen Spannungsabfall schnell in den Reset-Zustand zurückkehren, um Fehlfunktionen zu vermeiden. In diesem Schaltungsteil (siehe Abbildung 3.3.1) der PoR-Schaltung, wird die verzögerte Aktivierung beim Hochfahren als auch eine schnelle Reaktion beim Abfallen der Versorgungsspannung realisiert.




Abbildung 3.3.1

Quelle: Verzögerungselement (eigene Darstellung)

Zentraler Bestandteil dieses Schaltungsabschnitts ist der Stromspiegel, der aus zwei gekoppelten PMOS-Transistoren besteht. Der linke Transistor P_0 arbeitet als Referenzzweig, P_1 bildet den gespiegelten Zweig, der $\frac{1}{5}$ des Stroms führt, da die Kanalbreiten der PMOS-Transistoren ein Verhältnis von $W_{P_0}/W_{P_1} = \frac{1}{5}$ haben. Dieser Strom sorgt für die Ladung des Kondensators C [3]. Beim Anlegen der Versorgungsspannung ist der Kondensator zunächst ungeladen, und $V_{schmitt}$ bleibt auf 0. Der durch den Stromspiegel gelieferte Strom lädt C langsam auf, weshalb die Spannungsänderung an $V_{schmitt}$ nur verzögert auftritt, was durch

$$i = C \frac{du}{dt} \quad (3.3.1)$$

berechnet werden kann. Um den Ladevorgang zu verlängern, kann C größer oder I kleiner gewählt werden [13][11]. Wenn es einen Abfall von V_{DD} gibt, soll so schnell wie möglich der Reset-Zustand wiederhergestellt werden. In diesem Fall wird der N_1 sofort leitend, wodurch sich der Kondensator direkt über diesen Transistor nach Masse entlädt. Durch die hohe Elektronenbeweglichkeit im NMOS-Kanal wird C im Vergleich zur Ladezeit sehr schnell entladen. Somit wird das Reset-Signal sofort ausgelöst und das System in einen definierten Startzustand zurückgesetzt [5].

3.4 Schmitt-Trigger

Ein Schmitt-Trigger ist eine spezielle Art von Komparator mit Hysterese, dieser erzeugt ein stabiles Ausgangssignal, indem kleinere Spannungsschwankungen oder Rauschen am Eingang ignoriert werden. Die Schaltung aus [Abbildung 3.4.1](#) besteht aus einer Kombination aus PMOS- und NMOS-Transistoren, die in einer invertierten Struktur miteinander verbunden sind.




Abbildung 3.4.1

Quelle: Eigene Darstellung Aufbau Schmitt-Trigger in Anlehnung an [3, S. 524]

Die Schaltschwellen des Komparators V_H und V_L (siehe [Abbildung 2.3.1](#)) können durch die Dimensionierung der Länge (L) und Weite (W) der Transistoren eingestellt werden [3][4][14].

3.5 Gesamte PoR-Schaltung

Nach einem Test der einzelnen Funktionsblöcke auf ihre jeweilige Funktionalität, wurden diese Blöcke zu einem Gesamtsystem (siehe [A.1](#)) zusammengesetzt. Der erste vollständige Aufbau der PoR-Schaltung erfolgte für den analogen Schaltungsteil, der mit einer Versorgungsspannung von 5 V betrieben wird. Es wurden Anpassungen vorgenommen, wobei besonders die Weite der Transistoren eine große Rolle spielte, um die Schaltschwellen und die Zeitverzögerung an die Anforderungen anzupassen. Nachdem die gesamte Funktion der Schaltung für den analogen Schaltungsteil durch einfache Simulationen bestätigt wurde, erfolgte eine Anpassung der Schaltung für den digitalen Teil des IC. Der digitale

Teil des Systems arbeitet mit einer deutlich niedrigeren Versorgungsspannung von 1.5 V, weshalb andere Transistoren verwendet werden mussten. Während die Grundstruktur der PoR-Schaltung beibehalten wurde, war eine Überarbeitung des Komparators erforderlich, da dessen Ausgangssignal nicht wie erwartet funktionierte.

3.5.1 Komparator für digitalen IC Teil

Zur Lösung dieses Problems wurde der Komparator für den digitalen Teil gezielt angepasst. Die geringere Versorgungsspannung von 1.5 V führt dazu, dass der Komparator nicht mehr zuverlässig schaltet. Deswegen wurde ein **Operational-Transconductance-Amplifier (OTA)** als Komparator (siehe [Abbildung 3.5.1](#)) implementiert, da dieser durch Verstärkung der Eingangsspannungsdynamik für eine bessere Schaltgenauigkeit sorgt [1].




Abbildung 3.5.1

Quelle: Eigene Darstellung Aufbau Komparator für den digitalen Teil in Anlehnung an [9, S. 1217]

Diese OTA-Schaltung wird als Komparator genutzt, um eine Spannungsschwelle präzise zu detektieren und zu verstärken. N_0 und N_1 bilden wieder ein Differenzpaar für die Eingangsspannungen V_{inn} und V_{inp} . Der Arbeitsstrom für das Differenzpaar wird von dem NMOS-Transistor N_3 möglichst konstant bereitgestellt. Die Transistoren P_0 und P_1 sowie P_2 und P_3 bilden jeweils einen Stromspiegel, der den Strom des Differenzpaars symmetrisch auf beide Arme verteilt. Dadurch verbessert sich der Aussteuerbereich der Ausgangsspannung (V_{out}). Der Transistor N_2 spiegelt den Strom zu dem Transistor N_4 . Wenn der Drainstrom (I_D) von N_4 größer als I_D von P_3 ist, dann ist $V_{out} = 0$ V. Wenn der Drainstrom I_D von N_4 kleiner

als I_D von P_3 ist, dann ist $V_{out} = V_{DD}$. Diese Architektur wird als „Folded-Cascode-OTA“ bezeichnet und dient zur präzisen Verstärkung von Differenzsignalen mit hoher Verstärkung [1][11].

Neben den Anpassungen am Komparator wurden auch kleinere Optimierungen an der restlichen Schaltung für den digitalen Teil des ICs vorgenommen. Diese betrafen insbesondere die Widerstandsnetzwerke zur Einstellung der Schaltschwellen sowie die Dimensionierung der Transistoren. Diese Anpassungen gewährleisten, dass die gesamte PoR-Schaltung auch für den digitalen Bereich zuverlässig funktioniert.

Nach Abschluss dieser Überarbeitungen wurden sowohl die analoge als auch die digitale Version der PoR-Schaltung in ihrer Gesamtheit getestet. Die Funktionalität konnte in beiden Fällen bestätigt werden (siehe Abbildung 3.5.2), sodass beide Varianten nun so weiter




Abbildung 3.5.2: Spannungsverläufe der Power-on-Reset-Schaltung

optimiert werden können, um exakt den vorgegebenen Spezifikationen zu entsprechen. Dies umfasst unter anderem die präzise Abstimmung der Schaltschwellen sowie die Sicherstellung, dass die Reset-Signale unter allen Betriebsbedingungen rechtzeitig und zuverlässig zur Verfügung stehen. So wird sichergestellt, dass die PoR-Schaltung sowohl im analogen als auch im digitalen Bereich ihre Aufgabe erfüllt und sich keine undefinierten Zustände im System einstellen.

Kapitel 4

Verifizierung

Die Einhaltung der in Polarion¹ dokumentierten Spezifikationen ist ein zentraler Bestandteil der Entwicklung der PoR-Schaltung. Diese Spezifikationen definieren die funktionskritischen Parameter der Schaltung, wie beispielsweise die Einschaltverzögerung, die Reset-Aktivierungsschwelle und die Reaktionszeit bei Spannungsabfall. Da der PoR eine essenzielle Rolle für das fehlerfreie Hochfahren und Zurücksetzen des gesamten Systems spielt, müssen diese Parameter innerhalb der definierten Grenzen liegen, um eine zuverlässige Initialisierung des Chips sicherzustellen.

4.1 Spezifikationen

Nachdem die grundlegende Funktionsweise der einzelnen Funktionsblöcke erfolgreich simuliert und validiert wurde, erfolgte eine gezielte Anpassung der Bauelemente, um die spezifizierten Anforderungen zu erfüllen. Die Schaltung wurde mit der Cadence²-Virtuoso-Design-Suite entworfen und getestet. Der Fokus lag dabei auf der korrekten Implementierung der verzögerten Aktivierung sowie der schnellen Reaktion des Reset-Signals beim Abschalten der Versorgungsspannung und dem Einstellen der Schwell- und Reset-Spannung des Komparators.

Zunächst erfolgte die Simulation unter nominalen Bedingungen, um sicherzustellen, dass die Funktionsblöcke sich in Kombination wie zu erwarten verhalten. Zu Beginn wurden die Schaltschwellen des Komparators mit Hilfe der Widerstände eingestellt, um sichergehen zu können, dass sich die Reset-Spannung (V_L siehe [Abbildung 2.1.2](#)) unter Schwellspannung (V_H siehe [Abbildung 2.1.1](#)) befindet. Anschließend wurde besonders die Lade- und Entladezeit des Kondensators für die Reset-Freigabe analysiert, damit sich im System keine undefinierten Zustände einstellen, wenn es zu Spannungsschwankungen kommt. Durch Anpassungen und eine erneute Simulation konnte die Grundfunktionalität der PoR-Schaltung verifiziert werden. Um die vorgegeben Spezifikationen bestmöglich zu erreichen, wurden gezielte Anpassungen an der Dimensionierung der Transistoren vorgenommen. Nachdem sich die Werte

¹ <https://plm.sw.siemens.com/de-DE/polarion/> – zuletzt am 21. Februar 2025 erfolgreich aufgerufen.

² https://www.cadence.com/en_US/home.html – zuletzt am 21. Februar 2025 erfolgreich aufgerufen.

der Schaltung in dem Bereich der Spezifikationen befanden, wurde die nominale Corner-Simulation bei 27°C, um verschiedene Prozesstypen sowie die maximalen Temperaturen erweitert.

4.2 Corner-Simulation

Die Entwicklung einer robusten PoR-Schaltung erfordert eine detaillierte Analyse der Schaltungsperformance unter verschiedenen Betriebsbedingungen. In modernen Halbleiterprozessen unterliegen Transistoren und passive Bauelemente³ signifikanten Variationen, die durch Unterschiede in der Produktion, Umgebungstemperatur und Versorgungsspannung verursacht werden. Um die korrekte Funktion der Schaltung sicherzustellen, wurde zuerst eine Corner-Simulation durchgeführt. Diese Simulation ermöglicht es, die Auswirkungen von PVT systematisch zu untersuchen und gegebenenfalls gezielte Entwurfsanpassungen vorzunehmen. Werden Prozess- und Temperaturvariationen unzureichend berücksichtigt, kann dies dazu führen, dass die PoR-Schaltung unter bestimmten Bedingungen fehlerhaft arbeitet. Beispielsweise könnte die Schaltung in einem „schnellen“ Prozess-Corner (höhere Elektronenmobilität, geringer Widerstände) zu früh oder in einem „langsamen“ Prozess-Corner (geringere Mobilität, höhere Widerstände) zu spät auslösen. Beides könnte schwerwiegende Konsequenzen für das Gesamtsystem haben, da Teile der restlichen Schaltung möglicherweise in einem undefinierten Zustand starten. In der Cadence-Virtuoso-ADE-Explorer-Umgebung werden daher verschiedene Prozessvariationen und Temperaturbedingungen systematisch getestet. Die Standard-Prozesscorners in modernen CMOS-Technologien lassen sich wie folgt klassifizieren:

Abkürzung	Bedeutung	Verhalten NMOS	Verhalten PMOS	Verhalten passive Bauelemente
ttt	typical-typical-typical	Nominal	Nominal	Nominal
sss	slow-slow-slow	Langsam	Langsam	Langsam
fff	fast-fast-fast	Schnell	Schnell	Schnell
sft	slow-fast-typical	Langsam	Schnell	Nominal
fst	fast-slow-typical	Schnell	Langsam	Nominal
sfs	slow-fast-slow	Langsam	Schnell	Langsam
sff	slow-fast-fast	Langsam	Schnell	Schnell
fss	fast-slow-slow	Schnell	Langsam	Langsam
fsf	fast-slow-fast	Schnell	Langsam	Schnell

Tabelle 4.2.1: Transistor- und Bauelement-Konfigurationen der Corner-Simulation

Bei dieser Simulation können verschiedene Probleme auftreten, die eine Anpassung des Entwurfs erforderlich machen. Die Schwellspannung von NMOS- und PMOS-Transistoren kann sich je nach Prozess-Corner erheblich unterscheiden. In langsamen Corners (sss) ist die Schwellspannung typischerweise höher, wodurch sich die Transistoren langsamer schalten. In schnellen Corners (fff) wird diese reduziert, sodass die Transistoren früher schalten. Dadurch verschiebt sich die Reset-Schwelle der PoR-Schaltung, was eine fehlerhafte oder verzögerte Initialisierung des Systems zur Folge haben kann. Die Kapazität des Kondensators C kann aufgrund von Fertigungstoleranzen schwanken. In einem sss-Prozess kann die Kapazität

³ Dazu zählen u.a. Widerstände und Kondensatoren

größer sein als erwartet, was die Ladezeit verlängert. In einem fff-Prozess ist die Kapazität möglicherweise geringer, sodass die Reset-Verzögerung verkürzt wird.

Ohmsche Widerstände und Kapazitäten sind stark temperaturabhängig. Bei niedrigen Temperaturen von -40°C kann der Widerstand ansteigen, wodurch eine Verzögerung in der Schaltung entstehen kann. Hohe Temperaturen während des Betriebs können zu erhöhten Leckströmen und einer ungewollten Entladung des Kondensators führen, wodurch das Reset zu früh freigegeben wird. Während Prozessen wie *sft* (slow-fast-typical) oder *fst* (fast-slow-typical) arbeiten **NMOS**- und **PMOS**-Transistoren mit unterschiedlicher Geschwindigkeit. Dies kann zu asymmetrischem Verhalten im Schaltungsentwurf führen. Bei **PoR**-Schaltungen muss das Reset-Signal sauber und zuverlässig detektiert werden, weshalb auch diese Simulation kritisch betrachtet werden muss.

Die Simulationsergebnisse (siehe [Tabelle 4.2.2](#)) zeigen, dass die **PoR**-Schaltung nur für wenige Corner-Fälle den vorgegebenen Spezifikationen entspricht, was auch durch Anpassungen der Kanalbreite und Länge der einzelnen Transistoren nicht stabilisiert werden kann. Grund dafür ist, dass Ohmsche Widerstände in integrierten Schaltungen signifikanten Fertigungsstreuungen aufgrund von Schwankungen in der Dicke und Dotierung des Halbleitermaterials unterliegen. Aber vor allem der Widerstandswert ändert sich mit der Temperatur, da der **spezifische Temperaturkoeffizient (TCR)** von Widerständen relativ hoch ist [7]. Dadurch sind die Schwankungen der Referenzspannung (siehe [Abbildung A.2](#)) mit $\approx 320\text{mV}$ zu groß, um die Schaltung über die Corner-Simulation den Spezifikationen anzupassen. Deswegen muss der Entwurf für die bestehende Generierung der Referenzspannung aus [Abbildung 3.2.1](#) überarbeitet werden.

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20\text{ us} \leq x \leq 130\text{ us}$	20.27 us	117.9 us
	Verzögerung fallende Flanke	$\leq 1\text{ us}$	37.99 ns	123.8 ns
	Schwellspannung steigend	$2.2\text{ V} \leq x \leq 2.6\text{ V}$	1.811 V	2.946 V
	Schwellspannung fallend	$2.1\text{ V} \leq x \leq 2.5\text{ V}$	1.743 V	2.849 V
	Hysterese	$50\text{ mV} \leq x \leq 120\text{ mV}$	67.85 mV	98.69 mV

Tabelle 4.2.2: Ergebnisse Corner-Simulation Widerstands-basierte PoR-Schaltung

4.2.1 Anpassung Referenzspannung

Im Gegensatz dazu bietet die auf Transistoren basierende Referenzspannung (siehe [Abbildung 4.2.1](#)) eine bessere Kompensation gegenüber Prozess- und Temperaturabweichungen. MOS-Transistoren in speziellen Konfigurationen, beispielsweise in Spannungsteiler- oder Stromspiegelstrukturen, können die Referenzspannung deutlich stabilisieren, da sie durch einen gezielten Schaltungsentwurf eine geringere Sensitivität gegenüber Fertigungsstreuungen aufweisen [11]. In dem neuen Entwurf wird das Gate des nativen NMOS-Transistors N_1 durch die Spannung V_{gate} gesteuert. V_{gate} wiederum wird durch den Spannungsteiler aus R_0

und N_0 generiert. N_1 und N_2 bilden eine spannungsgesteuerte Referenzquelle, die durch die Spannung von V_{gate} auch über Prozess- und Temperaturschwankungen konstanter ist. Damit der Komparator eine stabile Referenzspannung für die Spannungsversorgung hat, wurde der Entwurf für die Generierung der Referenzspannung (siehe [Abbildung 4.2.1](#)) angepasst.




Abbildung 4.2.1

Quelle: Generierung des Referenzstrom durch Transistor (Eigene Darstellung)

Bei dem [NMOS](#)-Transistor N_1 handelt es sich um einen Native Transistor, da es sonst zu einer Verzögerung in der Generierung der Referenzspannung kommt und der Schaltvorgang des Komparator nicht richtig ausgeführt werden kann. Der Transistor N_2 fungiert als [NMOS](#)-Diode. Die so entstehende Referenzspannung V_{ref} hängt von der Wahl des Widerstands R_0 sowie von den transistorabhängigen Parametern wie der Threshold-Spannung (V_{th}) und dem Stromverstärkungsfaktor ab. Die Schaltung stellt sicher, dass V_{ref} über einen weiten Bereich stabil bleibt und unabhängig von Versorgungsspannungsschwankungen oder externen Störungen eine konstante Referenz bildet [\[3\]](#). Durch diese Entwurfsanpassung konnte die Schwankung der Referenzspannung um ca. $1/3$ auf ≈ 99 mV wie in [Abbildung A.3](#) zu sehen ist, verringert werden. Dies führt dazu, dass die Schaltung auch über die Corner-Simulation den Spezifikationen entspricht. [Tabelle 4.2.3](#) zeigt die wichtigsten Analysewerte der Simulation für die [PoR](#)-Schaltung des digitalen Teils:

Spannung				
	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 155 \text{ us}$	20.78 us	153.9 us
	Verzögerung fallende Flanke	$\leq 1 \text{ us}$	48.99 ns	206.3 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.133 V	1.443 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.066 V	1.359 V
	Hysteresis	$50 \text{ mV} \leq x \leq 90 \text{ mV}$	66.97 mV	84.79 mV

Tabelle 4.2.3: Ergebnisse Corner-Simulation PoR-Schaltung für den digitalen Teil

Die Analysewerte der Corner-Simulation der PoR-Schaltung für den analogen Schaltungsteil werden in Tabelle 4.2.4 dargestellt. Dabei überschreitet der Maximalwert für den fallenden Schwellenwert mit 15 mV und befindet sich damit außerhalb der Spezifikation. Da es sich bei der Corner-Simulation um ein Worst-Case-Szenario handelt, ist bei dieser geringen Abweichung keine weitere Anpassung notwendig.

Spannung				
	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	24.37 us	126.5 us
	Verzögerung fallende Flanke	$\leq 1 \text{ us}$	34.53 ns	138 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.206 V	2.577 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.153 V	2.515 V
	Hysteresis	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	52.96 mV	63.08 mV

Tabelle 4.2.4: Ergebnisse Corner-Simulation PoR-Schaltung für den analogen Teil

4.3 Monte-Carlo-Simulation

Nachdem die PoR-Schaltung die Spezifikationen in der Corner Simulation erfüllt, wurde abschließend eine Monte-Carlo (MC)-Simulation durchgeführt. Diese Simulation testet die Zuverlässigkeit der Schaltung unter realen Fertigungsbedingungen. Während die Corner-Simulation systematische Schwankungen (Worst-Case-Szenarien) untersucht, ermöglicht die MC-Simulation eine statistische Analyse zufälliger Variationen, die während der Herstellung auftreten können. In Cadence können MC-Simulationen in drei verschiedene Kategorien unterteilt werden, welche in diesem Fall mit jeweils 200 Iterationen ausgeführt wurden. Das bedeutet, für jeden Durchlauf wurden den Bauteilen zufällige Parameter (in Form einer Gaußverteilung), die durch die Fertigung auftreten können, zugeteilt und berechnet.

Bei der Process-Simulation innerhalb der MC-Simulation werden alle Transistoren und Bauteile mit zufälligen Abweichungen versehen, welche globale Fertigungsschwankungen wider-

spiegeln. Diese Schwankungen wirken sich auf alle Bauteile einer Wafer-Charge⁴ gleichermaßen aus.

Die Mismatch-Simulation untersucht lokale Unterschiede zwischen identischen Bauelementen. Dazu zählen beispielsweise kleine Abweichungen zwischen den Transistoren, die einen Differenzverstärker bilden. Das Ergebnis ist eine Verteilung der Offset-Spannung oder Stromabweichung aufgrund von Fertigungsunterschieden zwischen benachbarten Bauelementen.

Die All-Simulation ist eine Kombination aus lokalen Mismatch-Variationen und globalen Prozessabweichungen, um ein realitätsnahes Verhalten der Schaltung zu simulieren. Sie stellt sicher, dass weder großflächige noch feinere Variationen in der Fertigung sich außerhalb der spezifizierten Grenzen befinden.

4.3.1 Einfluss von Flankenzeiten auf die Funktionalität

Die drei Varianten der MC-Simulation werden unter Variation der Anstiegs- und Abfallzeiten (Flanken) der Versorgungsspannung ausgeführt. Die Anstiegszeit beschreibt die Zeit, welche die Versorgungsspannung benötigt, um von 0 V auf 1.5 V (für den digital Teil) oder 5 V (für den analogen Teil) anzusteigen. Bei der Abfallzeit handelt es sich dementsprechend um die Dauer des Abfallens der Versorgungsspannung beim Ausschalten des Systems. Diese Parameter sind besonders für PoR-Schaltungen von großer Bedeutung, da sie direkt beeinflussen, wann die interne Referenzspannung aufgebaut wird und wie schnell der Komparator in den aktiven Zustand übergeht.

Bei kurzen Anstiegszeiten (z.B. 10 ms) steigt die Versorgungsspannung sehr schnell an, wodurch sich die Schaltung innerhalb kürzester Zeit initialisieren muss. Dies stellt erhöhte Anforderungen an die Generierung der Referenzspannung und an die Stabilität des Komparators bei schnell wechselnden Flanken. Besonders kritisch ist dabei die zuverlässige Erkennung des Spannungsniveaus sowie die saubere Generierung des Reset-Signals, bevor nachfolgende Schaltungsteile aktiviert werden. Längere Anstiegszeiten (z.B. 100 ms) führen hingegen zu einem langsameren Spannungsanstieg. Dabei hat die Schaltung mehr Zeit, die interne Referenzspannung aufzubauen und die Eingangsbedingungen des Komparators zu stabilisieren. Allerdings können bei sehr langsamen Anstiegszeiten unerwünschte Zwischenzustände auftreten, bei denen die Spannung bereits hoch genug ist, um Teilschaltungen zu aktivieren, während die Reset-Bedingungen noch nicht sicher erfüllt sind. Dies kann insbesondere in Kombination mit Prozess- und Mismatch-Schwankungen zu einer erhöhten Fehleranfälligkeit führen.

Ähnliche Effekte treten bei der Variation der fallenden Flanke auf. Ein schnelles Abschalten (10 ms) entlädt die Versorgung sehr abrupt, was dazu führen kann, dass das Reset-Signal nicht rechtzeitig ausgelöst wird. Bei einem langsamen Spannungsabfall (100 ms) können unerwünschten Restströmen oder Fehlinterpretationen von Schaltzuständen auftreten. Damit sich keine falschen Zustände im System einstellen, muss das Reset-Signal sowohl für langsame als auch schnell fallende Flanken zuverlässig ausgelöst werden.

⁴ <https://heinen-elektronik.de/glossar/wafer/> – zuletzt am 27. Februar 2025 erfolgreich aufgerufen.

4.3.2 Analyse der Abweichungen in der Monte-Carlo-Simulation

Die MC-Process-Simulation zeigte, dass die Schwellwerte der steigenden und fallenden Flanken fast 200 mV außerhalb der spezifizierten Grenzen liegen wie in [Tabelle 4.3.1](#) zu sehen ist. Dieses Verhalten ist insofern ungewöhnlich, da die Corner-Simulationen, die die Worst-Case-Bedingungen abdecken sollen. Die in der Spezifikation angegebenen Werte werden an den geprüften Temperaturpunkten (-40 °C, 27 °C und 125 °C) sicher einhalten. Dass die MC-Process-Simulation bei nominaler Temperatur von 27 °C eine so deutliche Abweichung aufweist, deutet auf eine Unstimmigkeit im Simulations- oder Modellierungsprozess hin. Aus diesem Grund muss die Dokumentation der Cadence-Simulation noch einmal genauer überprüft, um die Ursache dieser Abweichung herauszufinden. Bisherige Tests deuten darauf hin, dass der Fehler durch den nativ Transistor verursacht wird, auch wenn die Wert der PoR-Schaltung für den digitalen Teil den Spezifikationen entsprechen.

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	46.25 us	89.11 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	57.65 ns	79.79 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.088 V	2.722 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.038 V	2.659 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	49.92 mV	62.88 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 230 \text{ us}$	42.36 us	77.56 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	80.05 ns	118.6 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.147 V	1.445 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.079 V	1.361 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	68.14 mV	84.18 mV

Tabelle 4.3.1: MC-Process-Simulation mit Anstiegs- und Abfallzeit von 100 ms

Bei den in [Tabelle 4.3.2](#) zu sehenden Ergebnissen der MC-Mismatch-Simulation liegen die Schwellwerte der Flanken und die anderen entschiedenen Messwerte innerhalb der Spezifikation. Auch die Schwankungsbreite der Ergebnisse ist bei der Mismatch-Simulation geringer als bei der Corner-Simulation, was grundsätzlich dem erwarteten Verhalten entspricht. Diese Beobachtung gilt sowohl für die PoR-Schaltung im analogen (5 V) als auch im digitalen (1,5 V) Schaltungsteil.

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	40.02 us	108.9 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	63.88 ns	72.03 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.35 V	2.457 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.293 V	2.4 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	45.44 mV	57.49 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 230 \text{ us}$	33.84 us	77.86 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	84.6 ns	108 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.219 V	1.343 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.146 V	1.265 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	72.77 mV	78.94 mV

Tabelle 4.3.2: MC-Mismatch-Simulation mit Anstiegs-und Abfallzeit von 100 ms

Da die MC-All-Simulation eine Kombination aus Process- und Mismatch-Variationen ist, treten die beschriebenen Abweichungen auch bei dieser Simulation auf (siehe Tabelle 4.3.3). Die Schwellwerte der Flanken liegen dabei ebenfalls außerhalb der spezifizierten Grenzen. Bei dieser Simulation sind auch die Wert der PoR-Schaltung bei einer Betriebsspannung von 1.5 V außerhalb der Werte der Corner-Simulation.

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	38.94 us	115.5 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	57.15 ns	81.63 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.058 V	2.75 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.008 V	2.686 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	49.47 mV	64.14 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 230 \text{ us}$	36.93 us	88.91 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	77.38 ns	129.2 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.123 V	1.452 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.055 V	1.368 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	67.06 mV	83.75 mV

Tabelle 4.3.3: MC-All-Simulation mit Anstiegs-und Abfallzeit von 100 ms

Weitere Analysen konzentrieren sich daher speziell auf die Modellparameter des nativen Transistors sowie die genaue Prozessbeschreibung innerhalb der Cadence-Umgebung, um die Abweichung einzugrenzen und gegebenenfalls Korrekturmaßnahmen einzuleiten oder den Entwurf noch mal anzupassen.

Die Ergebnisse der MC-Simulationen bei Anstiegs-und Abfallzeiten von 10 ms (siehe B.1,

B.2, B.3) liegen unterscheiden sich nur gering von den Ergebnissen der Simulationen bei 100 ms. In beiden Fällen bewegen sich die Werte, abgesehen von den bekannten Abweichungen durch den Nativ Transistor, innerhalb der spezifizierten Grenzen.

Um sicherstellen zu können, dass das Reset-Signal auch bei schnellem Flankenwechsel zuverlässig funktioniert, wurde noch eine MC-All-Simulation mit einer Anstiegs- und Abstiegszeit von nur 1 ms durchgeführt. Wie zuvor liegen auch bei dieser Simulation die Werte der Schwellspannung außerhalb der Spezifikation, dennoch bleibt die Grundlegende Funktion der Schaltung erhalten. Die Verzögerung und Freigabe des Reset-Signals findet innerhalb der spezifizierten Grenzen statt (siehe B.4), wodurch eine zuverlässige Funktion der PoR-Schaltungen bestätigt werden konnte.

Kapitel 5

Fazit

Im Rahmen dieser Arbeit wurde eine Power-on-Reset-Schaltung-Schaltung für einen neu entwickelten Chip entworfen, der sowohl analoge als auch digitale Funktionsblöcke enthält. Aufgrund der unterschiedlichen Anforderungen dieser beiden Bereiche wurden separate PoR-Schaltungen entwickelt und gezielt an die jeweiligen Versorgungsspannungen angepasst. Der Fokus lag dabei auf der Verzögerung und einer sofortigen Freigabe des Reset-Signals. Die ursprüngliche widerstandsbasierte Referenzspannung erwies sich in der Corner-Simulation als zu empfindlich gegenüber Prozess- und Temperaturschwankungen. Durch die Umstellung auf eine transistorbasierte Referenzspannung mit nativen Transistor konnte die Stabilität der Schaltung deutlich verbessert werden. Die umfangreichen Corner- und Monte-Carlo-Simulationen bestätigten, dass die entworfenen PoR-Schaltungen die Spezifikationen auch unter variierenden PVT-Bedingungen erfüllen. Damit wurde ein wichtiger und grundlegender Beitrag zur sicheren Initialisierung sowohl der analogen als auch der digitalen Teil des Chips geleistet.

Vor der Freigabe für das Layout muss jedoch die Auffälligkeit aus der MC-Process-Simulation untersucht werden. Diese zeigte unerwartet Abweichungen der Schwellwerte, welche vermutlich durch den nativen Transistor, der zur Erzeugung der Referenzspannung eingesetzt wird. Eine genaue Analyse und Korrektur sind erforderlich, bevor die Schaltung in das Layout integriert werden kann. Zudem ist es essenziell, die PoR-Schaltungen im Layout-Prozess sorgfältig zu integrieren und dabei mögliche Fehlerquellen zu minimieren. Insbesondere parasitäre⁵ Widerstände und Kapazitäten, Kopplungen zu benachbarten Signalleitungen oder unzureichende Abschirmungen können die Funktion der Schaltung erheblich beeinflussen. Daher sind weitere Simulationen erforderlich, um die Stabilität auch im finalen Layout sicherzustellen.

Trotz der noch bestehenden Herausforderungen konnte im Rahmen dieser Arbeit ein wesentlicher Beitrag zur Entwicklung des neuen Chips geleistet werden. Die grundlegende Funktionalität der PoR-Schaltungen wurde nachgewiesen, und die Schaltungen erfüllen weitestgehend die Anforderungen. Damit ist eine zuverlässige Spannungsüberwachung sichergestellt, sodass der Chip fehlerfrei in Betrieb genommen werden kann.

⁵ <https://resources.pcb.cadence.com/blog/2019-how-parasitic-capacitance-and-inductance-affect-your-signals> – zuletzt am 27. Februar 2025 erfolgreich aufgerufen.

Quellenverzeichnis

- [1] Allen, P. E./Holberg, D. R. (2012): CMOS Analog Circuit Design, Oxford University Press, Inc., 3. Aufl., S. 261–298.
(Zitiert auf Seiten 14, 15)
- [2] Antonov, A. A./Karpovich, M. S./Vasilyev, V. Y. (2021): Power-On Reset IC Module with Brownout Detection and Fast Transients Immunity, 2021 XV International Scientific-Technical Conference on Actual Problems Of Electronic Instrument Engineering (APEIE), S. 273–277, in: <https://doi.org/10.1109/APEIE52976.2021.9647518>, (Zuletzt abgerufen am: 03.02.2025).
(Zitiert auf Seite 4)
- [3] Baker, R. (2010): CMOS: Circuit Design, Layout, and Simulation, John Wiley & Sons, Inc, 3. Aufl., https://bjpcjp.github.io/pdfs/cmos_layout_sim/cmos_sim.pdf, S. 116–124, 131–160, 523–529, 745–770, 909–918, (Zuletzt abgerufen am: 04.02.2025).
(Zitiert auf Seiten 4, 5, 12, 13, 19)
- [4] Filanovsky, I. M./Baltes, H. (1994): CMOS Schmitt trigger design, in: IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, S. 46–49, (Zuletzt abgerufen am: 18.02.2025).
(Zitiert auf Seite 13)
- [5] Floyd, T. L. (2017): Electronic Devices, Conventional Current Version Pearson Inc., 10. Aufl., S. 393–398.
(Zitiert auf Seite 12)
- [6] Göbel, H. (2019): Feldeffekttransistor, Springer Berlin Heidelberg, https://doi.org/10.1007/978-3-662-56563-6_4, S. 105–132, (Zuletzt abgerufen am: 27.02.2025).
(Zitiert auf Seiten 6–8)
- [7] Gray, P. R. et al. (2009): Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Inc., 5. Aufl., S. 120, 261–272, (Zuletzt abgerufen am: 21.02.2025).
(Zitiert auf Seiten 9, 18)
- [8] Instruments, Texas (2022): Understanding Schmitt Triggers, in: <https://www.ti.com/lit/ab/scea046a/scea046a.pdf>, (Zuletzt abgerufen am: 29.01.2025).
(Zitiert auf Seite 5)
- [9] Kinget, P. (2005): Device mismatch and tradeoffs in the design of analog circuits, in: Solid-State Circuits, IEEE Journal of, S. 1212–1224.
(Zitiert auf Seite 14)

- [10] Nanda, S./Panda, A. S./Moganti, G. L. K. (2015): A novel design of a high speed hysteresis-based comparator in 90-nm CMOS technology, 2015 International Conference on Information Processing (ICIP), S. 388–391, in: <https://doi.org/10.1109/INFOP.2015.7489413>, (Zuletzt abgerufen am: 04.02.2025).
(Zitiert auf Seite 4)
- [11] Razavi, B. (2017): Design of analog CMOS integrated circuits, McGraw-Hill Education, 2. Aufl., S. 107–118.
(Zitiert auf Seiten 9, 11, 12, 15, 18)
- [12] Sah, C. T. (1988): Evolution of the MOS transistor-from conception to VLSI, in: Proceedings of the IEEE, S. 1280–1326, <https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=16328>, (Zuletzt abgerufen am: 18.02.2025).
(Zitiert auf Seite 8)
- [13] Sedra, A. S./Smith, K. C. (2015): Microelectronic Circuits, OXFORD UNIVERSITY PRESS, <https://www.candle.center/references/microelectronic-circuits-sedra%2Fsmith-7th-edition-oxford-university-press>, S. 248–303, 511–520, 1407–1409, (Zuletzt abgerufen am: 18.02.2025).
(Zitiert auf Seiten 7, 8, 11, 12)
- [14] Suresh, A. (2014): A low power Schmitt Trigger design using SBT technique in 180nm CMOS technology, 2014 IEEE International Conference on Advanced Communications, Control and Computing Technologies, S. 533–536, in: <https://doi.org/10.1109/ICACCCT.2014.7019142>, (Zuletzt abgerufen am: 18.02.2025).
(Zitiert auf Seite 13)
- [15] Weste, N./Harris, D (2010): CMOS VLSI Design: A Circuits and Systems Perspective, Addison-Wesley Publishing Company, 4. Aufl., S. 501–593, (Zuletzt abgerufen am: 12.02.2025).
(Zitiert auf Seite 5)
- [16] Wright, G./Sheldon, R. (2024): What is a complementary metal-oxide semiconductor (CMOS)?, in: <https://www.techtarget.com/whatis/definition/CMOS-complementary-metal-oxide-semiconductor>, (Zuletzt abgerufen am: 17.02.2025).
(Zitiert auf Seite 6)

Hilfsmittel

Zur Erstellung der vorliegenden Abschlussarbeit wurden die folgenden Hilfsmittel verwendet:

- ChatGPT – <https://chat.openai.com/chat>,
- CircuiTikZ (Version 1.7.1) – <https://ctan.dcc.uchile.cl/graphics/pgf/contrib/circuitikz/doc/circuitikzmanual.pdf>,
- Gemeinsame Bibliothek der BA Dresden und der ehs Dresden,
- Google-Scholar – <https://scholar.google.com>,
- Microsoft Windows 10 Enterprise (22H2 Build 19045.5371, x64),
- Overleaf – <https://www.overleaf.com>,
- Perplexity – <https://www.perplexity.ai/>,
- Wikibooks $\text{\LaTeX}$ – <https://en.wikibooks.org/wiki/LaTeX>.

Teil II

Anhang

Anhang A

Abbildungen



Abbildung A.1: Schaltbild der kompletten PoR-Schaltung




Abbildung A.2: Schwankung der Referenzspannung mit Widerstand




Abbildung A.3: Schwankung der Referenzspannung mit Transistoren

Anhang B

Tabellen

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20\text{ us} \leq x \leq 130\text{ us}$	46.14 us	89.68 us
	Verzögerung fallende Flanke	$x \leq 1\text{ us}$	57.79 ns	80.07 ns
	Schwellspannung steigend	$2.2\text{ V} \leq x \leq 2.6\text{ V}$	2.093 V	2.726 V
	Schwellspannung fallend	$2.1\text{ V} \leq x \leq 2.5\text{ V}$	2.033 V	2.655 V
	Hysterese	$50\text{ mV} \leq x \leq 120\text{ mV}$	59.2 mV	71.26 mV
1.5 V	Verzögerung steigende Flanke	$20\text{ us} \leq x \leq 230\text{ us}$	42.39 us	77.62 us
	Verzögerung fallende Flanke	$x \leq 1\text{ us}$	80.16 ns	118.7 ns
	Schwellspannung steigend	$1.1\text{ V} \leq x \leq 1.45\text{ V}$	1.148 V	1.1445 V
	Schwellspannung fallend	$1.05\text{ V} \leq x \leq 1.4\text{ V}$	1.079 V	1.36 V
	Hysterese	$50\text{ mV} \leq x \leq 120\text{ mV}$	68.96 mV	84.8 mV

Tabelle B.1: MC-Process-Simulation mit Anstiegs-und Abfallzeit von 10 ms

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	40.14 us	109.5 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	64.04 ns	72.13 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.354 V	2.461 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.289 V	2.396 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	62.34 mV	66.29 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 230 \text{ us}$	33.84 us	77.87 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	84.91 ns	108 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.22 V	1.344 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.146 V	1.264 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	73.58 mV	79.58 mV

Tabelle B.2: MC-Mismatch-Simulation mit Anstiegs-und Abfallzeit von 10 ms

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 130 \text{ us}$	39.05 us	116.2 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	57.3 ns	81.9 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.063 V	2.755 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	2.003 V	2.682 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	58.8 mV	72.8 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ us} \leq x \leq 230 \text{ us}$	36.95 us	88.95 us
	Verzögerung fallende Flanke	$x \leq 1 \text{ us}$	77.28 ns	129.3 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.123 V	1.452 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.055 V	1.368 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	68.02 mV	84.34 mV

Tabelle B.3: MC-All-Simulation mit Anstiegs-und Abfallzeit von 10 ms

Spannung	Werte	Spezifikation	Min. Wert	Max. Wert
5 V	Verzögerung steigende Flanke	$20 \text{ ms} \leq x \leq 130 \text{ ms}$	40.16 ms	122.4 ms
	Verzögerung fallende Flanke	$x \leq 1 \text{ ms}$	57.8 ns	82.86 ns
	Schwellspannung steigend	$2.2 \text{ V} \leq x \leq 2.6 \text{ V}$	2.081 V	2.77 V
	Schwellspannung fallend	$2.1 \text{ V} \leq x \leq 2.5 \text{ V}$	1.985 V	2.667 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	84.68 mV	104.4 mV
1.5 V	Verzögerung steigende Flanke	$20 \text{ ms} \leq x \leq 230 \text{ ms}$	37.02 ms	89 ms
	Verzögerung fallende Flanke	$x \leq 1 \text{ ms}$	77.56 ns	129.9 ns
	Schwellspannung steigend	$1.1 \text{ V} \leq x \leq 1.45 \text{ V}$	1.126 V	1.454 V
	Schwellspannung fallend	$1.05 \text{ V} \leq x \leq 1.4 \text{ V}$	1.052 V	1.366 V
	Hysterese	$50 \text{ mV} \leq x \leq 120 \text{ mV}$	72.96 mV	87.6 mV

Tabelle B.4: MC-All-Simulation mit Anstiegs-und Abfallzeit von 1 ms

Erklärung an Eides statt

Ich erkläre an Eides statt, dass ich die vorliegende Arbeit selbständig und ohne unerlaubte fremde Hilfe angefertigt, andere als die angegebenen Quellen und Hilfsmittel nicht benutzt habe. Die aus fremden Quellen direkt oder indirekt übernommenen Stellen sind als solche kenntlich gemacht.

Die Zustimmung des Partnerunternehmens in der Praxis zur Verwendung betrieblicher Unterlagen habe ich eingeholt. Die Arbeit wurde bisher in gleicher oder ähnlicher Form keiner anderen Prüfungsbehörde vorgelegt und auch nicht veröffentlicht

Dresden, 28. Februar 2025

A handwritten signature in black ink, appearing to read 'Hübner', written over a horizontal line.

Leon Hübner

