基于 RFSoC 的信号发生与频谱分析一体化教学实验平台

AMD 自主选题设计报告

2026 年 11 月

摘要

射频与数字信号处理教学需要把多制式激励、真实信号观察和参数测量联系起来。本作品基于 ZCU111 RFSoC 与 XM500 扩展板，构建矢量信号源与频谱分析一体化平台。信号源采用可编程复 IQ 波形，覆盖脉冲、LFM、Barker 相位编码、PSK 和 QAM 等类型，支持用户自定义 IQ 文件。用户通过 DP 显示器和 USB 鼠标独立完成波形设置、上传、播放与测量，并可将自身输出经外部射频连线送入接收端，形成完整教学实验。

系统采用 PS 与 PL 协同架构。PS 运行 PetaLinux 嵌入式 Linux 系统，在 Wayland/Weston 本地图形环境中运行 C++/Qt 仪器应用，Linux 驱动连接 DMA 及控制接口。发射端生成 10 ms、48 MB 复 IQ 记录，经 PL DDR4 和预取 FIFO 循环供给 2.4 GS/s RF-DAC。接收端由 2.4 GS/s RF-ADC 采样和数字下变频，经抽取形成 150 MS/s 复基带处理链，支持 1024、8192、65536 点 Hann 窗 FFT；PS 完成平均、Marker、功率测量及 13 段 NCO 顺序扫描，覆盖 1.3～2.3 GHz。

实测完成 CW 射频输出、同板外部回环及扫描端点验证。1790 MHz 下，接收独立检查点与外部参考差 0.06435 dB；发射目标−25 dBm 独立点的外部仪器均值为−25.0067 dBm。项目早期 64QAM 经外部仪器解调，EVM 有效值 4.35%。功能收敛与流水线调整后 LUT、DSP 分别降低 22.23%、67.03%，WNS 为+0.140 ns；V16 在 65536 点、平均 1 时约 9.74 次/s 显示。交付包括可重建源码、构建与验收记录，以及六项协作工作流和 30 项技能行为测试，支持教学修改和工程复现。

关键词　RFSoC；软硬件协同；信号发生；频谱分析；教学实验；可复现工程

目录

第 1 章 作品概述 3

功能定位、主要指标与设计过程

第 2 章 应用需求与系统总体方案 5

相关工作、系统架构及 PS 与 PL 划分

第 3 章 FPGA 与信号处理设计 9

接收处理、FFT 选型、结果交付与发射播放

第 4 章 板端软件与仪器交互 16

初始化、Qt 交互、平均、Marker 与顺序扫描

第 5 章 工程优化与系统测试 23

资源时序、真实射频、功率模型与教学实验

第 6 章 大模型协作与技能提炼 37

真实提示词、纠错案例、工作流与复用验证

第 7 章 工程交付与从零复现 41

工具环境、完整构建、部署和验收步骤

第 8 章 总结 45

完成成果、可扩展之处与工程体会

参考文献 46

相关工作、算法原理及官方工具文档

阅读说明

第 2～4 章解释设计依据与接口，第 5 章给出优化和实测，第 6～7 章对应协作技能与可复现性。图中实物及仪器画面来自原始照片或视频取帧；计算图和实测图分别标明数据性质。工程路径均相对于 V17 完整源码包根目录；历史测量和 V16 记录保留原版本。

第 1 章 作品概述

1.1 功能与特性

平台集成可编程矢量信号源与频谱分析仪。V17 本地 C++生成 CW、脉冲、LFM、Barker、PSK 和 QAM；FSK 等通过兼容 IQ 导入扩展，另附早期 2FSK 生成参考。生成、DDR4 校验上传和循环播放统一操作。Spectrum 提供三档 FFT、平均、四 Marker/Delta 与 1.3～2.3 GHz 分段扫描；PetaLinux、Weston 和 C++/Qt 支持 DP/USB 独立运行及 J7 至 J1 外部回环。

1.2 应用领域

面向射频基础、数字信号处理和嵌入式系统教学。单音回环可关联数字幅度、真实射频输出与频谱读数；FFT、平均和 Marker 操作可展示频率格、谱泄漏及测量方法；波形参数页面可用于研究脉冲、扫频和成形滤波的参数组织。开放的 RTL、驱动、C++算法及构建脚本还适合开展 PS 与 PL 分工、DMA 交付和工程复现实验。

1.3 主要技术特点

PS 运行 PetaLinux，Wayland/Weston 提供本地图形环境，C++/Qt 组织仪器应用，Linux 驱动连接 DMA 与控制寄存器。PL 承担 150 MS/s 接收处理、Hann 窗 FFT 及功率谱缓存，并以 DDR4 和预取 FIFO 维持 1.2 GS/s 复 IQ 循环播放。完整结果帧、参数身份、校验与状态反馈连接控制和测量，版本哈希与启动依赖支持部署和复现。



图 1　实物系统　左为 ZCU111 与 XM500，右为板端显示和操作环境

1.4 主要性能指标

表 1　主要性能指标

项目	当前实现
接收基带	150 MS/s 复 IQ
FFT 点数	1024 / 8192 / 65536
连续显示	约 9.74 次/s，65536 点、平均 1
扫描范围	1.3～2.3 GHz，13 段顺序扫描
发射缓存	10 ms IQ，48 MB
实现时序	WNS +0.140 ns

1.5 主要创新点

①在同一 RFSoC 与本地仪器界面集成可编程矢量信号源、射频回环和频谱测量，使教学实验从调制参数设置推进到真实输出与结果观察。②PS 定义复 IQ 波形，PL 承担 DDR4 循环播放与 150 MS/s 频谱处理，通过带身份的完整帧连接控制和测量。③将 NCO 分段扫描、四 Marker 和 CW 功率模型纳入 Linux 仪器应用，并将真实故障修正提炼为可执行检查与复现技能。

1.6 设计流程

先以数字 IQ 和黄金参考验证 FFT 与缓存，再集成 RFDC、时钟和 DDR4；随后定型 D8 主链路并完成资源及时序优化，将波形生成、测量和交互迁至板端 C++ Qt；最后通过射频回环、功率参考与扫描端点验收，冻结 V16 源码、构建入口和技能包。 V17 在此基础上将 CW 功率模型频率设置推广至 1300～2300 MHz，非参考频点标为 ESTIMATED。

1.7 工程里程碑

表 2　合并历史后的工程里程碑

阶段	主要产出
9 月 23 日～10 月中旬	数字 IQ、BRAM 快照、FFT 及参考比对
10 月 24～25 日	RFDC 与板级时钟、DDR4 播放、早期波形射频实验
10 月 26～29 日	D8、Hann/FFT、DMA、BRAM 映射与布线定型
10 月 29～30 日	原生 C++ Qt、RRC 纠错、Linux 收发与刷新机制
10 月 30 日～11 月 1 日	CW 模型、NCO 扫描、Marker、V15 交互和冷启动
11 月 1 日 V16 / 11 月 3 日 V17	V16 0.10.2 在线板测；V17 0.11.0 频率推广及队伍确认上板通过

第 2 章 应用需求与系统总体方案

2.1 从一次射频实验确定需求

教学实验需要把激励生成、信号处理和测量条件联系起来。平台以 1790 MHz CW 的生成、回环和测量组织实验，具体操作与结果见第 5.5 节。

设计要求为 PL 维持高速采样与供数，PS 管理波形、调谐和测量；本地显示与输入支持独立操作，交付保留构建入口和验收记录。

2.2 相关工作与行业方案

相关方案包括 PYNQ 浏览器交互的 RFSoC 频谱仪[1]、面向量子比特和探测器读出控制的 QICK[2]，以及商用 FSV3000 频谱仪与 SMBV100B 矢量信号源[3-4]。表 3 比较其任务与交互方式。

表 3　相关工作与本作品的组织方式

方案	主要任务与交互	与本作品的关系
RFSoC 频谱分析[1]	单芯片采集与频谱可视化；PYNQ/浏览器	提供 RFSoC 仪器化参考；本作品采用本地 C++ Qt 并加入波形发生与回环
QICK[2]	量子测控脉冲产生与读出	说明收发集成有成熟应用；本作品聚焦通用射频与 DSP 教学
FSV3000、SMBV100B[3-4]	专业分析仪与矢量信号源，可组成测量系统	本作品把激励、分析及可修改的实现集中在一块开发平台
本作品	同板源与分析；DP/USB；RTL、驱动和 C++可重建	可跟踪参数、RF 输出、处理链、测量读数与工程证据

本作品将波形生成、缓存传输、射频发射、外部回环与频谱测量组织为同一实验，并开放各层源码、接口和验证入口，便于课程实验及工程训练。

2.3 系统架构与外部接口




图 2　硬件系统框图与数据流

系统以 XCZU28DR 为核心，PS 运行 A53、PetaLinux 和 Qt；RFDC 承担 ADC/DAC 及数字混频；PL 实现接收流水线、结果缓存、DDR4 波形供数和控制寄存器。板卡及 RFDC 接口依据 UG1271 和 PG269 配置[5-6]。接收使用 ADC3 与 XM500 J1；发射使用 DAC Tile1/DAC0 与 XM500 J7。

表 4　外部接口的实际用途

接口	连接对象	方向与用途
J1 / J7	外部信号、回环线、参考频谱仪	J1 为接收输入；J7 为发射输出
DP / USB 2.0	显示器、鼠标和键盘	DP 输出界面；USB 接收人机输入
microSD / SD	启动与运行文件	保存启动镜像、运行包和实验文件
Ethernet / 1 GbE	可选维护终端	工程部署、SSH 和文件维护

图中数据路径按高速实时流、控制状态和内存交付区分。RX 完整谱帧由 PL 经 DMA 进入 PS 内存，驱动向后台接收线程交付；多帧平均、扫描拼接和 Marker 由 PS 完成。

2.4 软硬件划分依据

抽取、窗乘、FFT 及发射供数具有确定的吞吐节拍，放在 PL；波形参数、文件管理、平均、扫描计划、Marker 和绘图随实验操作变化，放在 PS。这样既利用并行流水线处理采样流，也保留软件调整测量行为的灵活性。PS 不按 GUI 刷新率介入每个 ADC 样本，而是接收完整处理结果。

表 5　分工与接口契约

层次	主要职责	数据或控制接口
RFDC	采样、DDC/DUC、NCO、抽取/插值	300 MHz 并行 IQ、RFDC 配置接口
PL 接收	IQ 对齐、D8、Hann/FFT、逐帧功率、双 bank	AXI-Stream；结果 DMA；AXI-Lite 状态
PL 发射	DDR4 地址循环、预取 FIFO、欠载检测、静音	128 bit 供数路径；AXI 内存与流接口
Linux 驱动	DMA 资源、配置事务、设备读写、状态与停止	/dev/zcu111_spectrum；/dev/zcu111_tx
PS 服务	生成与校验、平均、扫描拼接、功率及 Marker	C++对象；设备 ioctl/read/mmap
Qt 界面	参数编辑、运行命令、频谱和读数显示	GUI 事件；工作线程结果通知

2.5 用传输对象建立数据预算

表 6　关键数据率与容量预算

位置	格式或计算	含义
RF-ADC 及 DDC	2.4 GS/s 实采样；Decim×2	输出 1.2 GS/s 复基带
并行接口	300 MHz × 4 组 IQ	每拍 4 个复样本
D8 输出	1.2 GS/s ÷ 8	150 MS/s；I、Q 各 24 bit
TX 供数	300 MHz × 16 B	4.8 GB/s 理论持续供数需求
10 ms 波形	$1.2\times10^9 \times 0.01 \times 4$ B	48,000,000 B，约 45.78 MiB
65536 点谱包	65536 × 8 + 256	524,544 B；10 次/s 约 5.25 MB/s

供数需求和谱包预算由格式推导；4.8 GB/s 不是 DDR 吞吐实测。采样率、完整帧交付率及 GUI 显示率分别统计。

2.6 频段规划与收发带宽分配

平台聚焦 1.3～2.3 GHz 中频窗口，以 RFSoC 集成 ADC/DAC 和数字变频功能实现信号生成与分析。采样率 Fs=2.4 GS/s 时，第二奈奎斯特区为 Fs/2～Fs，即 1.2～2.4 GHz[6]。目标频段位于该区内部，两端各预留 100 MHz 间隔。

对限带于 1.3～2.3 GHz 的输入，取带通采样阶数 n=2，有 $2f_H/n=2.3\ \text{GHz}\le F_s\le 2f_L/(n-1)=2.6\ \text{GHz}$，Fs=2.4 GS/s 满足频谱副本不重叠的频率规划条件。系统据此选择 1 GHz 目标覆盖窗口，再按收发任务分别组织数据通路。

表 7　频率规划与数据通路的对应关系

设计对象	参数与实现
目标中频窗口	1.3～2.3 GHz，跨度 1 GHz；ADC/DAC 配置为 2.4 GS/s。
矢量发射通路	1.2 GS/s 复 IQ，I/Q 各 16 bit；PL DDR4 循环播放，经 RF-DAC 两倍插值输出。调制内容由波形样本定义。
接收选带与降速	RFDC 下变频、两倍抽取后输出 1.2 GS/s 复 IQ；PL 三级半带 FIR 完成 D8 抽取，后续按 150 MS/s 进行 FFT。
覆盖与频谱拼接	NCO 逐段调谐，共 13 段；每段采用中心约±50 MHz 区域，最大 80 MHz 步进，以实际频率格拼接 1 GHz 扫描窗口。
处理规模分配	接收 D8 使复采样率降低 8 倍，便于配置最高 65536 点 FFT；发射保留高速 IQ 存储与连续供数通路。

发射侧以可编程 IQ 记录承载幅度、相位和频率调制；接收侧以选带分析和顺序扫描兼顾细频率格与宽频段观察。当前本地应用中的 LFM 带宽为最高 40 MHz，PSK/QAM 符号率为 0.1～10 MSym/s；频率覆盖、波形带宽和复采样率分别列示。 当前 2 倍插值数字规格推导的复通带约 960 MHz；1 GHz 是工作带设计范围，不等同全带幅度平坦度已经实测。

外接变频模块的频段扩展、滤波及功率参考方案见第 8.1 节。

第 3 章 FPGA 与信号处理设计

3.1 RFDC 与接收链路




图 3　接收侧信号处理链与数据交付

接收端以 Tile1 的物理 ADC1（全局 ADC3）为输入，RFDC 按 2.4 GS/s 运行，经 NCO 下变频和 2 倍抽取后输出复 IQ。IQ 解复用、对齐和缓存连接 RFDC 并行接口与 D8 处理。LMK/LMX 配置、RFDC 初始化与 PL 时钟复位按板级启动依赖组织，配置读回用于确认通道和 NCO 状态[6]。

表 8　当前接收路径参数

位置	配置
ADC 入口	XM500 J1，ADC3
采样与 RFDC 抽取	2.4 GS/s；Decim×2
数字接口	4I＋4Q，每拍 4 复样本，300 MHz
PL 抽取	三级 2 倍抽取，D8 后 150 MS/s
频谱处理	Hann 窗；1024/8192/65536 点 FFT
PS 结果处理	线性功率平均、峰值、Marker、CW 模型、拼接

3.2 三级抽取与有效样本节拍

D8 采用三级 2 倍半带 FIR 抽取。多级结构把滤波与降速分配到各级，使后级在降低后的有效样本率上处理；半带系数结构为乘加实现提供简化机会[7]。本工程三个基础抽取级分别使用 15、23、63 抽头，D8 输出 I/Q 各 24 bit。实现文件为 sa_d8_zoom.v 与 sa_halfband_decim2.v。

表 9　D8 主链路的逐级数据率

阶段	抽头	输入 → 输出有效样本率
第 1 级	15	1.2 GS/s → 600 MS/s
第 2 级	23	600 MS/s → 300 MS/s
第 3 级	63	300 MS/s → 150 MS/s

三级逻辑使用 300 MHz 时钟和 valid 节拍表达有效样本，表中 600/300/150 MS/s 是样本率。

3.3 FFT 点数与并行实现的选择

FFT 将 DFT 计算量的增长从 N^2量级降为 $N\log_2 N$ 量级[8]。项目采用 AMD FFT IP，并按其配置、输出顺序和缩放规则连接功率计算与元数据[9]。三档点数服务于不同观察尺度：较短变换便于快速看宽谱，较长变换提供更细频率格。




图 4　直接 DFT 与 FFT 的计算量增长指标对比　理论计算

N=1024、8192、65536 时，N^2与 $N\log_2 N$ 之比分别为 102.4、630.15、4096。该比较说明变换选型的规模收益，数值是增长指标之比。

3.4 Hann 窗与功率谱尺度

有限长度记录会引入谱泄漏。项目使用 Hann 窗，把对非整频单音的旁瓣抑制与主瓣宽度联系起来选择；Harris 的窗函数比较提供了 ENBW、相干增益和旁瓣等评价依据[10]。图中频响使用周期窗、N=4096、32 倍补零计算，并按窗系数和归一化，仅用于比较窗的理论响应。




图 5　常见窗函数的归一化频率响应　理论计算

表 10　窗函数参数比较

窗	最高旁瓣约 dB	ENBW 频率格	相干增益
矩形	−13	1.00	1.00
Hann 本工程	−32	1.50	0.50
Hamming	−43	1.36	0.54
Blackman	−58	1.73	0.42

表值取自 Harris Table I 的整数或近似参数[10]。Hann 相对矩形窗降低旁瓣，ENBW 为 1.5 个频率格。

表 11　150 MS/s 下的三档频率参数

FFT 点数	频率格间距 Δf	Hann ENBW
1024	146.484375 kHz	219.726563 kHz
8192	18.310547 kHz	27.465820 kHz
65536	2.288818 kHz	3.433228 kHz

频率格间距按 Δf=Fs/N 计算，Hann 等效噪声带宽按 1.5Δf 计算。功率由复 FFT 的实部、虚部平方求和，软件依据窗与 FFT 尺度解释 dBFS/bin；谱线上单个 bin 的读数和 CW 五 bin 积分分别保留。

3.5 双 bank 缓存与完整帧交付

PL 先完成一帧 FFT 功率结果，再向 PS 交付。双 bank 快照把计算写入与读取分开，配合完成标志、有效长度和质量状态，使软件处理的对象具有明确起止。AXI DMA 承担流式结果传输[11]；配置与状态通过控制寄存器及驱动事务访问。

接收线程先检查帧身份和长度，再解析谱值；新 NCO 或 FFT 配置通过事务确认关联到新结果。停止时释放采集会话并结束当前等待，随后单次采集可重新建立有效结果。这样一次鼠标参数修改能够追溯到实际使用该配置的谱帧。

表 12　结果帧与驱动接口的核对项目

对象	核对内容	作用
帧头与总长度	头部 256 B、点数、负载长度	阻止截断或错格式数据进入测量
配置身份	FFT、NCO、事务或配置标识	把结果关联到当前测量配置
帧序号	计数、更新顺序	识别新帧和显示状态
质量与完成状态	有效、完成、背压及异常信息	测量前判断结果是否可用
谱负载	每点 8 B；最大 65536 点	功率数据及逐值校验
软件回执	原包、解析结果、哈希与测量元数据	支持离线重算与工程追踪

3.6 接收结果的分层验证

验证从 RTL 控制与缓存开始，再检查完整结果包和解析器。RTL 仿真归档包含六个频谱包的核对结果以及 14 类错误或截断输入的拒绝测试；65536 点结果包也在核对范围内。包结构正确后，再进行频率峰值、功率模型及实际 RF 输入的实验，分别回答传输、数值和物理读数的问题。

表 13　接收验证层次

层次	证据与判据
RTL 与黄金参考	双 bank、结果控制、质量/背压及 FFT 历史数值验证
数据交付	长度、元数据、六个包及逐值/哈希检查
解析与异常分支	14 类坏包或截断输入被拒绝
板端测量	单次、连续、Marker 与扫描端点记录

表 14　三档 FFT 与独立 NumPy 参考的历史数值比对

FFT 点数	输出点数	最大分量误差 LSB	RMS 误差 LSB	峰格	功率平方和
1024	1024	1.009277	0.352128	7	逐 bin 一致
8192	8192	1.256212	0.424403	7	逐 bin 一致
65536	65536	1.167922	0.350742	7	逐 bin 一致

实际 XSim 输出与独立 NumPy FFT 参考比较，缩放为 DFT/(2N)，误差单位为 24 位输出 LSB，检查容差 16 LSB；逐 bin 功率均精确等于对应复数输出的 I^2+Q^2。三档最大分量误差均不超过 1.257 LSB。

证据：sim/results/fft/narrow09_1024_numeric.json 与 narrow09_8192_65536_numeric.json；为已归档模型验证结果。

源码入口：src/linux/rx_20261030；仿真和验证入口：sim/与 report/validation/。

3.7 发射波形缓存与射频播放




图 6　发射侧波形缓存传输与射频输出

PS 生成 IQ 后，经 Linux TX 接口上传到 PL DDR4。AXI CDMA 承担内存间搬运及回读，AXI DMA 的流接口连接播放路径；DDR4 控制器承担外存访问[11-13]。完整记录回读与 SHA256 核对后，软件进入可播放状态。播放控制维护循环地址，预取 FIFO 吸收访存节拍变化，再向 RF-DAC 持续供数。

表 15　发射实现参数

对象	当前配置
数字 IQ	16 bit I＋16 bit Q；每拍 4 个复样本
记录容量	10 ms；48,000,000 B
RF-DAC	2.4 GS/s；Interp×2；NCO 默认 1.8 GHz
射频端口	DAC Tile1/DAC0 → XM500 J7
控制	上传、回读、PLAY、STOP、静音与欠载检测

板端 Generator 为本地应用。图中 PS 波形生成、文件与 DDR4 路径对应当前实现；microSD 使用 SD 接口，Ethernet 用于可选部署维护。

3.8 波形生成与数字正确性

矢量信号源采用任意波形 IQ 回放架构，以 I/Q 样本定义幅度、相位及瞬时频率；更换调制主要改变波形数据。V17 沿用原生 C++17 在 PS 生成完整 10 ms 文件与元数据，支持 CW、脉冲、LFM、Barker13、PSK 和 QAM；Python 早期波形库还包含连续相位 2FSK。自定义 IQ 采用 1.2 GS/s、10 ms、I16/Q16 小端交错格式，共 48,000,000 B，并配套 JSON 元数据与 SHA256 校验。

表 16　波形类型与参数组织

类别	主要参数	已有数字检查
CW	频率偏移、数字幅度或 CW 模型	量化误差与单音频率
Pulse / Pulse LFM	脉宽、PRI、带宽、幅度	脉冲样本数、包络与扫频斜率
LFM	带宽、时长、频率偏移	相位连续性与瞬时频率斜率
Barker13	码片固定 1 μs（13 码片）、PRI、幅度	13 码片序列及相位
2/4/8PSK	阶数、符号率、RRC 系数	8PSK 独立匹配滤波与符号误差
16/64/256QAM	阶数、符号率、RRC 系数	64QAM 独立参考；16QAM 数字窗口核对

RRC 验证使用独立接收参考检查符号卷积方向与采样相位；修正后的 8PSK 和 64QAM 数字匹配滤波误差分别约 0.12036%与 0.12064%。第 6 章给出纠错轨迹。多波形页面与既有 RF 频谱照片放在第 5 章，数字参考值按数字测试标识。

3.9 上传与播放的状态约束

表 17　TX 状态与用户命令

阶段	关键动作	下一阶段条件
准备	校验文件大小与格式，申请上传会话	文件有效且容量满足
上传	BEGIN、分块写入、COMMIT	接收字节数与期望一致
已装载	回读并核对 SHA256	校验通过，等待显式 PLAY
播放	循环供数，监测 FIFO/欠载状态	STOP 或异常退出
停止	关闭播放并恢复数字静音	保持可诊断的设备状态

UAPI 采用 ABI 1，最大记录 64 MiB；PREPARED、LOADED、PLAYING、LOADING、FAULT 区分设备状态。参数改变后重新生成并上传，使界面设置与实际播放记录保持一致。

3.10 硬件模块实现与关键信号




图 7　冻结 BD 与 RTL 对应的模块连接和控制层次

表 18　硬件关键接口

模块或函数	关键输入与输出
RFDC → sa_dsp	adc_i / adc_q：各 64 bit；adc_i_valid / adc_q_valid
sa_dsp ↔ sa_fft	fft_input_data / fft_output_data：48 bit；valid、ready、last 与 FFT 配置握手
sa_dsp → sa_result	power_data：64 bit；power_index：16 bit；power_valid / power_last / quality
sa_result → RX DMA	M_AXIS：64 bit TDATA、8 bit TKEEP；TVALID / TREADY / TLAST；PS HP1 结果内存
DDR4 → RFDC	512 bit DMA / 预取 FIFO，经 tx_unpack_4iq 变为 128 bit；tx_guard 输出至 s10_axis
控制与反馈	config_word / config_update；tx_guard.control、status、underrun_count；AXI-Lite 读写

第 4 章 板端软件与仪器交互

4.1 本地仪器的软件结构




图 8　板端仪器软件与控制数据流

PetaLinux 提供嵌入式 Linux 环境，Wayland/Weston 承载本地显示，C++/Qt 组织 Spectrum、Generator 与状态页。界面布局及交互参考罗德与施瓦茨仪器，设置频谱区、侧边参数键和 Marker 读数。服务层负责波形、校验、收发控制及解析；Linux 驱动封装 DMA、映射和寄存器访问，板级服务初始化时钟和 RFDC。后台线程接收最新有效帧，GUI 主线程绘制并响应 DP/USB 操作[14]。

表 19　软件层与入口

位置	实现与职责
应用	src/linux/apps/instrument_cpp，Qt Widgets 与 C++17
接收驱动	/dev/zcu111_spectrum，配置与完整谱帧
发射驱动	/dev/zcu111_tx，上传、回读、播放和停止
控制/板级服务	AXI 控制、LMK/LMX、RFDC、NCO 调谐
文件与运行	PetaLinux rootfs、SD 运行包、/tmp 工作文件

4.2 初始化和设备生命周期

启动脚本先持有控制时钟，经正确的 PL 复位链释放通路并等待 DDR 就绪，再初始化 TX/RFDC、接收和 NCO 服务，最后以 Weston 用户运行 Qt。设备树保留 DMA 初始 disabled 的配置，由有序服务在依赖满足后使用。已有设备和相同 GUI 会被识别，避免重复初始化。

这一顺序来自 DMA 首次访问故障的实证定位：时钟可见、RFDC 可响应与 DMA 路径可用是不同检查项；本板还需要按工程连接处理 EMIO95 的 pl_resetn0。初始化完成后先保持静音，由用户发出播放命令。

4.3 Generator 交互与文件关联




图 9　板端 Generator 完成 10 ms 波形生成

操作顺序为设置波形与参数、生成 IQ、上传 DDR4、回读校验、播放和停止。应用记录本次成功生成文件的路径，上传直接关联该文件；生成前检查可写位置和空间。状态提示分别显示生成、装载及播放状态，使实验者能判断当前动作完成到哪一步。

表 20　Generator 一次操作的可观察结果

操作	观察点
生成	文件成功写入；10 ms 与字节数符合预期
上传	DDR round-trip 与 SHA256 通过；loaded 状态
播放/停止	RF PLAY 后输出；RF STOP 后数字静音

本页截图展示生成完成；上传一致性以回读日志及 SHA 记录为据。

4.4 功率平均与测量控件

PL 输出单帧功率，PS 对独立帧的线性功率先求平均，再转换为 dB。谱估计中对修正周期图进行平均是降低随机起伏的常用思路[15]；本工程采用独立帧平均，帧数可在 1～256 设置。界面把 FFT 点数、平均及等效 VBW 组织在同一控制区，便于看清观察条件。

四个 Marker 分别保存启用状态、选点位置和读数。Peak 可定位谱峰；选择某个 Marker 后在曲线上编辑位置；Delta 以选定参考 Marker 计算频率差及幅度差。四 Marker 表示四个独立测量游标。




图 10　四 Marker 与 Delta 测量

表 21　频谱控制项与定义

控制项	含义与实现位置
FFT / RBW	FFT 点数决定频率格；Hann ENBW 另列于表中
平均 / 等效 VBW	PS 线性平均；VBW 显示关联帧数的平滑估计
Marker / Delta	PS 结果上选点、寻峰和相对测量
Run Single / Save	一次有效结果，可按需保存原包与回执
Run Cont. / RX STOP	持久会话、最新结果显示、显式停止

4.5 NCO 顺序扫描与频率拼接

宽跨度模式把 1.3～2.3 GHz 划为 13 段，逐段设置 NCO、确认配置并采集对应谱帧。每段采用中心附近±50 MHz 有效区域，段间最大步进 80 MHz，以实际频率格映射和拼接。软件核对段号、调谐身份和包元数据后更新显示。1 GHz 是顺序扫描跨度，各段由 150 MS/s 接收主链路依次获得。




图 11　顺序扫描显示两端观察窗口　左 1300 MHz，右 2300 MHz

表 22　已知输入端点的原始结果

输入频率	峰值频率	峰值减输入
1300 MHz	1300.009765625 MHz	+9.765625 kHz
2300 MHz	2299.990234375 MHz	−9.765625 kHz

数据来自 known_endpoints.json；8192 点、平均 1，频率格 18.310547 kHz，两端记录均核对 13 包与哈希。视频画面用于展示界面位置。

这项验证同时核对了真实输入、调谐段和频率坐标，而不只检查横轴文字。端点峰值与输入相差约半个频率格，支持扫描覆盖和频率映射的结果。扫描时间随点数、平均、段数与保存行为变化，Live 且 Span 大于 150 MHz 时，可设置整轮最小采集停留预算并按段分配；窄带与流显示采用 Auto，实际整轮耗时另记。

表 23　窄带与宽跨度显示的调度区别

模式	采集对象	显示组织
窄带连续	固定中心的一帧 FFT 功率	后台持续接收，GUI 取最新有效帧
宽跨度扫描	13 个不同 NCO 中心的结果包	段间调谐、元数据校验、有效频段拼接

4.6 接收任务分发与函数接口




图 12　接收任务的分支调度与 GUI 结果返回

表 24　接收任务的关键输入与输出

模块或函数	关键输入与输出
Window::start()	输入：repeating、source、span、FFT 点数与平均数。输出：单次、连续或扫描任务。
capture() / captureImpl()	输入：CaptureRequest、Resources、cancel。输出：CaptureResult，含 measurement、hasData、cancelled。
streamSpectra() / LatestFrame	输入：采集请求与 publish 回调。输出：完整批次结果；publish 覆盖待显示帧，take 交给 GUI。

源码：gui.cpp、core.hpp / core.cpp、latest.hpp。采集与计算在工作线程执行，主线程接收结果并绘制。

4.7 波形生成与发射控制函数




图 13　波形生成、校验上传及播放状态控制

表 25　发射任务的关键输入与输出

模块或函数	关键输入与输出
generateWaveform()	输入：WaveRequest、cancel、progress。输出：10 ms IQ .bin 及含 SHA256 的.json；成功后 GUI 更新 lastWaveform。
TxSession::upload()	输入：file、cancel、progress。执行 BEGIN、分块 write、COMMIT；完成后 info().flags 为 LOADED 且未播放。
play() / stop() / info()	输入：已有 TX 会话及用户命令。输出：PLAYING 或已停止状态；TxInfo 返回 flags、loaded、guard 与 error。

4.8 测量与扫描函数接口




图 14　频谱测量、CW 模型与分段扫描的协作

表 26　测量与扫描的关键输入与输出

模块或函数	关键输入与输出
decode() / measure()	Bytes、Receipt 与 Resources → Packet；独立 Packet 集合 → Measurement，含 displayDbfs、spacing、enbwHz。
sweepSpectra()	SweepRequest、Resources 与 cancel → SweepResult，含 frequency、dbfs、centers 及 complete。
MarkerBank / rxCwPower()	频率格与谱值 → MarkerPoint / MarkerDelta；Measurement 与 RxCwCalibration → RxCwReading（valid、dbm、reason）。

源码：core.cpp、sweep.hpp / sweep.cpp、spectrum_tools.hpp / .cpp、rx_power.hpp / .cpp。

第 5 章 工程优化与系统测试

5.1 主链路定型与资源优化

工程围绕 150 MS/s 接收主链路和最高 65536 点 FFT 定型，保留双 bank 结果缓存与 DDR4 波形播放，集中完成前端配置收敛、存储映射和流水线调整。实现采用 Vivado 2025.2 的综合、布局布线及报告流程[16]。当前 V17 与 V16 均沿用 narrow09，资源和时序均来自冻结硬件报告。

表 27　FPGA 资源与时序的同平台前后对比

项目	旧版 resetreg08	当前 narrow09，V16/V17 沿用
LUT	92,932	72,273
寄存器	134,766	113,196
BRAM Tile	602.5	602.5
DSP	555	183
WNS	−0.109 ns，未收敛	+0.140 ns，通过

两版采用相同器件 xczu28dr-ffvg1517-2-e、Vivado 2025.2 及 Routed 统计；前端 Zoom 配置由 0～6 收敛为 0，变化体现主链路定型与结构优化的综合结果。 两版功能配置不同，不将资源差值表述为严格等功能优化率。




图 15　资源规模降低与建立时间收敛　依据原始实现报告

LUT 减少 20,659 个，降低 22.23%；寄存器减少 21,570 个，降低 16.01%；DSP 减少 372 个，降低 67.03%。BRAM 保持 602.5 Tile，保留结果缓存与频谱处理所需容量；WNS 由−0.109 ns 提升至+0.140 ns。资源定型与时序收敛共同支撑当前收发与测量功能。

5.2 当前资源余量与时序结果

表 28　narrow09 的实现结果

项目	当前结果	工程含义
LUT / 寄存器	16.99% / 13.31%	主体逻辑占用较低，保留控制与接口扩展空间
BRAM / DSP	55.79% / 4.28%	缓存容量得以保留，乘加资源占用显著降低
WNS / WHS	+0.140 / +0.010 ns	建立与保持检查通过
WPWS	+0.014 ns	脉宽检查通过
失败端点	setup / hold / pulse 均为 0	冻结布线结果满足对应时序检查

Hann 窗优化落实到 sa_hann_window：将 BRAM 系数读出、样本与系数寄存、乘法和舍入分拍，同步延迟 valid、帧尾和索引；18 位 Q1.17 系数与 24 位 I/Q 形成 42 位积。前端固定 Zoom0/D8，sa_hann_rom 显式采用块 ROM，保留 65536 点系数表与结果缓存能力。

5.3 连续显示的数据交付优化

显示路径由逐帧 CSV 落盘和固定等待改为持久设备会话、后台接收和最新帧刷新。自动采集与保存分开，连续模式着重实时观察，单次模式可保存完整证据；GUI 不因旧帧排队持续累积延迟。




图 16　65536 点平均 1 的连续频谱显示

RX stream stopped; displayed=82 painted=81 seconds=8.416
V16_NATIVE_WESTON_POWER_MARKERS_LIVE_STREAM_PASS_NO_RF_PLAY
V16 板测日志记录 82 次显示/8.416 s，约 9.74 次/s；其中完成绘制 81 次。日志统计的是频谱显示更新，第 2 章的采样率与谱包数据预算分别对应其他处理层。

5.4 测试环境与验证方法




图 17　系统正面操作视角




图 18　系统斜视操作视角

实物包含 ZCU111 与 XM500、DP 显示器、USB 鼠标及供电和射频连线。

表 29　实板与参考条件

项目	配置与用途
器件与扩展板	ZCU111 / XCZU28DR；XM500
运行环境	PetaLinux；内核 6.12.40-xilinx-g31626ef92ff1；Qt 5.15.13
版本身份	当前交付 V17 / 0.11.0，硬件 narrow09；历史测量版本按各节说明
外部输入	SMB100A 信号源，接 XM500 J1
输出参考	4025G 频谱仪，测 J7 输出或线缆末端
本地操作	DP 显示器、USB 鼠标；Ethernet 可选维护

验证采用三种实际连接：外部源接 J1 检查接收；J7 接参考频谱仪检查发射；J7 经外部 RF 连线回到 J1 检查自发自测。功率数据按各自参考面记录；接线和输入电平沿用相应实验条件。




图 19　CW 发射的外部射频频谱观察

本页画面说明 RF 输出已到达外部仪器；CW 功率定量结果采用第 5.9 节的原始读数与模型记录。生成文件、DDR4 回读和 RF 输出分别提供对应层次的结果。

表 30　V16 已有验证记录汇总

验证层	结果记录
软件与 RTL	11 项 CTest；6 项 RTL 控制测试；20 项 Python 参考测试
快照与包协议	RTL 仿真六包核对；14 类异常或截断输入拒绝
板端数据路径	10 ms / 48 MB PS→PL DDR4→PS 回读与 SHA256
实板交互与 RF	CW 输出、回环启停、扫描端点、Marker 与连续刷新

5.5 同板发射与接收的射频回环



图 20　J7 至 J1 的外部射频回环连接



图 21　同一次演示的停播与开播　左为开播前，右为开播后



图 22　发射停止后的频谱观察

实验先取得停播背景，再显式播放已装载 CW，接收频谱中出现对应谱线；停止后再次观察变化。真实连线把 Generator、DDR4 供数、RF-DAC、RF-ADC 和 Spectrum 连成可操作的实验链，展示同一平台既能产生激励，也能分析自身输出。

该实验适合教学中的“参数设置—真实信号—频谱读数”连续观察。发射启动与接收运行是独立命令，使用者可以分别控制激励和观测，比较启停、频率偏移及测量配置的影响。

5.6 FFT 点数与测量分辨尺度



图 23　8192 点频谱设置与实际显示



图 24　65536 点、平均 16 设置界面（背景：8192 点、平均 1 旧帧）

表 31　三档 FFT 在教学观察中的作用

配置	频率格	观察重点
1024 点	146.484 kHz	较粗频率格下的整体谱形
8192 点	18.311 kHz	扫描段与常规谱峰定位
65536 点	2.289 kHz	细频率格与 CW 积分、功率模型

图 23 展示 8192 点的已采集结果；图 24 展示 65536 点、平均 16 的参数设置，背景仍为上一帧 8192 点、平均 1 的结果。频率格由 Fs/N 决定，Hann ENBW 见第 3 章；CW INPUT 采用模型与五 bin 能量处理，与逐 bin dBFS 谱轴分开显示。

5.7 平均与等效 VBW 的交互结果




图 25　等效 VBW 与平均帧数的界面联动

画面显示手动 VBW 1000 Hz 对应计划 3 帧，估计值约 593.01 Hz。平均以线性功率为对象，参数变化会改变结果累积和显示节奏；一次读数所对应的 FFT、平均和扫描状态均保留在界面与回执中。

表 32　围绕已有功能组织的教学实验

实验操作	可观察结果	关联原理
CW 生成、上传并回环	启停前后谱线变化	数模/模数转换与收发链路
切换 FFT 点数	频率格与谱峰表示变化	观察时长和频率采样
设置平均或 VBW	平滑程度与更新节奏变化	线性功率平均与统计起伏
设置 M1～M4 与 Delta	多位置读数及相对差值	游标测量与参考点选择
顺序扫描两端点	真实输入映射到宽跨度横轴	NCO 调谐与分段频率拼接
改变波形参数并重生成	文件、装载状态及频谱观察相衔接	参数化激励与实验记录

这些实验均使用当前已实现的控制与结果路径。学习者可在同一套硬件上观察数字实现、射频信号和测量条件之间的关系，并沿源码与回执追踪读数来源。

5.8 CW 功率模型与独立参考

接收模型使用 1790 MHz CW、中心 1800 MHz、65536 点 Hann FFT 和至少 16 帧平均。先在谱峰附近积分五个 bin，并扣除噪声功率，再把线性积分量转换为 CW dBFS。使用同一线缆末端的 4025G 参考建立仿射关系：

$$\text{输入功率 dBm} = 1.0126796955 \times \text{CW dBFS} + 12.7307106176$$

表 33　接收模型的实测数据与角色

点号	参考输入 dBm	数字 CW dBFS	模型残差 dB
p01 拟合	−40.853323	−52.944265	−0.031549
p03 拟合	−50.679785	−62.600654	+0.016084
p05 拟合	−30.729992	−42.901263	+0.015465
p07 预留	−45.706649	−57.769213	−0.064350

参考值为 points.csv 三次线缆末端读数在线性功率域的均值；数字列为原始记录，残差采用发布 JSON 中的五 bin 去噪重算值。




图 26　RX 模型训练点与独立预留点残差　实测记录重绘

三训练点最大残差 0.03155 dB，预留点绝对差 0.06435 dB。模型条件为 1790 MHz CW、输入约−50.68～−30.73 dBm；CW INPUT 与全频谱 dBFS/bin 谱轴分开显示。

表 34　实时 GUI 接收功率与外部参考对照

4025G 参考 dBm	GUI 显示 dBm	原包保存值 dBm	保存值减参考 dB
-45.70664875	-45.735	-45.73527678	-0.02862803

条件：1790 MHz CW、中心 1800 MHz、FFT 65536/Hann、平均 16；10 月 30 日验收的 16 包 SHA256 通过，PC 重算与保存值一致。记录：data/calibration/rx_live/live_acceptance.json。

5.9 发射 CW 补偿与预留点复核

发射以 1790 MHz CW 和 4025G 输入端含当前线缆为参考面。在−40、−30、−20 dBm 观察点基础上采用+0.06 dB 命令补偿，并用未参与补偿估计的−25 dBm 点复核。目标保持−25.00 dBm，旧模型命令为−24.94 dBm。




图 27　补偿后独立−25 dBm 点的三次实际读数

表 35　TX 预留点的实际结果

项目	结果
目标功率	−25.00 dBm
三次读数	−25.01 / −25.01 / −25.00 dBm
均值	−25.006667 dBm
均值减目标	−0.006667 dB
三次读数极差	0.01 dB
结束状态	用户确认已停播

表 36　该次 4025G 参考设置

项目	配置
中心 / Span	1790 MHz / 50 kHz
RBW / VBW	1 kHz / 1 kHz
参考电平 / 衰减	0 dBm / 20 dB
前置放大 / Offset	关闭 / 0 dB

该点体现固定连接、1790 MHz 下的参考一致性。V17 的 CW model dBm/dBW 可设 1300～2300 MHz；其他频点沿用参考模型估算并显示 ESTIMATED，不代表已完成全带频响标定。4025G 模型范围仍为−40～−20 dBm，早期 FSVA 模型为−50～−10 dBm。一般调制的平均功率不直接套 CW 表。原读数见应用 resources/tx_cw_4025g_verification.json。

5.10 多波形参数与板端操作实物




图 28　原始界面照片　左 PSK，右 QAM 参数




图 29　原始界面照片　左 Pulse，右 LFM 参数






图 30　原始界面照片　左 Barker13，右波形类型选择

页面将波形类别、调制阶数、符号率、RRC 系数、脉宽、PRI 和带宽按类型组织，并保留生成、上传、播放和停止入口。这些照片展示实际界面和参数能力，便于把各类信号放在同一操作流程下比较。

5.11 调制频谱与分层结果归档




图 31　4025G 观察到的调制带状频谱

对应 16QAM 记录采用 1790 MHz、5 MSym/s、RRC 滚降 0.35 及 10 ms 长度；参考仪器中心 1790 MHz、Span 20 MHz、RBW/VBW 各 100 kHz、输入衰减 10 dB。照片显示实际调制带状频谱，数字参考则检查符号和成形结果，两类证据分别归档。

表 37　工程验收与版本身份

对象	已有完成记录
冻结硬件	narrow09，Routed 资源与时序报告
V15 拍摄基线	五项交互及完整断电后 Qt/鼠标/单次接收确认
V16 历史在线验收	0.10.2 在线部署、Power/Marker/连续接收及人工操作确认
V17 当前交付	0.11.0；CW 1300～2300 MHz 估算推广；队伍确认上板通过
源码恢复	全新目录恢复 Vivado、PetaLinux 配置导入、SDK 重编译
技能交付	结构、哈希、30 项行为回归和六个演练结果

V15 冷启动、V16 在线验收及 V17 队伍确认按版本分别保存。V17/0.11.0 在原功能基础上推广 CW 跨频功率估算；FPGA、驱动和接口沿用 narrow09 基线。旧性能与射频读数保留原条件，不改记为 V17 专门复测。当前源码和复现入口见根 README 及 board/releases/v17.json。

5.12 64QAM 矢量发射与外部解调实测

2026 年 10 月 25 日，平台使用 Python 生成 10 ms 复 IQ 记录，经 PS 上传、PL DDR4 循环播放和 RF-DAC 输出，在外部矢量信号分析仪上得到 64QAM 星座与误差表。该次实测展示了幅度与相位联合调制、射频输出及外部解调组成的完整矢量发射链路。




图 32　64QAM 射频解调星座与误差表

表 38　该次 64QAM 外部仪器实测读数

项目	设置或结果
载频 / 符号率 / 滚降	1.800 GHz / 5 MSym/s / 0.35
测量窗口	256 符号；星座呈 8×8 分布。
EVM 有效值 / 最大值	4.35% / 10.14%
频率误差 / Rho	109 Hz / 0.99805

这组照片与读数属于项目早期 Python 波形生成阶段；V16 及当前 V17 已将常用调制波形生成与仪器交互迁至本地 C++/Qt。图中射频星座用于展示平台的 64QAM 矢量发射能力，数字参考与板端操作结果分别见第 3.8、5.10 和 6.3 节。

5.13 脉冲包络射频实测

2026 年 10 月 25 日，平台在 Python 波形生成阶段完成脉冲 IQ 上传与 RF-DAC 播放，使用 4025K 在 1.8 GHz 中心观察射频包络。波形设定为 10 μs 脉宽、100 μs 重复周期，图中可见重复门控与脉冲间隔。




图 33　脉冲射频包络　4025K 零扫宽、200 μs 时间窗口

表 39　脉冲波形与外部仪器设置

项目	设定或观察
发射波形设定	脉宽 10 μs；PRI 100 μs；重复频率 10 kHz；占空比 10%。
文件与载频	10 ms IQ 记录；载频 1.800 GHz。
外部仪器	4025K；RBW/VBW 均 1 MHz；输入衰减 20 dB。
包络观察	200 μs 时间窗口内呈现重复脉冲；10 μs/100 μs 为波形设定，顶部单 Marker 时间为所在时刻。

证据：data/modulation/history_pulse_20261025/measurement.json 及原始照片。波形设定和当时操作确认共同支持脉冲矢量播放的技术记录；相关精选协作片段集中放在报告及专用协作记录中。

5.14 LFM 扫频射频实测

同日将平台输出切换为 20 MHz 带宽、10 ms 一轮的 LFM。外部仪器的最大保持频谱显示约 1.790～1.810 GHz 覆盖；进一步对仪器采集的 20 ms、112.5 万对 IQ 进行分析，核对扫频周期和频率随时间的变化。



图 34　LFM 射频最大保持频谱　中心 1.800 GHz、显示跨度 40 MHz

表 40　外部采集 IQ 的 LFM 分析结果

项目	实测分析结果
采集与分析窗口	20 ms；1,125,000 对 IQ；采样率 56.25 MS/s。
扫频带宽 / 周期	20.000003 MHz / 9.999995 ms
扫频斜率	-2.000001 MHz/ms，按导出 I+jQ 约定为下扫频。
完整扫频段线性拟合	R^2=0.999999949；分块平均频率拟合残差 RMS 约 1.281 kHz。

IQ 统计针对 20 ms 窗口中的一个完整扫频段，2048 样本分块估计并剔除回跳邻域。频谱照片与时间变化分析分别验证覆盖和扫频特征；数值见 data/modulation/history_lfm_20261025/measurement.json，属于早期发射链路实测。

第 6 章 大模型协作与技能提炼

6.1 以实测反馈组织协作

协作过程以需求约束、可检验假设、工具结果和人工操作反馈推进。大模型参与 RTL 与 C++实现、日志解释、参考验证和部署脚本整理；每轮判断都回到具体文件、寄存器状态、数值或用户观察。三个存档连续覆盖 0001～1111，共 703、190、218 条消息，再与 V15 进度文档和 V16 记录衔接，形成第 1 章的工程时间线。

依据三份连续聊天存档 0001～1111 及 V15 进度文档、V16 冻结记录合并；当前硬件沿用 narrow09。

真实提示词摘录　记录 0716，2026 年 10 月 29 日：

“请直接写上板的程序吧，我希望这个程序是单独运行在 zcu111 上的，由 ps 来完整管理整个仪器设备，脱离上位机单独运行的情况。咱们不是 PYNQ 环境，没有 Python，请用 C++ Qt”

这条输入明确了最终部署位置和软件栈。后续把波形生成与频谱测量迁到 C++、Qt 接入本地显示、驱动接管 DMA 与板级初始化；数字参考和开发电脑工具保留在验证阶段。

表 41　协作工作流及每轮产物

环节	输入	产物与验收
明确契约	需求、通道、工具、位宽、时钟	可实现的 PS/PL 划分与接口
形成假设	错误现象、日志和工程连接	可被下一实验验证或否证的原因
实施单项修改	定位到的代码或配置	独立文件、差异和回退点
检查结果	仿真、参考、寄存器或实板操作	数值、状态、图像和人工确认
纠错与冻结	失败分支及通过结果	保留原因、版本和复现入口

本项目采用交互式模型与工具协作，按任务调用编译、仿真、文件检查及板端操作。本章保留经确认公开的精选问答、角色和编号；另以 report/llm_collaboration.md 单独提交。Skill 目录仅保留工具、模板、技术案例总结及测试附件，不附聊天正文。

6.2 案例一 DMA 首次访问无响应

现象是 DMA 寄存器读取不返回，随后出现 RCU stall；GPIO 或 RFDC 可响应仍不足以确认另一条 AXI 通路已就绪。最初保留时钟的尝试没有消除故障，随后固件复位请求又被拒绝。模型根据两次反证重新检查 XSA 启动代码和复位连接，定位到 EMIO95 的 pl_resetn0。

表 42　真实回答与自我修正轨迹

记录	模型回答关键句与观察	由此推进的动作
0829 10 月 30 日 10:44	“DMA 读取仍未返回，说明仅保留时钟没有解决问题。”	检查 100 MHz 控制域与 300 MHz DDR 域的复位依赖

记录	模型回答关键句与观察	由此推进的动作
0833 10:56	“这次复位请求被固件接口拒绝了” 工程通过 EMIO95 输出 pl_resetn0	改用本工程实际复位链，先确认资源占用
0834 10:59	“CDMA 和 MM2S 状态寄存器都能正常读取”	保留控制时钟、正确复位后检查 DDR 与 RFDC
0835 11:03	“10 ms、48 MB……回读比较和 SHA256 校验”	先验收数据搬运，再进入播放
0836 11:07	“播放期间 DMA 持续供数，保护状态未报欠载”	1 s 播放/停止通过，停止后恢复数字静音

修正后的工程把依赖写入启动服务：持有控制时钟，处理本板复位链，等待 DDR 就绪，再使能收发。验证依次覆盖 MMIO 可访问、48 MB 回读一致与播放停止，各层采用独立判据。

提炼出的 M2 工作流要求一次实验区分一个假设，并记录失败分支。换板使用时需重新确认时钟、复位和 DDR 资源关系，EMIO95 只作为本项目证据保存。

技术证据：skill/fpga-evidence-workflow/references/evidence/中的 dma_register_diagnostic.txt、dma_after_reset.txt、dma_native_upload.txt 及 dma_native_play_stop.txt；案例总结见 references/casebook.md。逐字问答只见本章及专用协作记录。

6.3 案例二 RRC 相位与符号索引

模型最初完成了 ARM 上的 10 ms 数字波形生成，文件长度和幅度检查通过。随后独立匹配滤波检查发现 PSK/QAM 的成形方向与采样相位不一致；文件能够生成并不能替代对 DSP 输出的数学检查。

模型回答摘录　记录 0727，2026 年 10 月 29 日 21:45：

“补充的数字波形检查发现了 RRC 成形的索引问题：符号卷积方向与采样相位的符号不一致，会影响 PSK/QAM 质量。我已定位到代码，正在修正并重新验证。”

定位关系为：若符号项使用 symbols[pos−k]，则 n/T−(pos−k)=phase/T+k，滤波系数应按对应方向取值。修正后重新编译，在板上生成文件，并用独立接收端匹配滤波验证。记录 0728 于 22:03 反馈回归通过。

表 43　修正后的独立数字参考结果

对象	归一化误差	验证对象
8PSK	0.12036018%	ARM 生成的数字 IQ 与匹配滤波结果
64QAM	0.12064460%	ARM 生成的数字 IQ 与匹配滤波结果

数值来自 rrc_digital_numeric.json；它们是数字匹配滤波误差，RF 频谱实测另见第 5 章。

6.4 案例三 生成文件与上传对象的关联

记录 0838 中用户反馈：“完成后点 UPLOAD TO DDR4 并没有找到刚才生成的文件。”继续读取 System/Log，记录 0841 出现“Insufficient storage for a 10ms IQ record”。

据此把定位方向从上传列表转到生成任务和可写空间，随后使用/tmp 下成功生成的唯一文件，上传复用同一路径。

记录 0845 用户确认：“TX DDR round-trip and SHA256 passed; loaded, NOT playing.”这条闭环把按钮触发、文件成功写入、上传校验和实际播放区分开，最终形成容量预检查、任务状态反馈与成功文件直接关联的应用行为。

技术证据：skill/fpga-evidence-workflow/references/evidence/中的 rrc_correction.md、rrc_digital_numeric.json 及 rrc_arm_native_contract.json；文件生成与上传的技术总结见 references/casebook.md 案例 C04。精选协作记录另见 report/llm_collaboration.md。

6.5 从项目经验形成六项可复用工作流

技能包以八个真实案例为起点，提取重复出现的判断问题：数据预算是否按同一对象计算，初始化依赖是否完整，参考是否独立，标定是否保留上下文，比较是否采用一致条件，冻结身份是否可追踪。每项先形成可填模板，再实现检查器和正确、错误样例，最后用行为测试验证预期输出。

表 44　观察到的失败如何转为技能

工作流	来自的观察或失败	可直接复用的产物
M1 信号链契约	把 150 MS/s 与 DMA/显示率混为一谈	project_contract 模板；rate-budget
M2 初始化与故障定位	DMA 无响应；光标可见但不动；存储不足	分层排查顺序、实验计划与停止判据
M3 独立黄金参考	RRC 文件生成正常但索引错误	compare-numeric；参考与结果身份记录
M4 标定上下文	单位切换无法建立功率参考	power-check；预留点与参考面模板
M5 优化证据	工具/器件相同而功能配置有变化	compare-reports；配置与时序上下文
M6 冻结与复现	新版容易沿用旧版的验收描述	verify-manifest；release_receipt 与构建回执

六组提示词分别服务这些工作流，四类模板承接接口契约、实验计划、决策记录和发布回执；五类校验包含预算、数值、功率、报告比较与清单验证。技能包保留来源索引，使一般规则能够回到当时的失败和修正。

提炼后的提示词示例　以下是可填模板的用法概述：

输入板卡、工具版本、时钟复位图、日志和一次可复现实验，要求模型先列观察事实，再提出可证伪假设；每次仅改变一项条件，写出成功判据、失败分支和下一步。输出应指向具体文件或状态，并把尚未验证的判断留在实验计划中。

模板与真实问答分开保存：提示词模板在 assets/templates/prompt_pack.md，技术日志及验证附件在 references/evidence。

6.6 用正确样例和错误分支验证技能

技能目录含入口 SKILL.md、流程说明、证据、演练数据、模板与脚本，另有 validation 保存实际回归。自检共 30 项，六个命令行演练同时覆盖通过与应拒绝的输入；正确识别错误比较或场景不匹配，也是检查器通过测试的条件。

表 45　六个演练的预期与实际输出

演练	预期输出	已有输出
速率与完整谱包预算	PASS	PASS
RTL 负载数值精确比较	PASS	PASS
合成单 bit 故障注入	FAIL	FAIL
真实−25 dBm 预留点复核	PASS	PASS
1300 MHz 请求套用 1790 MHz 模型	拒绝比较	拒绝比较
实际旧新资源的严格等功能比较	拒绝比较	拒绝比较

拒绝比较对应工具状态 NOT_COMPARABLE。30 项为离线行为测试；六演练见 skill/validation/summary.json，故障注入为合成样例。

6.7 迁移时需要替换的契约

技能工具在开发电脑离线运行，Python 3.10 以上且只依赖标准库。换一个 FPGA 信号处理题目时，先填入自己的器件、工具、位宽/打包、时钟复位、内存、数据格式和测量参考面；脚本解析确定的数据，模型按工作流补充工程判断。

表 46　复用范围与检查边界

可迁移的方法	必须随项目重填的内容
速率和容量推导	实际容器位宽、并行度、包头与显示率
独立参考与错误注入	参考来源、数值域、容差和文件身份
功率检查	频率、线缆、参考面、模型范围与预留点
资源及版本核对	功能配置、约束、实现阶段和验收版本

该技能包面向通用工程判断和离线验证，硬件地址、GPIO、寄存器及本次功率系数依本工程保存。既有验证由项目案例和离线行为回归组成，使用者可按第 7 章在自己的构建与板卡上建立新回执。

离线复用入口　在 skill 目录执行：

```
python fpga-evidence-workflow/scripts/self_test.py --work-root ./test_workspace
python fpga-evidence-workflow/scripts/run_demo.py --output-dir ./demo_results
```

第 7 章 工程交付与从零复现

7.1 交付入口与依赖

当前交付为 V17/0.11.0，硬件沿用 narrow09。源码包包含 src、sim、build、board、data、docs、skill 和 report；历史测量保留原版本，报告与精选协作记录位于 report。

表 47 复现前准备

项目	要求或准备动作
硬件	ZCU111、XM500、microSD、电源、DP 显示器、USB 鼠标、串口；RF 连接按对应实验准备
开发主机	Linux Ubuntu 22.04 用于 PetaLinux；Vivado 可用 Windows 或 Linux
AMD 工具	Vivado/Vitis/PetaLinux 2025.2；RFSoC 器件支持、有效许可；ZCU111 board part 1.4
软件依赖	Qt 5.15.13 与 GCC 13.4 SDK；Python 3.10+、NumPy；CMake、dtc 等随构建环境准备
同轮产物	新 BIT/XSA、SDT、内核、模块、BOOT.BIN 及运行包保持匹配

本包为源码交付，厂商工具/IP、SDK、BIT/XSA 和启动二进制按下列步骤生成。应用采用 MIT，内核驱动按 GPL-2.0-only 及各文件声明分发，第三方许可见 THIRD_PARTY_NOTICES.md。公开仓库：https://github.com/Leonaaaa668/zcu111-signal-instrument。

本章命令对应 V17/0.11.0；V16 实测与 11 项 CTest 为历史记录，当前 Linux/Qt 配置为 12 项。V17 上板通过由队伍确认；新构建按本轮产物验收。

7.2 解压与完整性检查

将包解压到短纯英文路径。下列 Linux 示例统一使用/opt/work/zcu111_v17，Windows 硬件示例使用 C:/fpga；实际路径可替换，但新输出目录应为空或尚不存在。进入解压根目录后执行：

```
cd /opt/work/zcu111_v17
python3 build/check_submission.py
python3 -m pip install -r sim/python/requirements.txt
python3 -m unittest discover -s sim/python -p 'test_*.py'
```

判据：V17 版本、目录、源码基线差异与关键技术记录检查通过；Python 参考测试 20 项通过。verify_manifest.py 只供使用者显式提供--manifest 时运行；本包未附该可选清单。检查不替代硬件或 RF 验收。

7.3 从自写 RTL 恢复并实现硬件

在加载 Vivado 2025.2 环境的终端，以源包根目录为当前目录执行。create_project 恢复 BD、wrapper、地址和参数，并校验契约；它是查看实际完整工程的入口。

```
vivado -mode batch -source build/fpga/create_project.tcl \
  -tclargs /opt/work/v17_hw_new
```

预期产物为 v17_hw_new/zcu111_v16.xpr。检查器件 xczu28dr-ffvg1517-2-e、ADC3、DAC Tile1/DAC0、DDR4、DMA 和 FFT 连接。源包包含 18 个自写 Verilog/头文件、BD

Tcl、约束、系数与时钟寄存器表；AMD IP 内部实现由对应工具生成。XPR 名 zcu111_v16 沿用硬件基线命名，应用版本为 V17。

运行六项 RTL 控制与快照测试，Windows PowerShell 示例：

```
powershell -NoProfile -ExecutionPolicy Bypass -File `
  .\sim\run_rtl_tests.ps1 `
  -VivadoBin "D:/Vivado/2025.2/Vivado/bin" `
  -OutputDir "C:/fpga/v17_rtl_test_new"
```

判据：IQ 拆分、TX 静音/欠载、质量/背压、前端控制、双 bank 快照和结果控制六项通过。完整 FFT 历史模型结果在 sim/results/fft 中对照。

需要生成新的 BIT 和 XSA 时执行：

```
vivado -mode batch -source build/fpga/build_bitstream.tcl \
  -tclargs /opt/work/v17_hw_new/zcu111_v16.xpr \
  /opt/work/v17_exports
```

表 48　新硬件的输出与检查

输出	检查点
fpga.bit / system.xsa / LTX	来自同一工程、同轮实现
timing_summary.rpt	setup、hold、pulse 及相关检查通过
utilization / route_status	资源统计、布线完整性
drc / cdc	按实际新实现审查设计与跨域报告

重新布线以自己的新报告为验收依据。原包保存的+0.140 ns 属于冻结 narrow09；本次源码整理已验证全新工程恢复，完整重跑由本节入口执行。

7.4 恢复 PetaLinux 并生成镜像和 SDK

在 Linux 编译机加载 PetaLinux 2025.2 settings.sh。流程采用该版本的工程配置、构建与 SDK 入口[17]。先在源包根目录执行配置恢复：

```
source /opt/petalinux/2025.2/settings.sh
cd /opt/work/zcu111_v17
bash build/linux/prepare_petalinux.sh /opt/work/v17_plnx
```

脚本先导入冻结 SDT 和已捕获的 project-spec 配置。若本次使用 7.3 节新构建硬件，再用 2025.2 SDTGen 从新 XSA 生成匹配 SDT 并覆盖导入；标准命令由 AMD SDTGen 文档提供[18]：

```
sdtgen -xsa /opt/work/v17_exports/system.xsa \
  -dir /opt/work/v17_sdt -board_dts zcu111-reva
cd /opt/work/v17_plnx
petalinux-config --get-hw-description /opt/work/v17_sdt \
  --silentconfig
```

在自己项目中设置用户与密码，按网络修改 meta-user 内静态 IPv4。需要 root 口令时，用 openssl passwd -6 交互生成自己的哈希，写入本地 build/conf/local.conf 的 INSTRUMENT_ROOT_PASSWORD_HASH 变量；凭据不进入源码归档。核对 OF_CONFIGFS、UIO、Xilinx DMA、CMA、USB、DRM/DP 及 Qt/Wayland 配置。

```
petalinux-build
petalinux-build --sdk
petalinux-package sysroot
```

安装生成的 SDK 安装器，记录实际 environment-setup 文件位置。随后在同一项目目录打包启动镜像：

```
petalinux-package boot --u-boot \
  --fpga /opt/work/v17_exports/fpga.bit --force
```

表 49　镜像构建的验收点

对象	检查
image.ub / BOOT.BIN	同轮 FSBL、PMU 固件、ATF、U-Boot、BIT 与 Linux
boot.scr	优先使用同轮 PetaLinux 输出
SDK / 内核准备目录	保存环境入口、.config、Module.symvers 和版本
设备树	保留有序初始化前 DMA disabled 的配置

配置导入的已有日志在 report/validation/petalinux_import.log；本节完整镜像构建后，按 7.7 节记录新镜像的板测回执。

7.5 编译应用驱动与 RFDC 程序

回到源包根目录，指定刚安装的 SDK、已构建 PetaLinux 项目和 Linux 内核准备目录。下列 environment-setup 及内核路径应替换成自己的实际输出：

```
cd /opt/work/zcu111_v17
export SDK_ENV=/opt/sdk/environment-setup-cortexa72-cortexa53-amd-linux
export PLNX_PROJECT=/opt/work/v17_plnx
find "$PLNX_PROJECT/build/tmp/work" -name Module.symvers
export KERNEL_BUILD=/opt/work/path_to_prepared_linux
bash build/linux/build_all.sh /opt/work/v17_sw_new
```

KERNEL_BUILD 选择内核本身含.config 和 Module.symvers 的准备目录。构建入口编译 Qt、命令行工具、两个内核模块、四个 RFDC/控制辅助程序与设备树 overlay，并运行 12 项 CTest（Linux＋Qt 配置）。librfdc、libmetal 和 sysfsutils 来自该 PetaLinux 工程的 recipe；存在多个版本目录时显式设置 RF_USR、LIBMETAL_USR、SYSFS_USR。

```
V17_LINUX_SOURCES_REBUILD_PASS
```

出现上述结果且本次 Linux/Qt 配置的 12 项 CTest 通过后，核对 zcu111_instrument_qt5_20261103_17 目录中的 usr/bin、modules、overlays、release.json 及运行脚本；驱动须匹配目标内核。

7.6 生成本次运行包与启动入口

```
python3 build/make_sd_runtime.py \
  --runtime /opt/work/v17_sw_new/zcu111_instrument_qt5_20261103_17 \
  --boot-bin /opt/work/v17_plnx/images/linux/BOOT.BIN \
  --output /opt/work/v17_sd_new
```

生成器为本次运行 tar.gz 和 BOOT.BIN 计算哈希并写入新的 start_v17.sh。将这两项连同匹配的 BOOT.BIN、image.ub、boot.scr 复制至 SD 第一 FAT 分区。若需从已知 FIT 内嵌 ramdisk 启动脚本重新生成 boot.scr，可在源包根目录执行：

```
mkimage -A arm64 -O linux -T script -C none \
  -n zcu111_sd_fit_boot -d build/linux/boot.cmd boot.scr
```

先连接电源、串口、DP 与 USB，按 ZCU111 SD 启动方式上电并登录。在 root 串口执行本次生成的启动入口：

```
sh /run/media/mmcblk0p1/start_v17.sh
```

预期有序初始化后出现 Qt 界面并保持停播。board/reference/start_v16.sh 只供核查原冻结流程；新构建必须使用生成器产出的 start_v17.sh 及本轮哈希。

7.7 从启动到最小功能验收

表 50　新构建的执行与成功判据

顺序	操作	应记录的结果
1	核对 BOOT、内核、模块、SDT 与运行包	文件哈希、uname 版本、启动日志
2	启动 Qt 并移动/点击鼠标	主页面出现，输入与参数编辑正常
3	停播下 Run Single	完整新谱帧，FFT/中心/配置对应
4	Run Cont.后 RX STOP	结果连续更新，停止后可再次单次采集
5	生成 CW 并上传 DDR4	48 MB 记录、回读与 SHA256 通过，保持已装载
6	按实验接线显式 RF PLAY	外部参考或接收端观察到对应信号
7	RF STOP 并再次观察	停播状态与频谱响应一致
8	扫描端点、Marker 与 CW 模型	保存输入条件、原包、读数和回执
9	完整断电后重复启动验收	新版本自己的冷启动记录

每个新构建均生成独立回执，记录软件版本、硬件报告、镜像/运行包哈希和测量条件。关机前执行 RX STOP、RF STOP 并关闭外部源输出，退出 Qt 后 sync 与 poweroff。

7.8 关键证据的定位方式

表 51　报告结果与交付证据索引

报告内容	交付包 / 补证快照相对路径
资源与时序	build/reports/fpga/；原始前后 rpt 随附件
数字与软件回归	sim/results/，含 fft/narrow09_*_numeric.json；report/validation/
V16 在线板测	report/validation/v16_20261101/
RX/TX 模型与读数	data/calibration/，含 rx_live/live_acceptance.json；应用 resources/*cw*.json
扫描与协作案例	skill/fpga-evidence-workflow/references/evidence/
技能回归和演练	skill/validation/
源文件与第三方许可	build/check_submission.py；LICENSE；THIRD_PARTY_NOTICES.md
构建验证、当前版本与协作记录	board/releases/v17.json；docs/v17_release.md；report/llm_collaboration.md；历史 V16 回执见 board/reference/
脉冲 / LFM / 64QAM 实测	data/modulation/history_pulse_20261025 、 history_lfm_20261025 、 history_qam64_20261025

复现者按“源码恢复—新硬件报告—Linux 构建—软件回归—数据搬运—RF 测量”的顺序确认结果，所有新产物以自己的版本和回执归档。新增 FFT、rx_live 及 history_*记录按表 51 所列仓库相对路径读取。

第 8 章 总结

作品完成了以 ZCU111 为核心的信号发生、频谱处理与本地操作平台：接收主链路 150 MS/s、三档 FFT 与完整帧交付，发射 10 ms 波形与 DDR4 循环播放，PS 完成参数、平均、扫描和测量。真实 CW 输出、回环、端点与功率参考使界面、算法和物理信号相互对应；资源优化和时序通过使主链路达到可冻结交付状态。

8.1 可扩展之处

现有中频矢量输出可后接可调变频模块，通过本振、混频、选带滤波和增益控制，将 1.3～2.3 GHz 信号搬移至其他目标频段，扩展为更宽频率覆盖的矢量信号源。覆盖范围由本振调谐范围、混频方案和器件通带共同确定；扩展链路统一纳入频率控制、镜像抑制与功率标定。教学上可增加 QAM/PSK、脉冲和 LFM 实验预设，结合回环、FFT、平均及 Marker 形成可重复步骤，并复用原始谱包开展离线重算和结果讨论。

8.2 心得体会

完整仪器的关键在于让每一层都能给出可核查的结果。开始时数字 IQ、FFT 和 BRAM 验证解决了算法与缓存问题；引入 RFDC、DDR4 和 Linux 后，时钟、复位、驱动所有权和启动顺序成为同样重要的设计内容。DMA 故障的修正表明，必须把一次无响应拆成可观察的依赖条件，失败实验也能缩小问题范围。

RRC 纠错进一步说明，生成文件和数字正确性需要不同的判据。独立匹配滤波能发现发送端自检未暴露的索引问题；功率模型的预留点又把拟合效果与独立检查分开。参数、原始数据、模型和参考面一起保存，读数才有明确含义。

从开发程序走向板端仪器，还需要处理显示、鼠标、文件空间、连续接收与用户反馈。把高速流水线留在 PL，把变化较多的测量和交互留在 PS，使这些环节能分别优化。最后以版本清单、构建脚本和分层回执收束，把开发中的判断转化为他人能够执行的工程步骤；技能包则把一次项目里的失败和修正整理成可迁移的检查方法。

参考文献

[1] NORTHCOTE D, MCLAUGHLIN L, CROCKETT L H, et al. Capture and Visualisation of Radio Signals with an Open Source, Single Chip Spectrum Analyser[C]//2021 31st International Conference on Field-Programmable Logic and Applications. IEEE, 2021. DOI: 10.1109/FPL53798.2021.00078. 作者接受稿.

[2] STEFANAZZI L, TREPTOW K, WILCER N, et al. The QICK (Quantum Instrumentation Control Kit): Readout and control for qubits and detectors[J]. Review of Scientific Instruments, 2022, 93(4): 044709. DOI: 10.1063/5.0076249. 作者预印本.

[3] ROHDE & SCHWARZ. R&S FSV3000 Signal and spectrum analyzer[EB/OL]. [2026-11-02]. 官方产品资料.

[4] ROHDE & SCHWARZ. R&S SMBV100B vector signal generator[EB/OL]. [2026-11-02]. 官方产品资料.

[5] AMD. ZCU111 Evaluation Board User Guide UG1271 Version 1.4[EB/OL]. 2023-04-28[2026-11-02]. 官方文档.

[6] AMD. Zynq UltraScale+ RFSoC RF Data Converter LogiCORE IP Product Guide PG269 Version 2.6[EB/OL]. 2025-05-29[2026-11-02]. 官方文档.

[7] CROCHIERE R E, RABINER L R. Optimum FIR digital filter implementations for decimation, interpolation, and narrow-band filtering[J]. IEEE Transactions on Acoustics, Speech, and Signal Processing, 1975, 23(5): 444-456. DOI: 10.1109/TASSP.1975.1162719. 作者公开原文.

[8] COOLEY J W, TUKEY J W. An algorithm for the machine calculation of complex Fourier series[J]. Mathematics of Computation, 1965, 19(90): 297-301. DOI: 10.1090/S0025-5718-1965-0178586-1. 原论文扫描本.

[9] AMD. Fast Fourier Transform LogiCORE IP Product Guide PG109 Version 9.1[EB/OL]. [2026-11-02]. 官方文档.

[10] HARRIS F J. On the use of windows for harmonic analysis with the discrete Fourier transform[J]. Proceedings of the IEEE, 1978, 66(1): 51-83. DOI: 10.1109/PROC.1978.10837. 原论文扫描本.

[11] AMD. AXI DMA LogiCORE IP Product Guide PG021 Version 7.1[EB/OL]. 2025-06-24[2026-11-02]. 官方文档.

[12] AMD. AXI Central Direct Memory Access LogiCORE IP Product Guide PG034 Version 4.1[EB/OL]. 2025-07-11[2026-11-02]. 官方文档.

[13] AMD. UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP Product Guide PG150 Version 1.4[EB/OL]. [2026-11-02]. 官方文档.

[14] THE QT COMPANY. Threads and QObjects Qt 5.15[EB/OL]. [2026-11-02]. 官方文档.

[15] WELCH P D. The use of fast Fourier transform for the estimation of power spectra: A method based on time averaging over short, modified periodograms[J]. IEEE Transactions on Audio and Electroacoustics, 1967, 15(2): 70-73. DOI: 10.1109/TAU.1967.1161901. 作者所属研究机构的原始出版记录与摘要.

[16] AMD. Vivado Design Suite User Guide Implementation UG904 Version 2025.2[EB/OL]. 2025-11-20[2026-11-02]. 官方文档.

[17] AMD. PetaLinux Tools Documentation Reference Guide UG1144 Version 2025.2[EB/OL]. 2025-11-20[2026-11-02]. 对应版本配置与构建章节.

[18] AMD. System Device Tree Generator xlnx_rel_v2025.2[EB/OL]. [2026-11-02]. 官方源码与使用说明.