SENAI SSP · 2026 · TÉCNICO EM ELETRÔNICA

Unidade Curricular: Eletrônica de Potência · Avaliação Prática (10 pontos)

Fonte Chaveada Flyback 12 V / 1 A: operação bivolt automática com malha de realimentação

Aluno: Leonardo Fossati de Souza Nunes
Simulador: Falstad Circuit Simulator (falstad.com/circuit)
Data: 12/11/2026 · **Prazo de entrega:** 16/11/2026

1. Objetivos da prática

- Compreender os estágios completos de uma fonte chaveada comercial: retificação de entrada, filtragem de barramento, chaveamento isolado, retificação de saída e regulação.
- Analisar o funcionamento do transformador de alta frequência acoplado em modo *Flyback*.
- Testar a fonte nas redes de 127 V e 220 V (operação bivolt automática).
- Verificar o papel da malha de realimentação para manter os 12 V DC estáveis sob variação de entrada e de carga.

2. Parâmetros de projeto

Grandeza	Valor de projeto
Tensão de entrada (V_{in})	127 V_{RMS} (pico 180 V) ou 220 V_{RMS} (pico 311 V), 60 Hz
Tensão no barramento DC	≈ 178 V (rede 127 V) ou ≈ 309 V (rede 220 V)
Tensão de saída (V_{out})	12 V DC, carga de 12 Ω → 1 A / 12 W
Frequência de chaveamento	20 kHz (T = 50 µs)
Transformador	$L_{primário}$ = 1 mH · relação 0,1 (10:1 abaixadora) · acoplamento 0,99 · **pontos invertidos**

O barramento DC é a tensão de pico da rede menos as duas quedas de diodo da ponte em série: 180 − 2×0,7 = **178,6 V** e 311 − 1,4 = **309,6 V**. O conversor opera em **modo de condução descontínua** (DCM), em que a energia transferida por ciclo vale $E = ½ \cdot L_p \cdot I_{pico}^2$, e a potência de saída é:

$$\mathbf{P_{out} = ½ \cdot L_p \cdot I_{pico}^2 \cdot f_s \quad com \quad I_{pico} = V_{barramento} \cdot D \cdot T / L_p}$$

Combinando as duas expressões, para uma potência de saída constante o produto $\mathbf{V_{barramento} \cdot D}$ **permanece constante**. É exatamente esse o mecanismo do bivolt automático: se a tensão da rede sobe, a malha de realimentação precisa reduzir a razão cíclica na mesma proporção — previsão que será verificada experimentalmente na seção 6.

3. Montagem no Falstad

3.1 Etapa 1 — Estágio de entrada (retificação e filtro DC)

Componente	Caminho no menu Draw	Configuração
Fonte AC (rede)	Inputs and Sources > Add A/C Voltage Source (2-terminal)	60 Hz · Max Voltage 180 V (ou 311 V)
Ponte retificadora	4 diodos (d) em dois ramos	Modelo padrão. Os dois nós centrais recebem a rede; os extremos formam o barramento + e −
Capacitor de barramento	Passive Components > Add Capacitor	47 µF, entre + e − da ponte
Referência do primário	Inputs and Sources > Add Ground	No terminal negativo do capacitor de barramento

A ponte foi desenhada como **dois ramos verticais de dois diodos** com a fonte AC ligada entre os pontos médios. É eletricamente idêntica ao símbolo em losango e evita cruzamentos de fios, deixando os barramentos + e − como trilhos horizontais limpos.

3.2 Etapa 2 — Transformador flyback e chaveamento

Componente	Caminho no menu Draw	Configuração
Transformador	Passive Components > Add Transformer	Primary Inductance 1 mH · Ratio 0,1 · Coupling 0,99 · polaridade invertida
MOSFET chaveador	Active Components > Add MOSFET (N-Channel)	Dreno no terminal inferior do primário · Source no terra do primário
Snubber	Resistor + capacitor em série	10 kΩ + 10 nF, em paralelo com o primário

A polaridade é o que define o modo flyback. Com os pontos invertidos, durante a condução do MOSFET a tensão induzida no secundário tem polaridade que **bloqueia** o diodo de saída: a energia fica armazenada no entreferro do transformador em vez de atravessar para a carga. Só quando a chave abre é que a polaridade se inverte, o diodo conduz e a energia é entregue. Um transformador flyback é, a rigor, um **indutor acoplado**, não um transformador convencional.

A tensão refletida do secundário para o primário durante o bloqueio vale $V_{out}/n = 12/0{,}1 =$ **120 V**. Somada ao barramento, o MOSFET precisa suportar cerca de **298 V** na rede 127 V e **430 V** na rede 220 V — por isso o snubber RC é obrigatório: ele absorve o pico adicional gerado pela indutância de dispersão (o acoplamento é 0,99, não 1).

3.3 Etapa 3 — Estágio secundário (saída 12 V DC)

Componente	Caminho no menu Draw	Configuração
Diodo rápido	Passive Components > Add Diode	Anodo no terminal superior do secundário, catodo para a carga
Capacitor de saída	Passive Components > Add Capacitor	470 µF, entre o catodo do diodo e o terminal inferior do secundário
Terra do secundário	Inputs and Sources > Add Ground	No terminal inferior do secundário
Carga	Passive Components > Add Resistor	12 Ω (1 A nominal) · 120 Ω no ensaio de carga leve

3.4 Etapa 4 — Controle e malha de realimentação

Componente	Caminho no menu Draw	Configuração
Gerador de rampa	Inputs and Sources > Add Voltage Source	Waveform **Sawtooth** · 20 kHz · Max Voltage 5 V (rampa de −5 V a +5 V) · negativo no terra
Divisor de amostragem	Dois resistores de 10 kΩ	Na saída de 12 V, fornecendo 6 V
Amplificador de erro	Active Components > Add Op-Amp	Divisor (6 V) na entrada inversora · referência DC de 6 V na não-inversora
Referência	Add Voltage Source (DC)	6 V fixos
Comparador PWM	Segundo Op-Amp	Sinal de erro na não-inversora · rampa de 20 kHz na inversora
Acoplamento ao gate	Resistor	100 Ω entre a saída do comparador e o Gate do MOSFET

Na fonte real esse sinal cruzaria a barreira de isolação por um **optoacoplador** (tipicamente 4N25 + TL431); no simulador, a ligação direta entre o terra do secundário e o do primário representa o acoplador ideal. Para facilitar a leitura, os nós do **Gate** e do **sinal de erro** foram identificados com rótulos (*labeled nodes*) e levados a osciloscópios próprios.

4. Nota metodológica: dois ajustes na malha de controle

Montado estritamente com os valores de fábrica do simulador, o circuito **não regula**. A investigação identificou que o problema está inteiramente na malha de controle — e que as duas correções necessárias são funções presentes em qualquer CI controlador de fonte chaveada. Estão documentadas aqui porque alteram parâmetros que o roteiro não especifica. **Todos os componentes e valores do roteiro foram mantidos**, MOSFET incluído.

4.1 O amplificador de erro satura fora da faixa da rampa

Um amp-op sem rede de realimentação é um **comparador**, não um amplificador de erro: com ganho de 10^5 sua saída vai imediatamente a ±15 V. Como a rampa de comparação vai apenas de −5 V a +5 V, um erro de +15 V deixa o comparador PWM **permanentemente em nível alto** — razão cíclica de 100 %.

E aqui está a armadilha específica do flyback: **com 100 % de razão cíclica a chave nunca abre, o diodo de saída nunca conduz e a fonte não entrega absolutamente nada**. A saída

fica em zero, o erro continua saturado e o circuito trava nesse estado. O Experimento 4 (seção 6.5) comprova: saída de **22,8 nV** — zero, para todos os efeitos — com o sinal de erro parado em +15,0 V.

Correção: limitar a excursão de saída do amplificador de erro para a faixa **0 a −5 V** (campo *Output Range* do amp-op). Isso mantém o erro dentro da janela da rampa e, de quebra, implementa o **limite de razão cíclica máxima de 50 %** — recurso obrigatório em todo CI controlador de flyback real, justamente para impedir a saturação do núcleo.

4.2 Sem rede de compensação, o controle deixa de ser PWM

Com a excursão limitada, a fonte **já regula**: o ensaio sem o capacitor de compensação entregou **12,046 V** na carga. O problema é outro. O ganho de 10^5 amplifica a própria ondulação da saída, e o amplificador de erro passa a **saltar entre os dois limites** da sua faixa em vez de repousar num ponto de operação. O osciloscópio do sinal de erro mostra uma onda quadrada entre 0 V e −5 V (valor médio −2,769 V), e o do gate mostra pulsos de largura visivelmente irregular, variando de um ciclo para o outro.

O controle deixa de ser modulação por largura de pulso e vira um **liga-desliga** (controle histerético). A tensão média continua correta, mas a razão cíclica deixa de ter valor definido — justamente a grandeza que o roteiro pede para observar nos Experimentos 2 e 3.

A correção é um **capacitor de 100 nF entre a saída e a entrada inversora** do amplificador de erro, transformando-o em integrador — a compensação tipo I, a mais simples das redes usadas em fontes reais. Com ela o sinal de erro repousa num valor fixo e os pulsos ficam uniformes e mensuráveis:

Configuração (127 V, carga nominal)	Tensão de saída	Ondulação	Sinal de erro	Razão cíclica
Sem compensação	12,046 V	**291 mV**	Onda quadrada entre 0 e −5 V (média −2,769 V)	**Irregular**, pulso a pulso
Com compensação (100 nF)	11,990 V	633 mV	**−3,751 V estável**	**16 % uniforme**




***Figura 1** — Fonte **sem** o capacitor de compensação, em 127 V. Repare no osciloscópio da direita: o sinal de ERRO é uma onda quadrada que bate alternadamente nos dois limites da faixa, e no osciloscópio do GATE os pulsos têm larguras claramente diferentes entre si. A tensão de saída (12,046 V) continua correta — o que se perde é a modulação propriamente dita.*

Uma observação contraintuitiva, mas coerente. A ondulação medida **sem** compensação foi *menor* (291 mV contra 633 mV). Isso não é um erro de medição: é uma característica conhecida do controle histerético, que reage à saída imediatamente, sem o atraso introduzido pelo integrador, e por isso costuma apresentar resposta transitória superior à do controle linear. O preço é a **frequência de chaveamento variável** — que inviabiliza o projeto do filtro de EMI e do transformador, e por isso praticamente nenhuma fonte comercial a adota. Entre uma ondulação 340 mV menor e um chaveamento de frequência previsível, o projeto fica com o segundo.

4.3 Verificação do MOSFET (mantido nos valores de fábrica)

Antes de fechar a montagem, a chave foi verificada contra a corrente que o conversor realmente exige. O MOSFET padrão do Falstad (V_{th} = 1,5 V, β = 0,02 A/V²), acionado com os 15 V de saída do comparador, apresenta:

Parâmetro	Cálculo	Valor
Resistência de condução $R_{DS(on)}$	$1 / [\beta \cdot (V_{GS} - V_{th})] = 1 / (0{,}02 \times 13{,}5)$	3,70 Ω
Corrente de saturação $I_{D(sat)}$	$(\beta/2) \cdot (V_{GS} - V_{th})^2 = 0{,}01 \times 13{,}5^2$	**1,82 A**
Corrente de pico exigida no primário	$\sqrt{(2 \cdot P_{out} / (L_p \cdot f_s))} = \sqrt{(2 \times 12 / (10^{-3} \times 2 \times 10^4))}$	**1,10 A**
Perda por condução	$I_{rms}^2 \cdot R_{DS(on)}$, com $I_{rms} = I_{pico} \cdot \sqrt{(D/3)}$ = 0,254 A	0,24 W (2 % de P_{out})

A corrente de pico fica **abaixo** da saturação, com margem de 1,65 vez, e a perda de condução é aceitável. O MOSFET foi portanto **mantido nos valores de fábrica**, e a simulação confirmou que a fonte regula normalmente com ele. A única ressalva é a ondulação de saída: substituindo-o por

um MOSFET de potência realista (β = 5 A/V², $R_{DS(on)}$ ≈ 24 mΩ, equivalente a um IRFZ44N), a ondulação cai 41 % — medição apresentada na seção 6.6.

Vale observar que durante a partida, quando a malha trabalha no limite de 50 % de razão cíclica, a corrente exigida chegaria a $V_{barramento}·D·T/L_p$ = 4,45 A, acima da saturação. O MOSFET entra em saturação e limita a corrente — comportamento equivalente ao da **proteção de corrente de pico** que os CIs controladores reais implementam ciclo a ciclo.

5. Etapas de operação (tabela verdade do chaveamento)




***Figura 2** — Fonte completa operando em 127 V AC. Da esquerda para a direita: rede, ponte retificadora, capacitor de barramento de 47 µF, snubber, transformador flyback, MOSFET, retificação de saída, carga de 12 Ω e a malha de realimentação (divisor, amplificador de erro com o capacitor de compensação de 100 nF, referência de 6 V, rampa de 20 kHz e comparador PWM). Osciloscópios: barramento DC, saída, GATE e sinal de ERRO.*

Etapa	PWM no gate	MOSFET	Diodo do secundário	Transformador	Capacitor de saída	Carga alimentada por
1 — Acumulação (duração D·T)	Nível alto (+15 V)	**Conduz**	**Bloqueado** (polaridade invertida)	Corrente no primário **cresce** linearmente; energia armazenada no entreferro	**Descarrega**	Somente o capacitor
2 — Transferência (duração t_{desmag})	Nível baixo (−15 V)	**Bloqueado**	**Conduz**	Campo colapsa; a energia sai pelo secundário e a corrente **decresce** até zero	**Recarrega**	Secundário + capacitor
3 — Tempo morto (resto do período)	Nível baixo	Bloqueado	Bloqueado	Energia esgotada: i_P = i_S = 0 (modo descontínuo)	Descarrega	Somente o capacitor

6. Procedimento experimental e medições

6.1 Experimento 1 — Operação em 127 V AC

Fonte AC com Max Voltage = 180 V, carga de 12 Ω. O barramento estabilizou em **178,665 V**, exatamente o previsto (180 V de pico menos as duas quedas de diodo). A saída estabilizou em **11,990 V**, com o sinal de erro parado em −3,751 V e razão cíclica de **16 %**.

6.2 Experimento 2 — Teste bivolt automático (220 V AC)




***Figura 3** — Mesma fonte com a entrada alterada para 311 V de pico (220 V_{RMS}). O barramento subiu para **309,661 V**, mas a saída permaneceu em **11,962 V**: a malha estreitou os pulsos de 16 % para **10 %** e o sinal de erro desceu de −3,751 V para −4,308 V. Compare a largura dos pulsos do osciloscópio GATE com a da Figura 2.*

6.3 Tabela de resultados (tabela do item 4 do roteiro)

Tensão da rede (RMS)	Tensão de pico no Falstad	Tensão no barramento DC	Largura de pulso (observação)	Sinal de erro	Tensão de saída medida
127 V AC	180 V	**178,665 V** (previsto ~178 V)	Razão cíclica **16 %** — pulsos de ≈ 8 µs em 50 µs	−3,751 V	**11,990 V** (ondulação 633 mV)
220 V AC	311 V	**309,661 V** (previsto ~309 V)	Razão cíclica **10 %** — pulsos **estreitaram** para ≈ 5 µs	−4,308 V	**11,962 V** (ondulação 370 mV)

Verificando a previsão teórica da seção 2 (produto $V_{barramento}$·D constante): em 127 V temos 172 × 0,16 = 27,5 e em 220 V temos 300 × 0,10 = 30,0 — uma diferença de apenas 9 %, consistente com o pequeno aumento de perdas de comutação na tensão mais alta. A fonte entrega **999 mA / 11,98 W** em ambas as redes.

6.4 Experimento 3 — Teste de variação de carga




***Figura 4** — Entrada mantida em 220 V e carga alterada de 12 Ω (1 A) para 120 Ω (100 mA). A saída ficou em **11,919 V** e a ondulação caiu de 370 mV para **239 mV**. O osciloscópio GATE mostra pulsos visivelmente mais estreitos (razão cíclica de 6 %, contra 10 % em carga nominal) e o sinal de erro desceu de −4,308 V para **−4,755 V**, aproximando-se do limite inferior de −5 V que corresponde à razão cíclica nula.*

Condição	Corrente de saída	Tensão de saída	Ondulação	Sinal de erro	Razão cíclica
220 V · carga nominal (12 Ω)	997 mA	11,962 V	370 mV	−4,308 V	10 %
220 V · carga leve (120 Ω)	99 mA	11,919 V	239 mV	−4,755 V	6 %

Regulação de carga: −0,36 % para uma variação de 10:1 na corrente de saída. **Regulação de linha: −0,23 %** para uma variação de +73 % na tensão da rede.

6.5 Experimento 4 — A montagem literal do roteiro, para comparação




***Figura 5** — O mesmo circuito **sem** os ajustes das seções 4.1 e 4.2 (amp-op com saída de ±15 V e sem capacitor de compensação). O estágio de entrada funciona normalmente — o barramento está em **178,326 V** —, mas o sinal de ERRO está travado em **+15,001 V**, o traço do GATE é uma **linha reta em +15 V** (o MOSFET nunca desliga) e a saída fica em **22,8 nV**. É a demonstração prática de que um flyback com razão cíclica de 100 % não transfere absolutamente nenhuma energia: sem o bloqueio da chave, o diodo do secundário nunca conduz.*

6.6 Comparação: MOSFET padrão × MOSFET de potência

Para quantificar o efeito da resistência de condução da chave, o circuito foi simulado também com um MOSFET de potência realista (β = 5 A/V², $R_{DS(on)}$ ≈ 24 mΩ contra os 3,70 Ω do componente padrão), mantendo tudo o mais idêntico, em 127 V e carga nominal:

MOSFET	$R_{DS(on)}$	Barramento DC	Tensão de saída	Ondulação	Razão cíclica
Padrão do Falstad (β = 0,02)	3,70 Ω	178,665 V	**11,990 V**	633 mV	16 %
De potência (β = 5)	24 mΩ	178,656 V	**12,004 V**	376 mV	16 %

A tensão média regulada é praticamente a mesma (11,990 V contra 12,004 V) e a razão cíclica nem se altera: a malha de realimentação absorve sozinha a diferença de perdas da chave. O ganho está na **ondulação**, que cai **41 %**, de 633 mV para 376 mV. Com a chave de menor resistência a corrente de pico no primário é atingida de forma mais repetível a cada ciclo, e o capacitor de saída recebe pacotes de energia mais uniformes. O sinal de erro também acompanha: −3,751 V com o MOSFET padrão contra −3,649 V com o de potência, refletindo a pequena diferença de perdas. Como o roteiro não especifica os parâmetros do MOSFET, o circuito entregue mantém o componente padrão.

7. Questões para análise e discussão

Questão (Experimento 2). O que aconteceu com a largura dos pulsos (*Duty Cycle*) aplicados ao MOSFET quando a tensão da rede subiu para 220 V? A tensão de saída permaneceu regulada em 12 V?

Os pulsos estreitaram — de 16 % para 10 % — e sim, a saída permaneceu regulada: passou de 11,990 V para 11,962 V, uma variação de apenas **−0,23 %** para um aumento de 73 % na tensão da rede.

O mecanismo é o seguinte. Com o barramento em 309 V em vez de 178 V, a corrente no primário cresce **1,7 vez mais rápido** durante a condução ($di/dt = V_{barramento}/L_p$). Se a largura do pulso fosse mantida, a corrente de pico — e portanto a energia armazenada por ciclo, $½·L·I^2$ — aumentaria, e a saída dispararia. A malha impede isso: a tensão de saída tende a subir, o divisor entrega mais de 6 V à entrada inversora, o amplificador de erro baixa sua saída (de −3,751 V para −4,308 V) e o comparador, encontrando a rampa mais cedo, **encurta o pulso** na medida exata para manter constante a corrente de pico.

Essa é precisamente a definição de **fonte bivolt automática**: não há chave seletora nem relé; a regulação por largura de pulso absorve sozinha a variação da rede. A mesma malha explica por que fontes chaveadas aceitam faixas largas de entrada (tipicamente 90–264 V_{AC}), enquanto uma fonte linear com transformador de 60 Hz precisa de seletor mecânico ou de dois enrolamentos.

Verificação quantitativa. Como mostrado na seção 6.3, o produto $V_{barramento}·D$ manteve-se praticamente constante (27,5 contra 30,0), que é exatamente o que a teoria do flyback em modo descontínuo prevê para potência de saída constante.

Observação (Experimento 3). Verifique como a malha de realimentação ajusta instantaneamente o chaveamento para impedir que a tensão de saída ultrapasse os 12 V.

Reduzindo a carga de 1 A para 100 mA, a potência exigida cai dez vezes. A malha respondeu levando o sinal de erro de −4,308 V para **−4,755 V**, estreitando a razão cíclica de 10 % para **6 %**. A saída ficou em **11,919 V**: uma variação de apenas **−0,36 %** apesar da redução de 10:1 na corrente. A malha de fato impede que a tensão suba — a saída sequer ultrapassou os 12 V.

A relação entre a potência e a largura do pulso não é linear, e sim **quadrática**. No modo de condução descontínua a energia transferida por ciclo vale $½·L_p·I_{pico}^2$, com $I_{pico} = V_{barramento}·D·T/L_p$, de modo que a potência cresce com D^2. Reduzir a potência em dez vezes exige dividir a razão cíclica por $\sqrt{10} \approx 3{,}2$ — compatível com o que foi medido, lembrando que a leitura do osciloscópio inclui o atraso de comutação discutido abaixo.

A ondulação de saída também caiu, de 370 mV para **239 mV**: com menos corrente drenada, o capacitor de 470 µF se descarrega muito mais lentamente entre os pulsos.

Nota de medição. Comparando as três condições, a razão cíclica lida no osciloscópio fica sistematicamente cerca de 3,5 pontos percentuais acima do valor que o sinal de erro prevê pela relação $D = (V_{erro} + 5)/10$: 16 % contra 12,5 % em 127 V, 10 % contra 6,9 % em 220 V e 6 % contra 2,5 % em carga leve. O desvio é praticamente constante e corresponde a um atraso fixo de ≈ 1,8 µs no caminho comparador → resistor de gate → MOSFET, coerente com a largura de banda finita do amp-op. Em um controlador real esse atraso é justamente o que estabelece a **largura mínima de pulso** do CI.

> **Discussão complementar.** Por que a tensão medida no barramento DC é ligeiramente menor que a tensão de pico configurada na fonte AC?

Porque a corrente atravessa sempre **dois diodos em série** da ponte (um no ramo positivo e outro no ramo de retorno). Com queda direta de ≈ 0,7 V cada, o barramento fica em V_{pico} − 1,4 V. As medições confirmam o modelo com precisão notável: **178,665 V** medidos contra 178,6 V previstos na rede de 127 V, e **309,661 V** contra 309,6 V previstos na rede de 220 V — erro inferior a 0,1 V nos dois casos.

Além disso, o capacitor de 47 µF não mantém a tensão perfeitamente constante: entre dois picos consecutivos da rede retificada (8,33 ms em 60 Hz) ele alimenta sozinho a fonte, e sua tensão decai. É a ondulação de 120 Hz bem visível no osciloscópio do barramento nas Figuras 1 a 3, que faz o valor médio ficar abaixo do pico medido.

8. Links do circuito para conferência

Os links abrem a fonte já montada e em execução, com os quatro osciloscópios configurados. Para repetir os experimentos, basta clicar com o botão direito na fonte AC e alterar o *Max Voltage*, ou no resistor de carga e alterar a resistência.

CIRCUITO PRINCIPAL — Fonte chaveada flyback 12 V / 1 A, entrada 127 V AC

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3EwFZIheAHKlAoAbuAOwBsIAzJACzlIBM5VU4IxqYWTqMSOAJkaQrUwJcAE569XgFMAZgEMArgBsALnxr0hm8ZJAyFK9fxGlKYUqYbUpcpWo1k6Ic4OfbbhhwHcBunWASUDi+TvSB9JSUGP6QIX6uOolxoc6JUTHJOADGLtH+GS4WnLDwlITBAOZ5mcWFhSk1-khg4UGNLW30SKIRwQBOaK3Nw7RIpGzwcbmdIGOks2S0XFClU5AQHcNL2KI7wQAqaL1BhIz71DAIq5slYmI4siyUqGRkC3vvTGDQSKuQtHiPTc3VEWV89WKwKKEw0Z2EQQwS38nns6lySK6IEx5GWJTKFUa8NxqBIMX2ROI5LxOIpOGqZJJIEZYWCvhxfTErFiOEGXLYQX5TLYgPZyP2QrpviFfTAkHGPMGcoVsvlpHm3ymvPAarmKt1FJ18HikrxysEeMa5r1llaqA1VrtNvATvGXHiYFd3OtbuC8h1Cuh91BpBiqAAtH85etOEbjdKgkHE8NpiBg0NwrrZlw1vBNh6s8Mfdy4gRPc5iIRwshuu0mC8WLHuB6a2ggj72vSXRWq936MTGumk-RiArB0FR6QJDFJ3607QZw2MMRqCvUDFkCBw5vo1NY7u4Ph5zFCF9pyxaJcXHM938Vs3qufT1OF8yqQNsSvnqT32vNZTF1QP8-0aYCGz-SguTZb8XCgv83lhZYKgqqDoUgiYQAAcQAQQOABRHAkLTRNRAwVDRFQPCACUqIAeRwAB7NNcW+SgyAwQg-goHM7zmZiyEYuZQ3rJZ7g4tBVijPjaEEQSWmYV5T0IDceL4sA5PCb4nCpPRuHIcAcCAA

Abre com Max Voltage = 180 V (rede 127 V). A saída estabiliza em ≈ 12,0 V após cerca de 40 ms de tempo simulado.

MESMO CIRCUITO EM 220 V AC — teste bivolt automático

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3EwFZIheAHKlAoAbuAOwBsIAzJACzlIBM5VU4IxqZYEqX0SOAJkVIVqYEuACc9enwCmAMwCGAVwA2AF3416wrRKkhZi1RoGjSlMKTMNq0+cvWaydEBaEuddo44Dugvbpgkl4fs70QfSUlBgBkKH+brpJ8WEuSdGxKTgAxq4xAZmulkww8FSEIQDm+VklRUWptQFIYBHBTa3t9EhikSEATmhtLSO0SKSoYOW5w1ITc+S0XFCw5Qghfl1L2GJkyyEAKmh9wYSM+6jUZZCc0Jyl0OLiOHIslGxkpL1CX0xgPFWkFoCR+ujB2T8DRKEJK8QE5xEwQw+wCXgcGjyKO6IGxO0e8EolSaiPxJFil02IHJ+LxlPiNRplKZLiaeP64lYcRwQ05U2CfPxUxBfjpB0F9ISgv60wW-XiQ1lVmCSpA40m4BmisgC3VmoW9M18ClXMpqslflVeo4Bz1TRtqGtbWwXPtzrQXNVEy4OAU+u+YmePTEsVQAFokEbyqUo3ApcEwUHFvE8kntl6Rtx1rcqRmIjrvq78OBkPRiIQIqW0B0mB8WDGYLxLVWkCqC9X6AySy5y5WXKSmmnA8FiAtByOFpJYqPJr6QFP3qgMMRqCul+BI2HkLG4DHpjMCAvCH8F8RaNdXGro5GVo2cDUjyfaLEaQrcSvF9TiNO61M434aTXT8gKaICwLrShOSpIDINIICyD+eJlkqGCoIhKDUAAcQAQUOABRHBkPnBMQzQsRUDwgAlSiAHkcAAe3nJZ-koMgMEISMKG4G81SYsgGLVUhQ1cfZnnYtBVkjCApCEATWmYNhj0IWJpkk3iwDkiJ-mcb99EbchwBwIA

Idêntico ao anterior, com Max Voltage = 311 V. Observe no osciloscópio GATE que os pulsos ficam mais estreitos e a saída continua em ≈ 12 V.

CIRCUITO COMPARATIVO — montagem literal do roteiro (não regula)

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3EwFZIheAHKlAoAbuAOwBsIAzJACzlIBM5VU4IxqYWTqMSOAJkaQrUwJcAE569XgFMAZgEMArgBsALnxr0hm8ZJAyFK9fxGlKYUqYbUpcpWo1k6Ic4OfbbhhwHcBunWASUDi+TvSB9JSUGP6QIX6uOolxoc6JUTHJOADGLtH+GS4WnLDwlITBAOZ5mcWFhSk1-khg4UGNLW30SKIRwQBOaK3Nw7RIpGzwcbmdIGOks2S0XFClU5AQHcNL2KI7wQAqaL1BhIz71DAIq5slYmI4siyUqGRkC3vvTGDQSKuQtHiPTc3VEWV89WKwKKEw0Z2EQQwS38nns6lySK6IEx5GWJTKFUa8NxqBIMX2ROI5LxOIpOGqZJJIEZYWCvhxfTErFiOEGXLYQX5TLYgPZyP2QrpviFfTAkHGPMGcoVsvlpHm3ymvPAarmKt1FJ18HikrxysEeMa5r1llaqA1VrtNvATvGXHiYFd3OtbuC8h1Cuh91BpBiyBAAFpw3L1pwjcaCJ7nMRCOFkN12kwXiw49wPem0EEfe16S7k6my-RiY1g8dSLXiAqa0FG-XaDFW36QBIO9mMMRqAPUGG-lG-jGpnGJ3B8N328yvj2WLRLi45pO-is89Ul4RF-PGXFBv3B9nGUPNZTe6gLxfGrfsxfKFy2c9UM-SBe3rDlhUny-oQ-JgAHEAEEDgAURwX9uyCaEMAA0RUAggAlFCAHkcAAe27XFvkoMgMEIP4KC4X4mHoMRyGwuZQyzJZ7iItBVnHOZaOonD8luMg90IMMyL+cIaOfZg2CcKlwgE8hwBwIA

Amp-op de erro com saída de ±15 V e sem compensação. Usado na seção 6.5 para demonstrar o travamento em 100 % de razão cíclica.

9. Conclusão

A fonte chaveada flyback foi montada com os cinco estágios completos e opera de forma estável nas duas redes. As medições confirmam quantitativamente o comportamento previsto: barramento de **178,665 V** em 127 V e **309,661 V** em 220 V, ambos a menos de 0,1 V do modelo que desconta as duas quedas de diodo da ponte.

A operação **bivolt automática** foi comprovada: aumentando a rede em 73 %, a malha de realimentação estreitou os pulsos de 16 % para 10 % e a saída variou apenas **−0,23 %**. O teste de carga mostrou regulação de **−0,36 %** para uma variação de 10:1 na corrente. Em ambos os casos o sinal de erro, monitorado em um osciloscópio próprio, moveu-se na direção correta dentro da janela da rampa — tornando visível o funcionamento da malha, que normalmente é a parte mais abstrata do circuito.

O trabalho também mostrou que a montagem literal do roteiro não regula. Um amp-op sem rede de realimentação é um comparador: sua saída satura em +15 V, muito fora da janela de −5 V a +5 V da rampa, e o PWM trava em 100 %. Como o flyback só transfere energia durante o **bloqueio** da chave, 100 % de razão cíclica significa potência nula — e a fonte fica presa nesse estado, com 22,8 nV na saída. Das duas correções aplicadas, uma é indispensável e a outra é de qualidade. Limitar a excursão do amplificador de erro é o que faz a fonte sair do zero, e de quebra implementa o limite de razão cíclica máxima. O capacitor de compensação não é necessário para regular — sem ele a saída também fica em 12 V —, mas é o que converte um liga-desliga de frequência variável em modulação por largura de pulso propriamente dita, com razão cíclica definida e mensurável. Nenhuma das duas é artifício de simulação: são exatamente as funções que qualquer CI controlador de fonte chaveada implementa internamente. Todos os componentes e valores especificados no roteiro, MOSFET incluído, foram mantidos.

Apêndice — Netlist do circuito principal

Texto importável pelo Falstad (*File > Import from Text*):

```
$ 1 0.000001 150 50 180 50
v 176 304 352 304 0 1 60 180 0 0 0.5
d 176 304 176 192 2 default
d 352 304 352 192 2 default
d 176 416 176 304 2 default
d 352 416 352 304 2 default
w 176 192 352 192 0
w 352 192 448 192 0
w 176 416 352 416 0
w 352 416 448 416 0
```

```
c 448 192 448 416 0 0.000047 0
g 448 416 448 448 0
w 448 192 512 192 0
w 512 192 576 192 0
r 512 192 512 256 0 10000
c 512 256 512 320 0 0.00000001 0
w 512 320 576 320 0
T 576 192 704 320 4 0.001 0.1 0 0 0.99
f 640 336 576 336 0 1.5 0.02
w 576 352 576 416 0
w 448 416 576 416 0
d 704 192 832 192 2 default
c 832 192 832 320 0 0.00047 0
w 704 320 768 320 0
w 768 320 832 320 0
g 768 320 768 352 0
w 832 192 960 192 0
r 960 192 960 320 0 12
w 832 320 960 320 0
w 960 192 1056 192 0
r 1056 192 1056 256 0 10000
r 1056 256 1056 320 0 10000
w 960 320 1056 320 0
w 1056 256 1120 256 0
w 1120 256 1120 560 0
w 1120 560 1056 560 0
a 1056 576 992 576 8 0 -5 1000000 0 0 100000
w 992 576 992 512 0
c 992 512 1056 512 0 0.0000001 0
w 1056 512 1056 560 0
v 1152 672 1152 592 0 0 40 6 0 0 0.5
w 1152 592 1056 592 0
g 1152 672 1152 704 0
w 992 576 992 656 0
w 992 656 928 656 0
a 928 640 864 640 8 15 -15 1000000 0 0 100000
v 928 736 928 624 0 4 20000 5 0 0 0.5
g 928 736 928 768 0
r 864 640 768 640 0 100
w 768 640 640 640 0
w 640 640 640 496 0
w 640 496 640 336 0
207 640 496 576 496 0 GATE
207 992 576 896 576 0 ERRO
o 9 32 0 143875 300 0.5 0 2 9 3
o 26 8 0 4329987 5 0.5 1 2 26 3
o 51 1 0 37378 10 0.5 2 1
o 52 1 0 135682 2 0.5 3 1
```