SENAI SSP · 2026 · TÉCNICO EM ELETRÔNICA

Unidade Curricular: Eletrônica de Potência · Avaliação Prática (5 pontos)

Conversor DC/DC Step-Up (Boost): regulação da tensão de saída por razão cíclica

Aluno: Leonardo Fossati de Souza Nunes
Simulador: Falstad Circuit Simulator (falstad.com/circuit)
Data: 12/11/2026 · **Prazo de entrega:** 16/11/2026

1. Objetivos da prática

- Montar e simular um conversor DC/DC elevador (Boost) com componentes discretos no Falstad.
- Verificar experimentalmente a relação entre a razão cíclica do PWM e a tensão de saída.
- Observar no osciloscópio as duas etapas de operação do conversor e as formas de onda de tensão e corrente no indutor, na carga e no gerador PWM.
- Quantificar o desvio entre o modelo ideal e o circuito simulado, e investigar o efeito da frequência de chaveamento e da retirada da carga.

2. Fundamentação teórica

Em Modo de Condução Contínua (CCM), a tensão média de saída de um conversor Boost **ideal** depende apenas da tensão de entrada e da razão cíclica **D** do sinal PWM aplicado à chave:

$$V_{out} = V_{in} / (1 - D)$$

Essa expressão vem do **balanço de volt-segundo** no indutor: em regime permanente a área de tensão positiva sobre o indutor durante a condução da chave precisa ser igual à área negativa durante o bloqueio, isto é, $V_{in} \cdot D \cdot T = (V_{out} - V_{in}) \cdot (1-D) \cdot T$. Para V_{in} = 12 V e D = 50 %, a saída teórica é de **24 V**.

Incluindo a queda direta do diodo ($V_D \approx 0{,}7$ V), que é a perda dominante neste circuito, o mesmo balanço de volt-segundo fornece um modelo mais realista que será comparado com as medições:

$$V_{out} = V_{in} / (1 - D) - V_D$$

A ondulação (*ripple*) de tensão na saída é dada pela carga que o capacitor entrega sozinho à carga durante o intervalo de condução da chave:

$$\Delta V_{out} = I_{out} \cdot D / (C \cdot f_s)$$

3. Preparação do ambiente e montagem

O circuito foi montado a partir de uma área de trabalho limpa (*Circuits > Blank Circuit*), com passo de cálculo de 5 µs. Todas as medidas foram lidas diretamente dos osciloscópios do simulador, em regime permanente (t > 2 s de tempo simulado).

3.1 Lista de componentes

Componente	Caminho no menu Draw	Configuração
Fonte de tensão DC	Inputs and Sources > Add Voltage Source (2-terminal)	Waveform DC · 12 V · terminal negativo no terra
Indutor	Passive Components > Add Inductor	10 mH, em série com o polo positivo da fonte
Chave controlada	Active Components > Add MOSFET (N-Channel)	Dreno após o indutor · Fonte no terra · V_{th} = 1,5 V
Gerador PWM	Inputs and Sources > Add Square Wave Source	Square · 1 kHz · Max Voltage 10 V · DC Offset 0 V · Duty Cycle 50 %
Diodo	Passive Components > Add Diode	Anodo no nó indutor/dreno · catodo para a saída
Capacitor de filtro	Passive Components > Add Capacitor	100 µF, entre o catodo do diodo e o terra
Resistor de carga	Passive Components > Add Resistor	100 Ω, em paralelo com o capacitor
Terra (GND)	Inputs and Sources > Add Ground	Referência de 0 V

Observação sobre o gerador PWM. Com *Max Voltage* = 10 V e *DC Offset* = 0 V, como pede o roteiro, a fonte quadrada do Falstad oscila entre **−10 V e +10 V** (e não entre 0 e 10 V). Isso não altera o funcionamento: o MOSFET conduz sempre que $V_{GS} > V_{th}$ = 1,5 V e fica bloqueado nos semiciclos negativos. A tensão negativa apenas garante um bloqueio ainda mais firme, prática comum em drivers de gate reais.

3.2 Instrumentação

Foram adicionadas pontas de prova no **indutor**, no **resistor de carga** e no **gerador PWM** (botão direito > *View in New Scope*), resultando em três osciloscópios. No osciloscópio da carga foram habilitadas as leituras de **valor médio** e **pico a pico**, que fornecem diretamente V_{out} e ΔV_{out}.

4. Etapas de operação




Figura 1 *— Conversor Boost em regime permanente com D = 50 %. Osciloscópio da esquerda: tensão (verde) e corrente (amarelo) no indutor — a corrente é a rampa triangular característica do modo de condução contínua. Centro: tensão na carga,* ***23,097 V de média*** *com ondulação de 1,167 V. Direita: o PWM de 1 kHz, ±10 V.*

4.1 Tabela de estados (tabela verdade do chaveamento)

Etapa	PWM no gate	MOSFET	Diodo	Indutor	Capacitor	Carga é alimentada por
1 — acumulação (duração D·T)	Nível alto (+10 V)	**Conduz** (curto para o terra)	Reversamente polarizado (bloqueado)	$v_L = +V_{in}$ corrente **cresce** linearmente (armazena energia magnética)	**Descarrega**	Somente o capacitor
2 — transferência (duração (1−D)·T)	Nível baixo (−10 V)	**Bloqueado**	**Conduz**	$v_L = V_{in} - V_{out} - V_D < 0$ corrente **decresce** (campo colapsa e a tensão se soma à fonte)	**Recarrega**	Fonte + indutor em série

É a soma da tensão da fonte com a tensão induzida no indutor durante a Etapa 2 que produz a elevação: por isso a saída pode ultrapassar a tensão de entrada, e por isso a razão cíclica controla diretamente o ganho. Esse comportamento foi confirmado no osciloscópio do indutor, onde a tensão alterna entre **+12 V** (Etapa 1) e um patamar negativo (Etapa 2).

5. Nota metodológica: a escolha do MOSFET

A primeira montagem usou o MOSFET com os parâmetros de fábrica do Falstad (V_{th} = 1,5 V, β = 0,02 A/V²). Nessas condições o resultado em D = 75 % ficou muito distante do previsto, e a investigação mostrou o motivo:

Parâmetro do MOSFET padrão	Cálculo	Valor
Resistência de condução $R_{DS(on)}$	$1 / [\beta \cdot (V_{GS} - V_{th})] = 1 / [0{,}02 \times 8{,}5]$	**5,88 Ω**
Corrente de saturação $I_{D(sat)}$	$(\beta/2) \cdot (V_{GS} - V_{th})^2 = 0{,}01 \times 8{,}5^2$	**0,72 A**
Corrente exigida pelo circuito em D = 75 %	$V_{out} / [R \cdot (1-D)] = 48 / (100 \times 0{,}25)$	**1,92 A**

Ou seja: o MOSFET padrão do simulador **satura em 0,72 A**, menos da metade da corrente que o conversor precisaria conduzir em D = 75 %. Ele deixa de funcionar como chave e passa a se comportar como **limitador de corrente**, derrubando a saída. Um $R_{DS(on)}$ de 5,88 Ω também não representa nenhum MOSFET de potência real — um IRFZ44N, por exemplo, tem cerca de 17 mΩ.

Por isso o relatório apresenta **dois circuitos**, ambos entregues como link:

- **Circuito 1 (principal)** — idêntico ao roteiro, com o MOSFET editado para β = 5 A/V², o que equivale a $R_{DS(on)} \approx$ **24 mΩ** e $I_{D(sat)} \approx$ 180 A, valores de um MOSFET de potência real. É o circuito que reproduz o comportamento descrito no roteiro (23 V a 24 V em D = 50 %).
- **Circuito 2 (comparativo)** — exatamente o mesmo circuito com o MOSFET nos parâmetros de fábrica, usado para quantificar as perdas de chaveamento e responder à Questão 1.

6. Roteiro de experimentos e tabela de resultados

A propriedade *Duty Cycle* da fonte de onda quadrada foi editada nos três valores pedidos. Para cada um, aguardou-se a estabilização da tensão na carga e registraram-se o valor médio e o pico a pico.

6.1 Tabela comparativa (tabela do item 6 do roteiro)

Razão cíclica (D)	V_{out} teórico = 12/(1−D)	V_{out} medido Circuito 1 (MOSFET de potência)	Ripple ΔV_{out} Circuito 1	V_{out} medido Circuito 2 (MOSFET padrão)	Ripple ΔV_{out} Circuito 2
25 % (0,25)	16,0 V	**15,233 V** (−4,8 %)	504 mV	14,810 V (−7,4 %)	470 mV
50 % (0,50)	24,0 V	**23,097 V** (−3,8 %)	1,167 V	20,063 V (−16,4 %)	998 mV
75 % (0,75)	48,0 V	**46,868 V** (−2,4 %)	3,488 V	**16,488 V** (−65,7 %)	1,228 V

6.2 Validação do modelo com a queda do diodo

Aplicando o modelo que desconta a queda direta do diodo, $V_{out} = 12/(1-D) - 0{,}7$, chega-se a uma concordância quase perfeita com o Circuito 1 — o resíduo que sobra cresce com a corrente, como esperado da $R_{DS(on)}$ e da resistência dinâmica do diodo:

D	Ideal: 12/(1−D)	Com queda do diodo: 12/(1−D) − 0,7	Medido (Circuito 1)	Resíduo	Ripple calculado $I_{out}·D/(C·f)$	Ripple medido
25 %	16,00 V	15,30 V	15,233 V	**0,07 V**	381 mV	504 mV
50 %	24,00 V	23,30 V	23,097 V	**0,20 V**	1,155 V	1,167 V
75 %	48,00 V	47,30 V	46,868 V	**0,43 V**	3,515 V	3,488 V

O modelo de ripple acerta dentro de 1 % em D = 50 % e 75 %. Em D = 25 % a diferença é maior (504 mV medidos contra 381 mV calculados) porque, com a chave fechada por pouco tempo, a ondulação da corrente no indutor passa a contribuir de forma significativa para a ondulação do capacitor — efeito que a fórmula simplificada não considera.




***Figura 2** — Circuito 1 com **D = 25 %**: 15,233 V médios na carga (teórico 16,0 V). Observe o PWM com pulsos estreitos e a corrente no indutor com rampa de subida curta.*




***Figura 3** — Circuito 1 com **D = 75 %**: 46,868 V médios (teórico 48,0 V). O PWM fica a maior parte do período em nível alto, a corrente média no indutor quadruplica e a ondulação de saída sobe para 3,488 V.*

6.3 O que acontece com o MOSFET de fábrica




***Figura 4** — Circuito 2 (MOSFET padrão) em D = 75 %: a saída **cai** para 16,488 V em vez de subir para 48 V. No osciloscópio do indutor a tensão durante a condução chega a apenas 7,106 V — ou seja, quase 4,9 V estão sendo*

perdidos dentro do MOSFET, que entrou em saturação e limita a corrente.

A medição da tensão no indutor durante a Etapa 1 mostra diretamente quanto o MOSFET está "roubando" da fonte. Num conversor ideal esse valor deveria ser exatamente V_{in} = 12 V:

Circuito	D	v_L medido na Etapa 1	Queda sobre o MOSFET	Situação
Circuito 2 (padrão)	25 %	11,611 V	0,389 V	Região linear
Circuito 2 (padrão)	50 %	10,885 V	1,115 V	Região linear, perda já relevante
Circuito 2 (padrão)	75 %	7,106 V	**4,894 V**	**Saturado** — vira fonte de corrente
Circuito 1 (potência)	50 %	**11,996 V**	**0,004 V**	Chave praticamente ideal

7. Experimentos complementares

7.1 Efeito da frequência de chaveamento sobre o ripple

Mantendo L = 10 mH, C = 100 µF e D = 50 %, a frequência do PWM foi alterada de 1 kHz para 10 kHz. Para enxergar a ondulação foi adicionado um segundo osciloscópio na carga com **acoplamento AC**, que remove o nível DC de 23 V e amplia a escala vertical.

Frequência de chaveamento	V_{out} médio	Ripple medido (pico a pico)	Ripple calculado	Escala do osciloscópio AC
1 kHz	23,097 V	**1,164 V**	1,155 V	200 mV/div
10 kHz	23,222 V	**105 mV**	116 mV	20 mV/div
Redução medida: 11,1 × — a tensão média praticamente não mudou (+0,5 %).				




***Figura 5** — Ripple a **1 kHz**. À esquerda a tensão de saída na escala normal; à direita a mesma tensão em acoplamento AC, revelando o dente de serra de **1,164 V** pico a pico: a descida é a descarga do capacitor na carga (Etapa 1) e a subida é a recarga pelo indutor (Etapa 2).*




***Figura 6** — Ripple a **10 kHz**. Mesmos L e C, mesma carga: a ondulação cai para **105 mV** e a escala do osciloscópio precisou ser reduzida de 200 mV/div para 20 mV/div para que a forma de onda continuasse visível.*

7.2 Conversor operando com a saída em aberto

O resistor de carga foi removido, mantendo o chaveamento ativo em D = 50 %. A tensão no capacitor foi monitorada ao longo do tempo:

Tempo de simulação	V_{out} (tensão no capacitor)	Ripple	Comportamento
151 ms	91,5 V	1,579 V	Crescimento **monotônico**, sem estabilização
388 ms	133,7 V	1,028 V	
1,417 s	**239,3 V**	545 mV	




***Figura 7** — Saída em aberto após 1,4 s de simulação: **239 V** sobre um capacitor de 100 µF, e ainda subindo. A corrente no indutor (amarelo, osciloscópio da esquerda) acumula durante toda a Etapa 1 e é despejada no capacitor em picos estreitos na Etapa 2.*

8. Questões para análise e discussão

> **Questão 1.** Por que a tensão medida na saída do simulador é ligeiramente menor do que o valor calculado pela fórmula ideal?

Porque a fórmula $V_{out} = V_{in}/(1-D)$ descreve um conversor **ideal e sem perdas**: chave com resistência zero, diodo sem queda direta, indutor sem resistência série e capacitor sem ESR. No circuito simulado cada um desses elementos consome parte da tensão. Pelas medições, as causas em ordem de importância são:

1. **Queda direta do diodo (causa dominante).** Durante a Etapa 2 toda a corrente de saída atravessa o diodo, e a tensão que chega ao capacitor é a tensão do nó de comutação **menos**

$V_D \approx 0{,}7$ V. Refazendo o balanço de volt-segundo com essa queda, obtém-se $V_{out} = V_{in}/(1-D) - V_D$. Esse modelo prevê 15,30 / 23,30 / 47,30 V e as medições foram 15,233 / 23,097 / 46,868 V — **um resíduo de apenas 0,07 a 0,43 V** (seção 6.2). Note que a queda do diodo é um valor *absoluto*: ela pesa 4,4 % em D = 25 % e apenas 1,5 % em D = 75 %, o que explica por que o erro percentual cai conforme D aumenta.

2. **Resistência de condução do MOSFET.** Durante a Etapa 1 o indutor não recebe V_{in} inteiro, e sim $V_{in} - I_L \cdot R_{DS(on)}$. Menos volt-segundo acumulado significa menos energia transferida e saída menor. A medição direta da tensão no indutor comprova isso: 11,996 V no Circuito 1 ($R_{DS(on)} \approx 24$ mΩ, perda desprezível) contra 10,885 V no Circuito 2 em D = 50 % ($R_{DS(on)} = 5{,}88$ Ω, 1,115 V perdidos).
3. **Saturação da chave — o caso extremo.** No Circuito 2 em D = 75 % o desvio deixa de ser "ligeiro": a saída cai para 16,5 V contra 48 V teóricos. O motivo não é mais perda resistiva, e sim que o MOSFET padrão satura em 0,72 A enquanto o conversor exigiria 1,92 A. A chave deixa de ser chave e vira limitador de corrente. Isso ilustra um ponto importante de projeto: **a fórmula ideal só vale enquanto a chave consegue conduzir a corrente exigida**, que no Boost cresce com $1/(1-D)^2$.
4. **Perdas que o modelo não inclui, mas existem no mundo real.** Resistência ôhmica do enrolamento do indutor (DCR), perdas no núcleo magnético, ESR do capacitor eletrolítico e perdas dinâmicas de comutação (energia gasta a cada liga/desliga, proporcional à frequência). Todas empurram a saída para baixo e reduzem o rendimento.

Em resumo: como o conversor não pode criar energia, vale $V_{out} \cdot I_{out} = \eta \cdot V_{in} \cdot I_{in}$ com $\eta < 1$. Toda perda aparece como tensão faltando na saída.

> **Questão 2.** O que acontece com a ondulação (*ripple*) da tensão de saída se você aumentar a frequência de chaveamento de 1 kHz para 10 kHz mantendo os mesmos valores de L e C?

A ondulação **diminui praticamente na mesma proporção** — medimos uma queda de **1,164 V para 105 mV**, ou seja, um fator de **11,1 ×** para um aumento de 10 × na frequência (seção 7.1). A tensão média praticamente não muda (23,097 V → 23,222 V), porque o valor médio depende de D, não de f_s.

A razão é direta: durante a Etapa 1 o diodo está bloqueado e **só o capacitor alimenta a carga**. Ele perde a carga $\Delta Q = I_{out} \cdot D \cdot T$, e a queda de tensão correspondente é

$$\mathbf{\Delta V_{out} = \Delta Q / C = I_{out} \cdot D \cdot T / C = I_{out} \cdot D / (C \cdot f_s)}$$

Dobrar a frequência significa metade do tempo descarregando o capacitor e, portanto, metade da ondulação. Pelo mesmo motivo a ondulação de corrente no indutor, $\Delta I_L = V_{in} \cdot D/(L \cdot f_s)$, também cai 10 ×, o que afasta o conversor da fronteira do modo descontínuo e melhora a regulação.

Consequência prática. É exatamente por isso que fontes chaveadas comerciais operam entre dezenas e centenas de kHz: para uma mesma ondulação admissível, o aumento da frequência permite reduzir L e C na mesma proporção, barateando e miniaturizando a fonte. O limite é o **compromisso** com as perdas de comutação, que crescem linearmente com f_s (cada transição dissipa energia no MOSFET e no diodo), com o aquecimento do núcleo e com a interferência eletromagnética gerada pelos dv/dt e di/dt mais rápidos.

> **Questão 3.** O que ocorre com o circuito se você remover o resistor de carga (deixar a saída em aberto) mantendo o chaveamento ativo?

A tensão de saída **sobe indefinidamente**, sem encontrar ponto de equilíbrio. Na simulação, com D = 50 %, ela atingiu 91,5 V em 151 ms, 133,7 V em 388 ms e **239,3 V em 1,4 s**, continuando a crescer (seção 7.2) — contra os 23 V do mesmo circuito com carga.

O motivo está no balanço de energia. A cada ciclo o indutor acumula energia na Etapa 1 e a entrega ao capacitor na Etapa 2. **Com carga**, o resistor drena essa energia e o sistema encontra o equilíbrio em que a potência entregue é igual à consumida — é esse equilíbrio que fixa V_{out} em 23 V. **Sem carga**, não existe caminho de descarga: a energia só se acumula no capacitor, e como $E = ½·C·V²$, a tensão cresce ciclo após ciclo.

Note que a taxa de crescimento vai **desacelerando** (91 V em 0,15 s, mas apenas mais 106 V em todo o segundo seguinte). Isso acontece porque, com V_{out} cada vez maior, a tensão reversa sobre o indutor na Etapa 2 ($V_{in} - V_{out}$) também cresce, descarregando-o mais rápido e reduzindo a energia transferida por ciclo. A ondulação medida cai junto, de 1,579 V para 545 mV, pelo mesmo motivo.

Consequências práticas — por que isso é perigoso.

- O **capacitor eletrolítico** (tipicamente 35 V ou 50 V num projeto de 24 V) seria destruído muito antes dos 239 V medidos, podendo explodir.
- O **MOSFET** fica submetido a $V_{out} + V_D$ quando bloqueado e entra em avalanche ao superar sua tensão V_{DS} máxima. O modelo do simulador não representa essa ruptura — no circuito real o componente simplesmente queima.
- Por isso conversores Boost reais **nunca** operam em malha aberta: usam realimentação que reduz D quando a saída sobe, além de proteções de sobretensão (zener, *crowbar*) e, muitas vezes, uma carga mínima (resistor de *bleeder*).
- Vale lembrar ainda que a topologia Boost tem um **caminho DC direto** da entrada para a saída através do indutor e do diodo: mesmo com o PWM desligado, a saída fica em $V_{in} - V_D \approx 11{,}3$ V. O conversor não consegue desligar a carga nem se proteger contra curto-circuito na saída.

9. Links dos circuitos para conferência

Os dois links abrem o circuito já montado e em execução, com os três osciloscópios configurados. Para repetir os experimentos, basta clicar com o botão direito na fonte de onda quadrada, escolher *Edit* e alterar o *Duty Cycle* ou a *Frequency*.

CIRCUITO 1 (PRINCIPAL) — Boost com MOSFET de potência ($R_{DS(on)} \approx 24$ mΩ)

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3BWEA2SIFo+yAoAbuAJwBMIALHEaWCVHReKWs9AjgDZVcDMxaNTKLAi4A7iF79a3BNVq4AZiGIAOFcsjqZpPuv6t0OACYTZXMiqk6QRgKYKAhgFd2AFxwBjcpfM+KzIXgRHHELKxRNLlwAJwj1ATjySn44ENMdYjJ0pOZ8ZTUc-PVdOmp4cACWNnEE-yLCsXq67Qa0lrqw1tC-SlR1OtwAc2zmszJeKBwAe3ByOjBVSG4NISQ0aglpkAB2ObRx7hUwbcIVmCQIUl3uLdOs-eQwdarlcBwgA

Abre em D = 50 %, fornecendo ≈ 23,1 V na carga. É o circuito que reproduz os valores previstos no roteiro.

CIRCUITO 2 (COMPARATIVO) — mesmo circuito com o MOSFET nos parâmetros de fábrica

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3BWEA2SIFo+yAoAbuAJwBMIALHEaWCVHReKWs9AjgDZVcDMxaNTKLAi4A7iF79a3BNVq4AZiGIAOFcsjqZpPuv6shkYjgAmE2VzIqpOkCYCmCgIYBXdgBccAY3LXLfimZDOBEccSsbFE0uXAAnKPUBBPJKfjgw8x1iMkyU5nxlNTzC9V06anhwIJY2cSTAkuKxRobtJoy2hoj28IDKVHUG3ABzXNaLMl4oHAB7cHI6MFVIbg0hJDRqCVmQAHYFtEnuFTBdwjWYJAhSfe4d85zD5DBNmuVwHCA

Abre em D = 50 %, fornecendo ≈ 20,1 V. Alterando o *Duty Cycle* para 75 % observa-se a saturação do MOSFET discutida na Questão 1.

10. Conclusão

O conversor Boost foi montado e simulado com êxito, e o comportamento previsto pela teoria foi confirmado quantitativamente. Com o MOSFET de potência, as tensões medidas (15,2 / 23,1 / 46,9 V) ficaram a menos de 5 % dos valores ideais (16 / 24 / 48 V), e **todo** esse desvio é explicado pela queda direta do diodo: o modelo $V_{out} = V_{in}/(1-D) - V_D$ deixa um resíduo de apenas 0,07 a 0,43 V.

Os osciloscópios evidenciaram as duas etapas de operação: a rampa de corrente crescendo no indutor com a chave fechada e decrescendo com a chave aberta, o dente de serra da tensão de saída e a relação direta entre a largura do pulso de PWM e a tensão entregue à carga.

Os experimentos complementares reforçaram dois conceitos centrais de projeto de fontes chaveadas. Primeiro, que a ondulação é inversamente proporcional à frequência de chaveamento — medimos 1,164 V a 1 kHz contra 105 mV a 10 kHz, o que justifica as altas frequências das fontes comerciais. Segundo, que o conversor Boost **não tolera operar sem carga em malha aberta**: a saída atingiu 239 V e continuava subindo, condição que destruiria o capacitor e o MOSFET num circuito real.

Por fim, a investigação do MOSFET mostrou que a escolha da chave não é um detalhe: o componente padrão do simulador, com $R_{DS(on)}$ de 5,88 Ω e saturação em 0,72 A, impede o conversor de atingir razões cíclicas elevadas, derrubando a saída de 48 V para 16,5 V em D = 75 %. No Boost a corrente da chave cresce com $1/(1-D)^2$, e é essa corrente — não a tensão — que normalmente limita o ganho máximo alcançável na prática.

Apêndice — Netlists dos circuitos

Texto importável pelo Falstad (*File > Import from Text*):

Circuito 1 — MOSFET de potência

```
$ 1 0.000005 60 50 50 50
v 192 400 192 192 0 0 40 12 0 0 0.5
l 192 192 320 192 0 0.01 0
w 320 192 352 192 0
f 288 208 352 208 0 1.5 5
d 352 192 480 192 2 default
c 480 192 480 400 0 0.0001 0
w 480 192 608 192 0
r 608 192 608 400 0 100
w 352 224 352 400 0
v 288 400 288 208 0 2 1000 10 0 0 0.5
w 192 400 288 400 0
w 288 400 352 400 0
w 352 400 480 400 0
w 480 400 608 400 0
g 352 400 352 432 0
```

```
o 1 4 0 12803 20 0.5 0 2 1 3
o 7 4 0 4338179 20 0.5 1 2 7 3
o 9 4 0 4610 20 0.5 2 1
```

Circuito 2 — MOSFET padrão

```
$ 1 0.000005 60 50 50 50
v 192 400 192 192 0 0 40 12 0 0 0.5
l 192 192 320 192 0 0.01 0
w 320 192 352 192 0
f 288 208 352 208 0 1.5 0.02
d 352 192 480 192 2 default
c 480 192 480 400 0 0.0001 0
w 480 192 608 192 0
r 608 192 608 400 0 100
w 352 224 352 400 0
v 288 400 288 208 0 2 1000 10 0 0 0.5
w 192 400 288 400 0
w 288 400 352 400 0
w 352 400 480 400 0
w 480 400 608 400 0
g 352 400 352 432 0
o 1 4 0 12803 20 0.5 0 2 1 3
o 7 4 0 4338179 20 0.5 1 2 7 3
o 9 4 0 4610 20 0.5 2 1
```