Seonordo Vecchi Meinelles - 12011 ECPO02 Cap 18 - Questão 1)

Paginos são bleces de meméria de tomonho Pixo usados pora dividir o espaço de un endereço légico de un processo en portes menores e mois gerenciaveis. Os page-Promes iso blocos de tamonho fixo de memória física que correspondem as páginos no espaço de endereço lógico de um processo. Quando um processo tenta acessor uma página que não está presente na memória lísica, ocorre uma felha de página (page fault) e o sistema operacional deve encontrar um page-- frame livre pora arma zenor a página solicitada antes de retemor a execuçõe do processo

deonardo Vecchi Meinelles - 12011 ECP002 Cap 18 - Questão 2)

Um endereço virtud é dividido em duos portes: o número da página (page number) e o des locamento da página (offset).

O page number é usado para determinar a qual página o

endereço virtual pertence e o offset é usado para determinar o

deslocamento dentro dessa página.

Para determinor o page number, o endereço virtual é dividido en um número de página virtual (VPN) e um offset dentro de página A VPN é então usada como um índice na tabela de páginos para localizar a entrada de tobela de páginas (PTE) correspondente. O PTE contén o número de quadro de página física (PFN) pora a página, bem como vários bits de status que indicom ese a página está presente na memória lísica, se é gravável e se foi acessada ou modificada.

Uma vez obtido e PFN de PTE, e endereço físico é construído concatenando e PFN com e effet da página. O endereço físico resultante é então usado para acessar os abdos reais na

memóric.

Leonordo Vecchi Meinelles - 12011 ECP002

Cop 18 - Questão 3)

Una tobela de página e uma estrutura de abdos que mopeia endereços virtuois pora endereços físicos. Una entrada de tobela de página Típica contém vórios informações, incluindo:

· Valid I Invalid bit: indica se a página está atualmente na me-

mória ou não. · Physical page frame number (PFN): identifica o local na memónia lísica onde a página está armazenada.

· Protection bits: determinon o direito de acesso da página.

· Dirty bit: indica se a página bi modificada.

· Reference bit: indica se a página foi acessada recentemente.

· Qualquer informação adicional que o sistema operacional requer pora seu gerenciomente de memória, como um pon. teiro pora a próxima tabela de pógina.

Leonordo Vecchi Meirelles - 12011ECP002 Cap 19 - Questão 1)

Un Translation Lookaside Buller (TLB) é um cache de hordwore usado no processador de um computador para melhoror o desempenho da memória virtual. O TLB é usado para acelerar a conversão de endereço virtual, que é o processo de conversão de um endereço virtual em um endereço lísico.

O principal problema que o TLB resolve é a velocidade de acesso à memória. Sem un TLB, a CPU Teria que realizar uma vorredura completa na tobela de páginos pora cada acesso à memória, o que é lento e levoria a uma perda significativa de desempenho. Ao armazenor em coche os entrados da tabela de páginos usados com prequência no TLB, a CPU pode evitor a necessidade de pucorrer a tabela de páginos e acessor a memória mois rapidamente. Isso resulta em tradução de memória virtual mois rápido e eficiente.

Leonordo Vecchi Meinelles - 12011 ECP002

Cop. 19 - Questão 2)

O Pluxo de algoritmo TLB é o seguinte;

I-Quando um endereço virtual é gerado pela CPU, ele é enviado para o TLB.

2-07LB procura o endereço em seu coohe pora ver se o PTE correspondente está disponível.
3-Se o PTE for encontrado, o endereço lísico é imediatamente retornado à CPU.

4- Se e PTE não for encontrado, e TLB gera uma varredura na tabela de páginos para encontrar e PTE na meméria principal. cipal.

5- Depois que o PTE é encontrado, ele é adicionado ao cache TLB para acesso mais rápido no futuro.

6-0 endereça lísica é então retornado à CPU.

Se e TLB estiver cheie quando um neve PTE for adicio-nado, e TLB deverá remover um PTE ormazenado em cache anteriormente pora liberar espaço. A escelha de qual PTE re-mover é determinada pela política de substituição do TLB.

Leonordo Vecchi Meinelles - 12011ECP002

Cop 19 - Westo 3)

Quando ecorre um TLB miss, a CPU gera uma page fault, que é tratada pelo sistema operacional. O page fault hondler executa uma série de operações para localizar a página ausen te e adicioná-la 00 TLB. Essos operações incluem:

1 - Verificação da tabela de páginas pora determinar se a página

solicitada é válida ou não.

2- Se a página não for válida, o page foult hondler encerra o processo e retorna uma mensagem de erro.

3- Se a página for validada, o handler verifica se a página está na memória ou não. Se não estiver, o handler iniciará uma operação de troca de página para trazer a página do

disco pora a memória.

4- Uma vez que a página está na memória, o hondler atualiza a entrada da tabela de páginos pora indicor que ela está presente na memória.

5-0 hondler então atualiza o TLB com a nova entrada da tabela de páginas, pora que traduções futuras possam ser

leitos mais rapidemente.

6- Por lim, e hondler retorna e controle pora a instru-çõe que couseu a TLB miss, que é reiniciada e desta vez conduída com sucesse.

Leonordo Vecchi Mernelles - 12011 ECP002 Cap 19 - Questão 4)

A principal diferença entre es bits invalid na entrada da tabela de páginos e e TLB é que e primeire indica se a página está presente na memória (cose rão esteja, page lault), enquanto e último indica se a entrada TLB é válida ou não, ou seja, se foi preenchida com uma entrada de tabela de página válida. (cose não seja válida, TLB miss)

Leonordo Vecchi Meinelles - J20JIECP002 Cop 19 - Questão 5)

Em uma troca de contexto, o conteúdo do TLB normolmente é liberado porque o novo processo terá sua própria tabela de páginas, levando a possíveis inconsistencias se os mapeamentos antigos ainda estiverem no TZB. Leonordo Vecchi Meinelles - 12011ECP002 Cop 19 - Questão 6)

O conteúdo típico de uma entrada TLB inclui um número de página virtual, um número de página física, alguns bits de permissõe, como leitura/gravaçõe/execuçõe, e alguns bits de controle, como valid e dirity bits. Além disse, alguns TLBs podem ter informações adicionois, como protection domains ou cache control bits.