Universidade do Minho - Departamento de Eletrónica Industrial

Sistemas Digitais - Laboratórios

Contadores e Registos de Deslocamento

Duração máxima: 2 aulas.

Os alunos devem entregar a preparação prévia ao docente no início da 1ª aula de cada trabalho (imediatamente ao entrar na sala), com a resolução de todas as questões indicadas a sublinhado no guia. O atraso na entrega implicará uma penalização na nota. A mesma resolução deve estar anotada no logbook.

Antes de realizar o trabalho, os alunos devem ter estudado os seguintes tópicos:

- 1) Saber distinguir um contador de um registo de deslocamento;
- 2) Conhecer algumas aplicações de contadores;
- 3) Conhecer algumas aplicações de registos;
- 4) Saber distinguir um contador síncrono de um contador assíncrono;
- 5) Conhecer os diferentes modos de funcionamento de um registo de deslocamento (*shift-register*): PIPO, PISO, SIPO e SISO;
- 6) Saber implementar contadores ou registos de deslocamento com flip-flops D ou JK, portas lógicas e/ou multiplexadores.

Durante a realização do trabalho, os alunos devem:

- 1) Realizar as montagens indicadas no guia;
- 2) Registar no *logbook* todos os valores calculados e medidos.

Depois de realizar o trabalho na totalidade, os alunos devem:

- 1) Saber consultar e construir documentação referente a contadores e registos;
- 2) Saber implementar contadores binários assíncronos e síncronos, ascendentes e/ou descendentes;
- 3) Saber implementar registos de deslocamento.

Elementos de estudo:

- 1) Slides de Sistemas Digitais.
- 2) John F. Wakerly, "Digital Design, Principles and Practices", Prentice Hall, 2000.

PROCEDIMENTO

Considere nos problemas seguintes que A e B são os números mecanográficos (de 5 dígitos decimais) dos dois elementos do grupo, com A < B, sendo A1 e B1 os dígitos decimais mais à esquerda dos respetivos números, A5 e B5 os dígitos mais à direita. Caso o grupo tenha apenas um elemento, o número A é obtido da parte inteira de B/2, em que B é o número mecanográfico do aluno.

Para ter controlo sobre os instantes de transição do sinal de clock e evitar problemas de vibração mecânica durante a fase de teste dos circuitos sequenciais montados neste trabalho, deve utilizar o **circuito de debounce** montado no trabalho anterior ou um interruptor com *debounce*.

Em alternativa a um interruptor/circuito com *debounce*, pode utilizar uma onda quadrada como sinal de *clock*. O Digital Lab gera ondas quadradas bipolares (positivas e negativas), o que não é adequado para circuitos TTL, pois a aplicação de tensões negativas a uma entrada TTL pode danificar o circuito. **Para dispor do sinal de clock pretendido (ou seja, sem a parte negativa), deve montar o circuito da Figura 1, sendo D1 um díodo 1N4148 e R1 = 1 kΩ.**




Fig. 1 - Circuito para remover a parte negativa da onda quadrada do Digital Lab.

1 - O circuito integrado 74163 é um contador binário síncrono programável de 4 bits. Estude o seu funcionamento.

<u>Implemente um contador ascendente de 0 a 15 utilizando um circuito integrado 74163.</u>

Monte o circuito.

Com o auxílio do osciloscópio, ajuste o sinal de *clock* do circuito da Figura 1 para a **frequência de 1 kHz**. Qual é o período correspondente para este sinal?

Teste o funcionamento do circuito utilizando este sinal de *clock* e o osciloscópio. Mantendo o sinal de clock no canal 1 do osciloscópio, observe, em sincronismo os sinais Q0, Q1, Q2 e Q3 (MSB) do contador no canal 2, um de cada vez, e meça os seus períodos.

O que conclui sobre a relação entre os períodos de todos estes sinais?

- **2 -** Utilizando o número mínimo necessário de circuitos integrados 74163 e portas lógicas auxiliares, implemente um (único) circuito contador ascendente, com duas entradas de controlo (I e F), que funcione de acordo com as seguintes regras:
 - i. A entrada I define o início da contagem: A5 para I = 0, A5+3 para I = 1.
 - ii. A entrada F define o fim da contagem: B5+18 para F = 0, B5+21 para F = 1.

Por exemplo, se A5 = 3 e B5 = 7, quando I = 1 e F = 0, a contagem será:

```
6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 6, 7 ...
```

Obs.: A contagem não precisa começar por um número específico da primeira vez (quando o circuito é ligado).

Sugestão: Para controlar o fim da contagem, utilize como ponto de partida o circuito de um multiplexador e simplifique a lógica resultante para reduzir o número de portas lógicas necessárias.

Monte o circuito e teste o seu funcionamento.

3 - Implemente um detetor de sequência semelhante ao que implementou no exercício 4 do TP5, mas desta vez com recurso a um registo de deslocamento SIPO (Serial In, Parallel Out) e um mínimo de lógica adicional.

O detetor deve ativar uma saída D se, e somente se, os valores inseridos na entrada de dados B (em instantes consecutivos de transição ascendente do *clock*) formarem a sequência de 4 bits S = A5+1 (código de abertura).

Além disso, o circuito deve ter uma entrada de controlo **LOAD**. Quando LOAD = 0, o circuito deve efetuar o deslocamento dos bits de dados a cada transição do *clock*, conforme descrito acima. Por outro lado, quando LOAD = 1, o circuito deve efetuar o carregamento assíncrono do código de abertura no registo de deslocamento.

O registo de deslocamento utilizado no detetor de sequência deverá ser implementado com recurso a flip-flops D (circuitos integrados 7474).

O carregamento assíncrono do código de abertura deverá ser feito com recurso às entradas $\overline{\text{PRESET}}$ e $\overline{\text{CLEAR}}$ dos flip-flops.

Monte o circuito e teste o seu funcionamento.

4 - Acrescente lógica ao circuito anterior para que a sequência só seja considerada válida a cada 4 bits, como no exemplo abaixo.

bit	1	2	3	4	1	2	3	4	1	2	3	4	1	2	3	4
В	0	0	1	1	0	1	0	1	0	1	1	0	0	1	0	1
D	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1

Monte o circuito e teste o seu funcionamento.