NOME: \_\_\_\_\_TURMA



## Departamento de Engenharia Electrotécnica e de Computadores

## Sistemas Digitais (2001/2002)

1<sup>a</sup> chamada – 7/Janeiro/2002

Duração: 2horas, sem consulta.

Antes de iniciar a prova, tenha em atenção as seguintes recomendações:

- Leia atentamente toda a prova antes de a iniciar.
- Mostre e justifique adequadamente todos os passos das suas respostas.
- A prova deverá ser resolvida no enunciado. Se necessário, utilize o verso para continuar a sua resolução.
- · Assine todas as folhas que entregar, indicando em cada uma o número de páginas/folhas que entregou.
- 1 Pretende-se codificar as coordenadas de latitude e longitude de determinados locais usando o sistema binário em complemento para 2. As latitudes variam entre –90 (90° Sul) e +90 (90° Norte). As longitudes variam entre –180 (180° Oeste) e +180 (180° Este).
- a) Indique o número mínimo de bits necessários à codificação da latitude e longitude.

A latitude é representada por números inteiros no intervalo [-90,+90]. Como o sistema complemento para dois com N bits permite representar números com sinal no intervalo [- $2^{(N-1)}$ , + $2^{(N-1)}$ -1], para incluir o intervalo referido é necessário usar, no mínimo, 8 bits (com 8 bits podem-se representar valores inteiros no intervalo [-128,+127]):


$$N \ge max(log_2(90)+1, log_2(90+1)+1), N inteiro \rightarrow N \ge 8$$

Para representar a longitude (intervalo [-180,+180]) é necessário utilizar 9 bits (com 9 bits podem-se representar números inteiros no intervalo [-256,+255]):

$$N \ge max(log_2(180)+1, log_2(180+1)+1), N inteiro \rightarrow N \ge 9$$

b) Tendo-se optado por codificar a latitude e longitude com 8 e 10 bits respectivamente, indique as coordenadas da cidade de Melbourne: 38° Sul (-38), 145° Este (+145).

Para representar o valor -38 em complemento para dois com 8 bits, vamos inicialmente obter a representação de +38 em base 2 e depois calcular o seu complemento (-38):




Como  $+38_{10}$ =00100110 $_2$ , então -38 pode obter-se calculando o complemento para 2 de +38 complementando os bits da representação binária de +38 (complemento para 1) e adicionando 1:

$$-38 = -(00100110_2) = 11011001 + 1 = 11011010_2$$

NOME: \_\_\_\_\_TURMA

A representação do valor +145 em complemento para dois com 10 bits coincide com a representação de 145 em base 2:10010001



c) Admitindo a representação referida em b), calcule em binário a diferença de latitudes das ilhas de Spitzbergen (78° Norte = 4E<sub>16</sub>) e Falkland (52° Sul = CC<sub>16</sub>). Comente o resultado.

Efectuando em binário a operação de subtracção entre os números binários dados obtém-se:



Como os operandos têm sinais opostos (note que foi efectuada uma subtracção e não uma adição!) e o sinal do resultado é diferente do sinal do diminuendo (o operando de "cima"), então podemos concluir que ocorre overflow e que o resultado obtido não é representável em 8 bits.

Outra forma de realizar esta operação consiste em obter primeiro o complemento do diminuidor (-52) e efectuar em seguida uma operação de adição:

$$-52_{10} = -(11001100_2) = 00110011 + 1 = 00110100_2$$
positivo
$$01001110$$


$$+00110100$$

$$10000010$$
resultado negativo

Como o sinal dos operandos é igual e o resultado tem sinal oposto, então pode-se concluir que ocorre overflow e que o resultado (130) não é representável em complemento para dois com 8 bits.

NOME:\_\_\_\_\_TURMA


**2 -** O circuito da figura é um multiplexador de 2 entradas. Na saída Y surge o valor lógico da entrada  $I_0$  caso a entrada de selecção S seja 0, ou surge o valor lógico da entrada  $I_1$  se S=1. Note que este funcionamento só ocorre se a entrada de enable estiver activa (EN = 1) caso contrário a saída será 0.



a) Obtenha a expressão simplificada da saída Y na forma de produto de somas.

Vamos construir a tabela de verdade da função  $Y(En, S, I_1, I_0)$ , o mapa de Karnaugh e construir a função mínima soma-de-produtos agrupando os zeros do mapa de Karnaugh:

En	S	I <sub>1</sub>	$I_0$	Y
0	0	0	0 1	0 0 0 0 0 0 0 0 1 0 1
0	0	1	0 1	0
0 0 0 0 0 0 0 0 1 1 1 1 1	000011110000111	0 0 1 1 0 0 1 1 0 0 1 1 0 0	0 1 0 1 0 1 0 1 0 1 0 1 0 1	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	0	1	1	0
1 1	1	1	1	$\begin{vmatrix} 0 \\ 1 \end{vmatrix}$
1	1	1	1	1




Expressão mínima produto-de-somas:


 $Y=En. (S+I_0).(S'+I_1)$ 

b) Implemente a função obtida em a) usando apenas NORs de duas entradas e inversores.


Vamos começar por construir o circuito lógico OR-AND que resulta da expressão minimizada obtida em a):



Negando as saídas das portas OR e as entradas da porta AND obtemos um circuito só com portas NOR, mas que ainda usa uma porta NOR de três entradas. Note que é necessário acrescentar um inversor na entrada En para que se possa negar a entrada correspondente da porta AND:




Finalmente vamos traduzir a porta NOR de 3 entradas em portas NOR de 2 entradas e inversores:



- c) Recorrendo a um destes multiplexadores e eventuais inversores implemente (utilize o verso da folha):
  - i) um XOR de 2 entradas: A ⊕ B


ii) um AND de três entradas:  $A \cdot B \cdot C$ 

Pretende-se um circuito cuja saída só é 1 quando as 3 entradas são 1 ao mesmo tempo (função AND). Um circuito que usa o multiplexer dado e que realiza essa função é:



NOME: \_\_\_\_\_\_TURMA


3 – Pretende-se projectar o sistema de controlo de temperatura de um cilindro de aquecimento de água. O sistema tem uma saída LIGA que quando é activada (nível alto) liga a resistência eléctrica de aquecimento e uma saída ESCAPE que quando activada (nível lógico alto) abre uma válvula de escape de água, sempre que a temperatura da água ultrapassar um limite crítico. Para controlar a temperatura da água no interior do cilindro dispõe-se de 3 entradas TMAX, TMIN e TCRI, que são activadas (nível lógico alto) quando a temperatura da água no interior do cilindro se torna, respectivamente, maior do que o limite máximo Tmax, menor do



que o limite mínimo Tmin ou maior do que a temperatura máxima admissível no interior do cilindro, Tcritica. O sistema dispõe ainda de duas entradas ligadas a um botão de arranque (**START**) para iniciar a operação e a um botão de paragem (**STOP**) para desligar. Estas entradas tomam o valor lógico alto quando os botões respectivos são pressionados.

Para controlar a temperatura da água no interior do cilindro, a resistência eléctrica deve ser ligada sempre que T for menor do que o valor mínimo Tmin, e deve ser desligada quando for ultrapassado o valor máximo Tmax. Se, por motivo de avaria, a temperatura ultrapassar o limite crítico (activando a saída **TCRI** do sensor de temperatura), deve ser parado o sistema, aberta a válvula de escape e desligada a resistência.

Desenhe o diagrama de transição de estados do sistema descrito, utilizando nomes simbólicos para os estados.



NOME: \_\_\_\_\_TURMA

 ${f 4}$  — Considere a máquina sequencial cuja tabela de transições de estados se mostra. Os estados A, B e C são codificados respectivamente na forma  $Q_1Q_0=00,\,01$  e 10.

	X										
S	0	1	Z								
A	В	С	0								
В	C	Α	0								
C	A	В	1								
	S	*									

a) Identifique as entrada e saídas da máquina e diga, justificando, se se trata de uma máquina de Moore ou Mealy.

A máquina de estados cujo funcionamento é descrito pela tabela tem apenas uma entrada (X) e é uma máquina de Moore porque a única saída Z apenas depende do estado presente.

b) Obtenha o circuito respectivo utilizando flip-flops JK e um critério de custo mínimo (utilize o verso da folha)

Com base na equação característica do flip-flopJK, vamos construir a tabela de transição de estados com a codificação de estados dada. Para o código não utilizado  $(Q_1Q_0=11)$  vamos considerar indiferente o próximo estado, já que é dito para utilizar o critério de custo mínimo.

Flip-flop JK

Equação característica



$$Q = J \cdot Q' + K' \cdot Q$$


Q ->	• Q*	J	K
0	0	0	X
0	1	1	! X
1	0	Х	1
1	1	Х	0

Tabela de excitação:


	Q1	Q0	X	Q1*	* Q0*	J1 K1	J0 K0	Z
٨	0	0	0	0	1	0 x	1 x	0
Α	_0_	0_	1	1	0	1 x	0 x	0
В	0	1	0	1	0	1 x	x 1	0
ь	_0_	_1_	1	0	0	0 x	x 1	0
C	1	0	0	0	0	x 1	1 0 x	1
C	_1_	0	1	0	1	x 1	1 x	1
Estado	1	1	0	х	x	хх	хх	х
não usado	1	1	1	х	x	хх	хх	x

Por inspecção da tabela de verdade, podemos concluir que as funções  $K_1(Q_1,Q_0,X)$  e  $K_0(Q_1,Q_0,X)$  podem ser iguais a 1, e que a saída Z pode ser igual a  $Q_1$ . Para obter funções mínimizadas para as funções  $J_1(Q_1,Q_0,X)$  e  $J_0(Q_1,Q_0,X)$  vamos recorrer a mapas de Karnaugh:

Expressão mínima soma-de-produtos para J1(Q1,Q0,X):  $J1 = Q0 \cdot X' + Q0' \cdot X$ 




Expressão mínima soma-de-produtos para J0(Q1,Q0,X): J0 = Q1'. X' + Q1. X



LEEC - SD 2001/2002

O circuito com flip-flops JK que implementa a máquina de estados pretendida é (as diferentes cores nas ligações servem apenas para ajudar à sua identificação):




c) Supondo que a máquina arranca no estado não definido (em que  $Q_1Q_0 = 11$ ), indique qual o estado seguinte se a entrada X for igual a 0, tendo por base a solução encontrada.

O próximo estado com X=0 a partir do estado  $Q_1Q_0=11$  (estado não definido) pode ser obtido a partir das equações de excitação dos flip-flops JK para as entradas  $J_1$  e  $J_0$  (note que  $K_1 = K_0 = 1$ ):

$$J_1 = Q_0 . X' + Q_0' . X = 1$$
  
 $J_0 = Q_1' . X' + Q_1 . X = 0$ 

Como temos  $J_1K_1=11$  e  $J_0K_0=01$ , pela equação característica do flip-flop JK então  $Q_1*=Q_1$ ' e  $Q_0*=0$ . Assim o estado seguinte a  $Q_1Q_0=11$  será  $Q_1Q_0=00$  (estado A).

5 — Considere o circuito da figura construído com base em contadores 74x163, onde o bloco comparador detecta a igualdade entre as saídas dos dois contadores. Supondo que o estado inicial dos dois contadores é Q<sub>D</sub>Q<sub>C</sub>Q<sub>B</sub>Q<sub>A</sub>=0000, diga justificando qual a sequência de valores obtida nas saídas S<sub>3</sub>S<sub>2</sub>S<sub>1</sub>S<sub>0</sub>.



O circuito da figura é constituído por dois contadores binários que vamos identificar como o de cima e o de baixo. Pretende-se identificar a sequência de valores que ocorrem na saída do contador de cima, partindo de um estado inicial em que as saídas de ambos são zero. Analisemos em primeiro lugar o bloco comparador. Este circuito produz uma saída 1 quando o valor na saída dos dois contadores é igual (é um comparador de igualdade). Esta saída está ligada à entrada enbale (ENP) do contador de baixo, de forma que este apenas conta quando as saídas dos dois contadores são iguais. Além disso, a saída do comparador está também ligada através de um inversor à entrada CLR do contador de cima, o que faz com que quando a saída do comparador for 1, o próximo estado do contador de cima será  $Q_DQ_CQ_BQ_A=0000$ . Note que a entrada LD de ambos está permanentemente não activa (nível lógico 1) de forma que nunca ocorre um carregamento do contador (Load).

A sequência de valores produzida na saída do contador CIMA será (ver tabela abaixo):

0, 0, 1, 0, 1, 2, 0, 1, 2, 3, 0, 1, 2, 3, 4, 0, 1, 2, 3, 4, 5, 0, 1, 2, 3, 4, 5, 6, 0, 1, 2, 3, 4, 5, 6, 7, ... 13, 14, 15, 0, 0, 1, ...


NOME:\_\_\_\_\_TURMA

	estado presente					mo lo	Nota: os valores apresentados para as saídas dos dois contadores estão
	BAIXO	CIMA	CLR	ENP	BAIXO*	CIMA*	representados em base 10
	0	0	0	1	1	0	
	1	0	1	0	1	1	
/	1	1	0	1	2	0 🔻	
	2	0	1	0	2	1	saídas iguais dos dois contadores:
_/	2	1	1	0	2	2	incrementa o contador BAIXO
-	2	2	0	1	3	0	,
	3	0	1	0	3	1	e carrega com zero o contador CIMA
	3	1	1	0	3	2	
	3	2	1	0	3	3 /	/ /
	3	3	0	1	4	0	
	4	0	1	0	4	1	
\							
1	15	0	1	0	15	1 /	
-\	15	1	1	0	15	2 /	
\						. 🖟	
	15	15	0	1	0	0	
	0	0	0	1	1	0	

**6** – O circuito seguinte baseado no registo de deslocamento 74x194 é um detector de uma dada sequência binária na entrada X.

Vcc (5V)

Universal Shift-register 74x194



a) Determine o modo de funcionamento do registo de deslocamento quando S=0.

Se S=0 a entrada S0 vale 0 e como S1=1 o shift-register trabalha em modo shift-left, com a entrada série LIN ligada a X.

b) Considerando S=0, Q<sub>D</sub>Q<sub>C</sub>Q<sub>B</sub>Q<sub>A</sub>=1111 e a sequência na entrada X indicada, complete a tabela seguinte com os valores apresentados na saída Z e diga qual é a sequência detectada pelo circuito.

O circuito detecta na entrada X sequências sobrepostas de 3 zeros consecutivos, assinalando com Z=1:

X	1	0	0	1	0	0	0	0	1	1	0	1	1	1	0	0	0	1
Z	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	1	0

c) Considerando agora S=1, Q<sub>D</sub>Q<sub>C</sub>Q<sub>B</sub>Q<sub>A</sub>=1111 e a sequência na entrada X indicada (que é a mesma da alínea anterior), complete a tabela seguinte com os valores apresentados na saída Z e explique quais as alterações verificadas em relação ao circuito anterior.

Quando S=1, é provocado um Load (S1=1 e S0=1) sempre que é detectada uma sequência de 3 zeros em  $Q_DQ_CQ_B$  (Z=1). Como é carregado para  $Q_D$  o valor de X, e é carregado 1 para  $Q_CQ_BQ_A$ , então é "apagada" a sequência de zeros já recebidos não permitindo detectar sequências sobrepostas:

X	1	0	0	1	0	0	0	0	1	1	0	1	1	1	0	0	0	1
Z	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0

-FIM -