

컴퓨터구조
2023-1학기
과제 2
<이성원 교수님>

학과: 컴퓨터 정보 공학부


학번: 2019202103

이름: 이은비

마감date: 23/04/12

4.1) Figure 2를 기반으로 Signals 값들을 표로 정리하면 다음과 같습니다.

| 4.1.1.7 | RegWrite | MemRead | ALUMux | MemWrite | ALUop | RegMux | B (branch) |
|---------|----------|---------|---------------|----------|-------|--------|------------|
| | 0 | 0 | 1 (immediate) | 1 | ADD | X | 0 |



구조를 따르고 있습니다. ALUMux는 ALU 입력에서 Mux를 제어하는 신호이며, 0(Reg)은 regfile의 출력, 1(immediate value)는 메모리에서 ALU의 2번째 입력으로 값을 선택합니다.

RegMux는 regfile에 대한 데이터 입력에서 Mux를 제어하는 제어 신호이며, 0(ALU)은 ALU의 출력을 선택하고, 1(Mem)은 메모리의 출력을 선택합니다. * Branch에서 X 값은 Don't Care를 의미합니다.

4.1.2) branch Add와 register의 writeport 제어한 모든 source

4.1.3) 사용하지 않는 inputs : Branch Add, register의 writeport
이 둘은 write의 inputs을 만들어 냅니다.

4.4.3) 4.4.2에서와 같이 시그널은 바뀌어 ^{conditional} PC-relative branch 만 지원합니다.

명령어에 접근하기 위한 <2 작업, 이후 I-Mem, Register, Mux, ALU가 차례로 '게시됩니다'.

이러이제부터 PCsrc condition을 게시하기 위해서이고, 이 path의 latencies는 표에 따라.

$$20 + 200 + 20 + 90 + 20 + 90 = 420ps \text{ 일 것을 알 수 있습니다.}$$

4.6.5) 4.6.4의 경우에 추가조건을 설정한 것으로, RegDst 신호가 0일 때 jump condition이 1일 때 fault가 있는 tag를 진행합니다.

Jump가 0일 때 fault, 따라서 jump신호가 1일 때 instruction이 필요합니다.

문제. Jump instruction이 인 경우 RegDst 신호가 레지스터에 기록되지 않기 때문에.

Don't care "X" 이고, 따라서. RegDst는 0으로 설정되도록, 안되도록 가능합니다.

따라서 fault case 잡아낼. 신뢰할만한 test를 할 수 있습니다.

4.7.1)

| | | | | | | | | | | |
|---|----|----|----|----|----|----|----|----|-----|-----|
| → | r0 | r1 | r2 | r3 | r4 | r5 | r6 | r8 | r12 | r31 |
| | 0 | -1 | 2 | -3 | -4 | 10 | 6 | 8 | 2 | -16 |

00010001000000000000000000000000
1010000

sign-extended > 00000000000000000000000000000000

Jump's shift test

4.8.2) pipeline 상에서 LW instruction의 총 지연시간은 얼마이고, non-pipelined에서는 얼마인가?

pipeline 이아닐때는 4.8에서 제한한 값으로 1cycle 진행한다고 생각하면돼.

non pipeline 진행에서는 IF → ID → EX → MEM → WB.

pipeline " IF → ID → IF → IF → EX → MEM → WB. 같은걸로 진행되어서.

$$\text{각각} \rightarrow \text{pipeline} = 1750 \text{ ps} (250 \text{ ps} + 350 \text{ ps} + 300 \text{ ps} + 250 \text{ ps} + 150 \text{ ps} + 300 \text{ ps} + 200 \text{ ps})$$

$$\text{non-pipeline} = 1250 \text{ ps} (250 \text{ ps} + 350 \text{ ps} + 150 \text{ ps} + 300 \text{ ps} + 200 \text{ ps})$$

1.2.a) 1.2 문제에서 제한한 8가지 아미러 중. Assembly lines in automobile manufacturing

Performance v/a Pipeline 타 매칭된 다 읽혀다.

1.4.b) 각 기본 색상에 대해 8비트를 사용하는 색상 디스플레이를 가장합니다. 픽셀당 (R, G, B)

및 frame size는 1280 x 1024 입니다. 1280 x 1280 pixels = 1,310,720 pixels 이고, 각 색상.

R, G, B 개이므로 3 x 1,310,720 = 3,932,160 bytes/frame. 이 값을 풀네. 프레임 100M bytes

네트워크를 전송하는데 걸리는 최대시간.

$$\left(\frac{3,932,160 \text{ bytes} \times \frac{8 \text{ bits}}{1 \text{ bytes}}}{1 \text{ frame} \times \frac{100 \text{ Mbytes}}{1 \text{ second}}} \right) = 0.31 \text{ seconds}$$

(1 frame = 100 Mbytes / second)

1.6 b) pipeline instruction. 다른 아미러 구현을 고려합니다.

명령어는 CP1 (class A, B, C, D) 에 따른 4개의 클래스로 나눌 수 있습니다. clock rate = 2.5 GHz 이고.

CP2가 1, 2, 3, 3, 3 인 P1과 clock rate가 3 GHz 이고 CP2가 2, 2, 2, 2, 2 인 P2입니다.

dynamic instruction 수가 1.0E6 인 프로그램을 class A 10%, class B 20%, class C 50%, class D 20%로 나눈다면 어떤 구현이 바쁠까요?

$$\text{clock cycle (P1)} = 10^6 \times 1 + 2 \times 10^6 \times 2 + 5 \times 10^6 \times 3 + 2 \times 10^6 \times 3 = 26 \times 10^6$$

$$\text{clock cycle (P2)} = 10^6 \times 2 + 2 \times 10^6 \times 2 + 5 \times 10^6 \times 2 + 2 \times 10^6 \times 2 = 20 \times 10^6$$

1.8.1) Pentium 4 processor processor의 clockrate 3.6GHz, 전압은 1.25V입니다.

평균적으로 정적 전력 lower 동작전력 90W를 소비한다고 가정합니다. Core IS Ivy Bridge는 clock rate 3.4GHz, 전압 0.9V입니다. 평균적으로 정적전력 30W, 동작전력 40W를 소비한다고 가정합니다. , 이를 위 2가지 각 processor에 대해 평균 capacity loads를 찾아면

$$C = 2 \times DP / (V^2 F)$$

Pentium 4는 $C = 3.2 \text{E} - 8 \text{F}$

Core IS, 는 $C = 2.9 \text{E} - 8 \text{F}$

임/4cm

1.10.4) 15cm 직경의 wafer의 cost는 12, 89 dies를 포함하여 0.020 defects/cm², 20cm 직경의 wafer는 15의 cost, 100 dies를 포함하여 0.031 defects/cm².

위내용에서 yield가 0.92에서 0.95가 된다고 가정할때, 200mm²의 die area에 대해 연결당 결함 수를 찾아면?

단위면적 (0.92) 당 defects 수 $= (1 - y^5) (y^{5 \times \text{die-area}/2})$
 여기서 $y = 0.95$, 2를 사용하여 계산.
 $\text{die-area} = 2$

$$= (1 - 0.92^{1.5}) / (0.92^{1.5 \times 2/2})$$

$$= 0.043 \text{ defects/cm}^2$$

단위면적 (0.95) 당 "

$$= (1 - 0.95^{1.5}) / (0.95^{1.5 \times 2/2})$$

$$= 0.026 \text{ defects/cm}^2$$

1.11.3) 문제에서 주어진 문제에서, CPI 영향을 나머지 알고 benchmark의 10% 증가(문제)

benchmark의 수가 많아짐에 따라 CPU시간이 증가하는데, 이를 계산하면 다음과 같습니다.

$$\text{CPU time} = N_{\text{instr}} \times \text{CPI} / \text{clock rate}, \text{ 그리고, 만약, CPI와 clock rate가}$$

변하지 않는다면, CPU시간은 Instruction이 증가된 10%에 비례해서 증가함을 유추할 수 있습니다.

1.11.9) $\text{CPU time} = N_{\text{instr}} \times \text{CPI} / \text{clock rate}$

$$\therefore N_{\text{instr}} = \text{CPU time} \times \text{clock rate} / \text{CPI}$$

$$= 960 \times 0.9 \times 4 \times 10^9 / 1.61 = 2146 \times 10^9$$

1.12.3) MIPS의 크지 다른 프로세서의 성능을 비교한다.

$$MIPS = \text{clock rate} \times 10^{-6} / CPI \rightarrow MIPS(P2) = 4 \times 10^9 \times 10^{-6} / 0.9 = 4.44 \times 10^3$$

$$MIPS(P2) = 3 \times 10^9 \times 10^{-6} / 0.75 = 4.0 \times 10^3$$

$$MIPS(P1) > MIPS(P2), \text{performance}(P1) < \text{performance}(P2)$$

1.11.11) Clock rate = $No. \text{instr.} \times CPI / \text{CPU time}$.

$$\text{Clock rate}_{\text{new}} = No. \text{instr.} \times 0.85 \times CPI / 0.80 \text{ CPU time} = 0.85 / 0.80$$

$$\text{Clock rate old} = 3.18 \text{ GHz}$$

1.14.3) Clock cycles을 계산하는 것은 각 Instruction의 노에 대해 다른 CPI 시간을 곱한 것들을 합한 것입니다. 따라서 $\text{clock cycles} = CPI_{FP} \times No. \text{FP instr.} + CPI_{INT} \times No. \text{INT instr.} + CPI_{L/S} \times No. \text{L/S instr.} + CPI_{\text{branch}} \times No. \text{branch instr.}$ 이고, T_{CPU} 는 위값을 이용하여.

$$T_{CPU} = \text{clock cycles} / \text{clock rate} = \text{clock cycles} / 2 \times 10^9$$

$$CPI_{INT} = 0.6 \times 1 = 0.6 / CPI_{FP} = 0.6 \times 1 = 0.6 / CPI_{L/S} = 0.7 \times 4 = 2.8 / CPI_{\text{branch}} = 0.7 \times 2 = 1.4$$

위 모든 값을 적용하면 최종적으로

$$T_{CPU} (\text{before}) = 0.256 \text{ s}$$

$$T_{CPU} (\text{after}) = 0.171 \text{ s} \quad \text{즉 개선된 것을 알 수 있습니다.}$$