基于FPGA的类脑计算平台通用系统架构设计

原创 朱铮皓 等 嵌入式系统专家之声 2026年8月15日 08:00 北京

点击上方"蓝字" 关注我们吧！

嵌入式系统专家之声
嵌入式系统专家之声依托嵌入式系统联谊会专家团队，汇集嵌入式系统产、学、研和媒体...
307篇原创内容

公众号

2026.08.15

本文字数：5848

预计阅读时长：15分钟

摘要

目前，类脑计算所面临的最具挑战性的问题之一是如何高性能且低功耗地进行大规模类脑仿真。本文选用应用生态完整、支持大规模仿真的NEST类脑仿真器，针对NEST类脑仿真器可移植性差、仿真速度慢等问题，设计了一种ARM+FPGA的类脑计算平台的通用性系统架构。本设计采用硬件加速神经元计算模块、通用数据传输接口设计、软硬件协同设计等方法提升了NEST类脑仿真器的性能。在3款类脑计算平台上证明了该架构的可行性，为类脑计算平台提供了一种通用解决方案。

关键词

类脑计算；脉冲神经网络；软硬件协同设计；可编程逻辑门阵列

作者：朱铮皓[1]，华夏[1]，徐聪[1]，柴志雷[1,2]

作者单位：1．江南大学　人工工智能与计算机学院，无锡 214122；2．江苏省模式识别与计算智能工程实验室

中图分类号：TP391.9

文献标识码：A

0 引言

目前，类脑计算[1-2]主要基于脉冲神经网络SNN（Spiking Neural Network）来实现。由于SNN规模较大，因此对SNN进行大规模仿真时如何保持系统的高能效成为类脑计算面临的最大难题。

FPGA作为一种高灵活性、低功耗、高性能的可编程逻辑器件，与开发周期较长的专用芯片[3-4]和功耗较高的GPU[5]相比，更适合用作SNN仿真器的开发平台。Artur等人设计了基于FPGA的脉冲神经网络加速器[6]，Ju等人实现了一种低功耗的深度脉冲神经网络[7]，但并未提出一种通用性解决方案，其工作不具备可移植性。

本文提出了一种ARM+FPGA的类脑计算平台通用性系统架构，通过Petalinux工具配置ARM端的Linux系统，实现系统级开发；将计算时间过长的神经元部分放到FPGA端进行硬件电路设计加速，提升了类脑仿真器[8]性能；设计通用数据传输接口和共享内存，缩短了ARM与FPGA间数据传输时间，并在3款类脑计算平台上证明了该架构的可行性。

1 系统设计

1.1 整体架构设计

本文设计了一种基于ARM+FPGA的类脑计算平台通用性系统架构，如图1所示。该系统架构由ARM和FPGA两部分构成；ARM端搭载了通用Linux系统，负责运行整个类脑仿真器；FPGA端负责对计算量大、运行时间长的神经元部分进行硬件电路设计加速。ARM与FPGA间通过通用数据传输接口进行数据传输，并且在DDR中单独划分一块空间作为共享内存，ARM与FPGA间传输的数据暂存在共享内存中。




图1 系统架构

FPGA的整体设计主要采用HLS方式实现，神经元加速模块使用HLS编写，通过Vivado工具综合生成整个神经元加速器。

1.2 共享内存设计

通过CMA函数申请一段连续的内存来进行ARM与FPGA之间的数据传输，这种方法能够根据每次使用时的实际需求来申请内存大小，但申请的内存起始地址都是随机的，并且每次使用完，内存地址都会自动释放，再次使用时需要重新申请。

在实际运行过程中，ARM与FPGA访问内存的次数较多，为了方便ARM与FPGA之间进行数据交互，应该避免每次使用时都要重新申请内存。本设计在DDR中专门划出一部分用作共享内存，ARM与FPGA之间传输的数据存储在这块共享内存中。

1.3 通用数据传输接口设计

图2为通用数据传输接口设计图，神经元计算部分计算量大、仿真时间较长，将该部分放到FPGA上重新进行硬件电路设计。当ARM端的NEST仿真器开始运行时，会通过内存映射声明一段内存空间用于存放ARM与FPGA需要交互的数据。当仿真运行到神经元更新部分时，ARM将FPGA计算所需数据存入共享内存中，并且在数据传输完成后通过AXI总线给FPGA发送开始信号和数据起始地址。在FPGA部分也有一个AXI接口，当FPGA接收到开始信号后会通过AXI总线从对应地址中读取数据进行计算，计算完成后FPGA会将计算完的结果通过AXI总线传回到共享内存中，并且向ARM端发送完成信号。当ARM端接收到完成信号后从共享内存的指定位置读出所需数据、继续运行NEST，并解除地址映射。




图2 通用数据传输接口

2 Linux系统设计

ARM端搭载的通用Linux系统采用Xilinx提供的Petalinux工具定制。Petalinux工具定制Linux系统有两种方式：一种是根据硬件描述文件配置Linux系统，使用硬件描述文件配置Linux系统能够自定义系统功能，实现系统的高度可定制化；另一种是根据Xilinx官网提供的板级支持包（BSP）进行系统配置，使用Xilinx官网提供的BSP包配置Linux系统，能够自动生成功能较为齐全的Linux系统。本文所设计的通用Linux系统通过官网提供的BSP包进行配置，系统配置流程如图3所示，解析BSP包创建Petalinux工程并配置硬件信息，配置Linux内核加载网络驱动、SD卡驱动等，配置根文件系统编译设备树文件，生成对应目标板的u-boot启动文件。




图3 系统配置流程图

在本系统中，SD卡驱动、串口驱动、网络驱动等功能都可在内核配置中启用。共享内存划分在生成嵌入式系统引导加载程序（u-boot）前，通过修改设备树文件进行。

3 神经元加速器设计

3.1 LIF神经元模型

LIF（Leaky Integrate-and-Fire）神经元是一种电流指数衰减驱动型神经元模型，LIF神经元有两种更新方式：一种是在不应期到来之前只更新部分参数，另一种是不应期到来后更新模电位值，模电位更新公式为：

$$V_m(t)=V_m(t-1)*P_{22}+S_{i_syn_ex}(t-1)*P_{21ex}+S_{i_syn_in}(t-1)*P_{21in}+(S_{ie}(t-1)+S_{i0}(t-1))*P_{20} \quad (1)$$

式中，$V_m(t)$为更新后的神经元模电位值，$V_m(t-1)$为更新前的神经元模电位值，P_{22}、P_{21ex}、P_{21in}、P_{20}为衰减因子（是固定值），$S_{i_syn_ex}$、$S_{i_syn_in}$、S_{ie}、S_{i0}为电流值。

3.2 LIF神经元硬件设计

图4为神经元硬件设计电路，将神经元模电位更新公式设计为四次乘法和四次加法，将每次更新后的模电位值$V_m(t)$与门限值进行比较，若小于门限值，则将$V_m(t)$存下来作为下一次计算的$V_m(t-1)$使用，若大于门限值，则将神经元ID存入ID Buffer供后续计算使用。




图4 神经元硬件电路设计图

3.3 乒乓缓冲设计

LIF神经元计算为串行计算，主要分为数据读取R、数据计算C、数据写回W三个模块。在神经元IP设计过程中，创建2块buffer进行乒乓缓冲处理，如图5所示，由于神经元计算时彼此不存在数据依赖，数据读取、数据计算和数据写回3个过程可以并发执行。当bufferl进行数据计算时，buffer2进行数据读取，将buffer2的数据读取时延与bufferl的数据计算时延重叠，以此类推，将bufferl的数据写回时延与buffer2的数据计算时延重叠，如此重复，将数据读取、数据计算、数据写回3个模块两两重叠，相互掩盖，减少总时延。此外，对神经元计算部分采用流水化设计，在保证资源开销允许的前提下，提高神经元计算并行度，提升整体计算性能。




图5 乒乓缓冲设计图

4 实验结果与分析

4.1 软硬件环境介绍

软件环境：NEST类脑仿真器2.14版本，PyNN API，Petalinux 2018.2，Xilinx Vivado 2018.2，Xilinx Vivado HLS 2018.2（高层次综合工具）。

Xilinx-ZCU102类脑计算平台：采用Xilinx-ZCU102板卡构建，该板卡主芯片为xzcu9eg，它主要由可编程逻辑PL(Programmable Logic)端和嵌入式ARM-Cortex-A53四核处理器PS(Programmable System)端构成。

Zynq-7000类脑计算平台：采用PYNQ-Z2板卡构建，主要由可编程逻辑PL端和嵌入式ARM-Cortex-A9双核处理器PS端构成。

PYNQ集群类脑计算平台：集群每个节点由单块PYNQ-Z2开发板构成，选取集群性能最好的8节点进行测试。

4.2 性能对比

在实验过程中，选用类脑计算经典应用皮质层视觉模型进行测试。该模型使用Caltech 101数据集进行训练以及验证，所用数据集图片像素为128×128，该像素大小的图片产生约13万个LIF神经元，通过负载分析并计算得出该模型神经元内存为24MB，神经元计算量为2.2GOP。

4.2.1 资源占用情况

在实验测试过程中，由于ZCU102片上资源丰富，为保证资源开销合理利用，设计为双核16并行的运行模式，以获得最大的资源利用率。ZCU102资源消耗如表1所列。

表1 ZCU102资源消耗

参数	已用资源	可用资源	百分比
LUT	130529	274080	48%
FF	548160	205155	37%
DSP	960	2520	38%
BRAMS	101	1824	6%

公众号 嵌入式系统专家之声

Zynq-7000类脑计算平台和PYNQ集群类脑计算平台均设计为单核2并行的运行模式。资源消耗分别如表2和表3所列。

表2 Zynq-7000类脑计算平台资源消耗

参数	已用资源	可用资源	百分比
LUT	26231	53200	49%
FF	21600	106400	20%
DSP	120	220	54%
BRAMS	8	280	3%

公众号 嵌入式系统专家之声

表3 PYNQ集群类脑计算平台资源消耗

参数	已用资源	可用资源	百分比
LUT	209848	425600	49%
FF	172800	851200	20%
DSP	960	1760	55%
BRAMS	64	2240	3%

公众号 嵌入式系统专家之声

4.2.2 整体性能评估

实验所用3款类脑计算平台均采用本文设计的通用性系统架构，证明本文提出的基于FPGA的脉冲神经网络加速器架构具有良好的可行性。实验选用类脑经典应用皮质层视觉模型，分别对比Xilinx-ZCU102类脑计算平台、Zynq-7000类脑计算平台和PYNQ集群类脑计算平台，功率、内存大小以及性能等如表4所列。

表4 不同平台性能对比

项目	ZCU102	PYNQ(8)	Zynq－7000
图片计算量/GOP	22	22	22
CPU 主频/GHz	0.67(ARM)＋0.1(FPGA)	0.67(ARM)＋0.1(FPGA)	0.67(ARM)＋0.1(FPGA)
内存大小/GB	4	4	0.5
功率/W	20.1	57.6	7.5
图片更新时间/s	135	283	412
运算性能/(MOP/s)	163	77	53
能效比/(MOP/W/s)	8.1	1.3	7.0

公众号 嵌入式系统专家之声

由表4可知，在性能方面，Zynq-7000由于片上资源较少，其性能最差，图片更新时长是ZCU102的3.1倍，是PYNQ集群的1.5倍。PYNQ集群图片更新时长是ZCU102的2.1倍，PYNQ集群总资源量强于ZCU102，但其性能比ZCU102弱，主要有以下3点原因：第一，集群间存在通信时间，并且随着集群节点数增加通信时间增加；第二，集群主节点将处理好的数据分发给其他各节点进行计算，数据分发占据一部分时间；第三，在图片处理的建立连接阶段只能串行执行。

在能效比方面，Zynq-7000能效比是PYNQ集群的5.4倍，Zynq-7000由于其极低的功耗在能效比方面强于PYNQ集群，但Zynq-7000片上资源较少，无法支持更大规模类脑仿真；ZCU102能效比是PYNQ集群的6.2倍，是Zynq-7000的1.2倍，ZCU102由于其较强的性能和较低的功耗，更新能效比最高。

实验结果表明，本文所提出的通用整体架构、通用数据传输接口以及神经元加速器设计适用于Xilinx公司的Zynq-7000 SoC和Zynq UltraScale+MPSoc系列开发板，具有良好的通用性和可移植

性。同时，基于ZCU102的类脑计算平台性能优势明显，更适合进行大规模类脑仿真。

5 结语

本文提出了一种ARM+FPGA的类脑计算平台通用性系统架构，通过设计通用数据传输接口、共享内存、神经元加速器以及通用系统，为类脑计算平台提供了一种通用性解决方案。同时，在3款类脑计算平台上验证了该系统架构的可行性，可以从以下两方面进行后续研究工作：第一是使用其他类型板卡进一步验证本文所设计的通用性系统架构的可行性；第二是设计其他神经元加速器，进一步提升系统性能。

参考文献

[1]Bargmann C I,Newsome W T. The brain research through advancing innovative neurotechnologies (BRAIN) initiative and neurology[J]. JAMA neurology,2014.71(6):675-676.

[2]黄铁军，施路平，唐华锦，等，多媒体技术研究：2015 - 类脑计算的研究进展与发展趋势[J]. 中国图象图形学报，2018,21(11):1411-1424.

[3]Debole M V.Taba B.Amir A,et al. TrueNorth: Accelerating from zero to 64 million neurons in 10 years[J]. Computer,2019,52(5):20-29.

[4]FischlK D.Andreou A G.Stewart T C, et al. Implementation of the neural engineering framework on the TrueNorth neu-rosynaptic system[C]//2018 IEEE Biomedical Circuits and Systems Conference(BioCAS) 2018:1-4

（本文由《单片机与嵌入式系统应用》杂志社授权发表，原文刊发在2022年第6期）

相/关/推/荐

基于FPGA的多通道高精度信号源设计

STM32+FPGA的异常振动信号采集存储系统

高性能MCU的FPGA原型验证系统研究与平台实现

嵌入式系统专家之声推荐搜索

FPGA | ARM | 嵌入式系统

【点击上方👆搜索词条可查看号内更多其他内容】



关注我们，了解更多精彩内容

转发，点赞，在看，安排一下?

上一篇 · 一种星型拓扑的国产化以太网交换系统