基于FMQL的千兆以太网传输系统设计

原创 张昊宇 等 嵌入式系统专家之声 2026年3月4日 08:02 北京

点击上方"蓝字" 关注我们吧！

嵌入式系统专家之声
嵌入式系统专家之声依托嵌入式系统联谊会专家团队，汇集嵌入式系统产、学、研和媒体...
254篇原创内容

公众号

2026.03.04

本文字数：5805
预计阅读时长：15分钟

摘要

针对国产化有线单元测试台数据传输速率低的问题，提出采用国产FMQL芯片作为控制芯片设计千兆以太网传输系统。以太网数据传输是目前广泛应用的一种传输手段，集成ARM与FPGA的国产FMQL芯片移植了LwIP协议栈，大大简化了设计复杂度。系统设计的关键技术是实现PS端与PL端的数据交互，通过调用FPGA中的AXI-DMA IP核并在ARM中设计一组传输逻辑，成功实现了PL端发送数据最终传输到PC上位机。经验证，此系统可以实现PS 端与PL端的数据交互，且以太网传输速度可达到510 Mbps，能够满足测试台的传输需求。

关键词

以太网；TCP/IP协议；SDK；国产FMQL芯片；LwIP；AXI-DMA

作者：张昊宇，甄国涌，陈建军
作者单位：中北大学 仪器科学与动态测试教育部重点实验室，太原 030051

0 引言

十四五计划表明了国家发展关键芯片的决心，也表明了芯片的国产化替代工作刻不容缓。以太网的应用方式简单、范围广泛、传输速度快，目前以太网传输速率已经达到万兆甚至十几万兆[1]。嵌入式千兆以太网有多种实现方法，例如基于单片机、ARM平台、DSP平台和FPGA平台等。国内外许多高校和研究机构在许多传输系统中都采用了嵌入式以太网解决方案。LwIP是瑞士计算机科学院开发的一套用于嵌入式系统的开源TCP/IP协议[2]，其设计目的在于：保证嵌入式产品拥有完整TC

P/IP 功能的同时，又能保证协议栈对处理器资源的有限消耗，其运行一般仅需几十KB的RAM和40KB左右的ROM[3]。在某有线单元测试台的设计中，主控卡负责将上位机的指令传输到各功能卡中，并负责将各功能卡接收到的数据上传到上位机，为了满足传输速率要求，选择千兆以太网作为测试台到上位机的通信方式。

本系统使用上海复旦微电子的FMQL系列芯片及相关配套设计软件完成了PL端与PS端的设计，实现了以太网的数据传输。由于国产PSOC芯片起步较晚，应用很少，在千兆以太网传输系统的设计中，PL端可以参考ZYNQ的应用，PS端需要在上海复旦微电子定制的SDK 环境中开发。

1 系统方案

FMQL系列可编程融合芯片是复旦微电子的全可编程PSOC芯片，该芯片基于TSMC 28 nm HPC＋工艺设计，集成了其于RM Cortex-A7的高性能四核处理系统PS（Processing System）与可编程逻辑PL（Programmable Logic）。通过多个数据接口和众多互联控制信号，PS端和PL端可以耦合在一起，为实现PS端和PL端的数据交互提供了硬件支持。FMQL芯片可以实现用户软件到片上PS系统，以及硬件资源到PL可编程逻辑的映射。相对于传统的ARM加FPGA两块芯片的解决方案，FMQL芯片将ARM和FPGA集成在一块芯片上，能很大程度提升系统性能，整体芯片面积更小，功耗更低。

程序运行需要提供存储空间，外部存储器采用两片深圳国微公司的256Mx16位DDR SDRAM芯片SM41J 256M16M。

在网络芯片方面有两种方案可供选择，即单物理层芯片方案和物理层加MAC层集成于同一芯片方案[4]。为了更加便于系统控制，本设计选用中电32所的JEM88E1111HV单物理层接口芯片。

本数据传输系统需要在PL端设计中搭建好硬件系统框架，之后由PS端的软件设计来调用和控制这些硬件外设，通过软硬件协同工作。具体实现方案为：以AXI-DMA为核心，实现PSOC芯片内部PS端与PL端的数据交互；以LwIP协议栈的TCP/IP协议为基础，实现PS端DDR与上位机的数据通信[5]。

2 PL端设计

2.1 系统设计

PL端设计由系统模块与数据接收模块组成，系统模块采用Vivado的块设计，包括DMA模块与以太网模块；数据接收模块用VHDL语言编写。本设计的开发工具为Xilinx的Vivado平台与上海复旦微的Procise软件。

FMQL硬件系统设计如图1所示。在系统模块的设计中，PL端外设引出DMA控制器与4 KB深度的Data FIFO,PS端外设引出DDR控制器、以太网MAC层控制器，以及握手信号EMIO，由PS端设计中SDK编译的程序设计控制这些外设接口。



图1 FMQL硬件系统设计

2.2 接口设计

FMQL系列可编程融合芯片的PS和PL之间有4条32位位宽的AXI-HP高性能数据通路，PL的AXI_mas-ter可以通过该通路访问PS端的DDR外部存储，利用AXIDMA模式进行数据交互。本设计中，调用AXI-HP高性能数据通道通过AXI4总线与AXI-DMA IP核进行数据交互。

在FMQL的PL端中，利用AXI DMA和AXI-Stream Data FIFO两个IP核完成数据缓存与连续传输。上述两个IP核之间以及AXI-Stream Data FIFO与数据接收模块之间都是通过AXI4-Stream总线进行传输，该总线是面向高速流数据的传输[6]，不涉及内存地址、读写数据的概念，只有简单的发送与接收，减少延时。该总线时序如图2所示。当从端设备将Tready信号拉高时，表示该设备已做好接收数据的准备；当主端设备的tdata、tkeep、tuser准备就绪之后，将tvalid拉高，启动数据传输；在主设备发送tdata至最后一个字节数据时，将tlast置为高电平，tready置为低电平，该数据传输完成。



图2 AX14 -Stream总线时序图

根据系统总体设计，在Vivado上搭建系统及外设，预留数据输入接口，可以外接PCI、以太网等传输协议。PL 端的Data FIFO有4KB深度的缓冲接收从输入接口传过来的高速数据，DMA控制器负责将Data FIFO内的缓存数据搬运到PS端DDR，GMAC控制器负责将DDR内的缓存数据通过外部的以太网物理芯片传输到PC端上位机。硬件系统在Vivado平台搭建好后需导入到Procise 软件，再进行后续的SDK导出。

3 PS端设计

3.1 系统设计

PS端软件设计可以基于Linux系统开发移植，也可以不移植系统，直接在PS端进行嵌入式开发。本设计选用第二种方法，使用C语言编写，使用工具为上海复旦微基于IAR Embedded Workbench软件的SDK开发环境，包括基本的PL端外设驱动、PS端外设库函数，以及移植好的LwIP协议栈，可以缩短开发周期。

PS端系统设计主要包括三个模块设计，如图3所示。基于EMIO信号的控制模块用来实现PS端与PL端的握手；基于PL端的AXI-DMA的DMA传输模块实现PS端与PL端的数据传输交互；基于LwIP协议栈的TCP传输模块实现PS端DDR与上位机软件的数据通信[7]。首先须初始化LwIP协议栈以及以太网控制器，设置开发板的IP地址、掩码、网关等，并将系统与以太网物理芯片的网络接口连接；然后通过while(1)循环调用TCP传输模块与DMA传输模块，将来自PL端输入接口的数据最终发送到上位机。



图3 PS系统设计结构图

3.2 控制模块

系统有两个控制信号（PL2PS_DATA_READY 与PS2PL_DATA_READY），分别是数据发送信号与DMA传输启动信号。EMIO控制信号作的逻辑为：系统等待数据发送信号拉高，当该信号拉高时，表示PL端可以开始传输数据；当DMA传输启动信号拉高时，DMA传输开启，可以接收PL端的数据，此时数据开始传输[8]。

3.3 TCP传输模块

在TCP模块中，主控卡作为服务器，上位机作为客户端。在TCP服务器初始化时，首先会新建TCP控制块结构tcp_pcb，成功分配内存空间后，会初始化tcp_pcb中各个字段内容。新建控制块后，必须调用tcp_bind函数，将本地IP地址及端口号与该控制块绑定[9]。绑定成功后，服务器调用tcp_listen函数进入侦听状态，等待客户端的连接[10]。当客户端成功连接后，服务器调用tcp_accept回调函数进行处理[11]。

TCP传输模块流程如图4所示。TCP服务器搭建好后，调用TCP传输模块，即tcp_send()函数来进行数据传输。在TCP传输模块中，必须保证当前tcp_senbuf有足够的空间来缓存将要传输的数据，否则会出现丢帧的情况。return 0表示tcp进程没有发生错误，return-2 表示TCP缓存出错。



图4 TCP 传输模块流程图

TCP数据包的发送主要由tcp_write和tcp_output两个函数完成，tcp_write将所要发送的数据写入TCP发送缓存区等待发送，tcp_output函数则将缓存区内数据包发送出去[12]。在发送TCP数据包时，这两个函数须同时配合使用。

3.4 DMA传输模块

本设计AXI-DMA采用了simple transfer方式，其数据流如图5所示。DMA传输需要PS端处理系统主动发起，PS通过AXI总线配置PL端AXI-DMA内部寄存器[13]。传输启动后，AXI-DMA会通过S_AXIS_S2MM 接口接收数据，当AXI Data FIFO发送tdata至最后一个字节数据时其中的tlast信号被拉高，代表本次传输所需要的数据发送完毕。在本次DMA传输结束后，AXI-DMA通过S2MM_introut产生中断信号，PS通过Dma_RxIsr处理中断状态清除AXIDMA的中断标志，在DMA中断函数中，拉高传输完成标志信号packet_trans_done后，一次完整的simple transfer的DMA传输结束[14]。



图5 simple transfer数据流图

DMA传输流程如图6所示。为了保证DMA传输过程中数据帧连续，数据接收采用了乒乓操作的模式，在DDR缓存上开辟了两片缓冲区域交替进行数据接收，这两片地址分别用index=0与index=1

来表示。系统上电后，若PL端数据发送信号PL2PS_DATA_READY为1,则需要判断DMA是否为第一次启动。如果DMA为第一次启动，即first_trans_start为0，则系统重置DMA，并拉低DMA传输启动信号 PS2PL_DATA_READY、拉高上次数据发送完成标志信号last_data_send、拉低DMA传输完成标志信号 packet_trans_done、DMA传输数据到DDR缓存地址[index=0]、拉高PS2PL_DATA_READY信号，即DMA传输启动、拉高first_trans_start信号。



图**6 DMA**传输流程图

传输过程会循环执行，若DMA不是第一次启动，则判断上次DMA传输是否完成，即是否同时满足last_data_send=1与packet_trans_done=1。接收PL端的数据之前将packet_trans_done置0，保证DMA中断正常工作。在同一次循环内，DMA传输数据到缓存[inex]，同时调用TCP传输模块，令TCP将缓存[index+1]内的数传输到上位机。若TCP传输进程出错，则拉低last_data_send信号，重新进入A步骤进行；若TCP传输成功，则Index 自增，且拉高last_data_send信号，继续下一次循环。DMA 初启动流程图如图7所示。



图7 **DMA** 初启动流程图

为了保证数据帧的连续性，需要在下一个DMA传输之前判断上一个循环接收到的数据是否传送完成，即判断last_data_send是否为1，若没有完成，则令TCP取走DDR缓存[index]的值，缓存地址切换到另一片，并将上次数据发送完成标志位置1，然后继续下一个循环。

4 结语

系统建立后，用上海复旦微电子的开发板验证，其中数据输入接口是一个PL端的写递增数模块。本文先通过Windows下的iperf3带宽测试软件进行测试，最终测得此以太网链路速率为660 Mbps。启动上位机后，上位机软件读取的数据如图8所示，最后一栏为递增数的帧计数。系统通信时以太网速度可以达到516 Mbps，如图9所示。

图**8** 上位机接收数据图



图**9** 以太网速度

本设计相较于传统的FPGA千兆以太网通信，简化了PL端以太网传输层协议的设计，通过调用PS端集成好的以太网协议完成数据从PL端到PS端的传输并上传到上位机，缩短了开发周期。对于硬件开发人员，只需要简单的C语言基础便可进行PS端逻辑设计，相较于移植Linux系统的方法，更适合FPGA开发人员学习和设计。

参考文献

[1]柯子龙．汽车制动盘端面跳动自动测量设备的研制[D]．武汉：湖北工业大学，2018.

[2]刘培刚，杜靖中．基于C/OS-II和LwIP嵌入式设备以太网通信研究与实现[J]．电子设计工程，2017,25(16):129-133.

[3]朱升林．嵌入式网络那些事儿：LwIP协议深度剖析与实战演练[M]．北京：中国水利水电出版社，2012.

[4]朱佳齐，白广治，许晏，等．基于FPGA的嵌入式串行千兆以太网设计[J]．单片机与嵌入式系统应用，2012,12(11):5-7.

[5]叶华．SOPC技术在道路交通信息采集系统中的应用研究[D]．北京：北京交通大学，2009.

[6]刘昊昊．基于AD SOC的掌上实时频谱分析仪设计与实现[D]．成都：电子科技大学，2

END

嵌入式系统专家之声推荐搜索

嵌入式系统 | 物联网 | 以太网

【点击上方👆搜索词条可查看号内更多其他内容】



关注我们，了解更多精彩内容

转发，点赞，在看，安排一下?