

基于FPGA的多通道高精度信号源设计

原创 卫冠荣 等 嵌入式系统专家之声 2026年5月23日 08:00 北京

[点击上方“蓝字”](#) [关注我们吧！](#)



嵌入式系统专家之声

嵌入式系统专家之声依托嵌入式系统联谊会专家团队，汇集嵌入式系统产、学、研和媒体...
282篇原创内容

公众号

2026.05.23

本文字数：4775

预计阅读时长：12分钟

摘要

本文将硬件电路与软件编程功能相结合，设计了一种新的信号发生器实现方法，以FPGA作为主要控制核心，通过搭建波形重构电路、模拟开关选通电路、矩形波输出控制电路实现了32路模拟信号并行输出，其中，利用ADG333A模拟开关极大地减少了方波信号输出的边沿时间。实验结果表明，该信号发生器具有输出精度高、输出频率宽、信号稳定可靠等优点，现已广泛应用于航天设备的地面单元测试中。

关键词

FPGA；信号发生器；ADG333A

作者：卫冠荣，文丰，贾兴中

作者单位：中北大学 电子测试技术重点实验室，太原 030051

中图分类号：TP274

文献标识码：A

0 引言

航天设备上配备有各式各样的传感器，将物理信息以模拟信号的形式输出到采编存储器保存，以供后续分析。信号源作为电子测量领域广泛使用的激励源，可以模拟多种信号输出，在航天设备的地面单元测试中发挥着至关重要的作用，但传统的信号源存在输出精度不高、波形种类单一以及不可进行参数预设等明显的缺点。本文设计的多通道信号源以FPGA作为控制核心，在保证输出精

度的同时借由上位机软件灵活预设输出不同类型、不同幅值和不同频率的波形，更加契合航天设备地面单元测试的要求。

1 系统方案

本文设计的多通道信号源属于某型号飞行器地面单元测试的一部分，测试台各模块依靠背板总线完成与主控卡之间的指令交互^[1]，主控卡与上位机软件之间通过USB接口完成通信。该多通道信号源能够并行输出32路信号，输出波形、输出阈值、频率、相位以及方波的占空比等均可由上位机软件预先设置，也可由上位机按照时序设置。其总体设计方案如图1所示。




图1 总体设计方案

2 硬件电路设计

2.1 供电模块硬件设计

信号源的供电分为两部分：

①FPGA芯片供电：FPGA芯片选用XC2S300E，本设计选用TPS70351电源芯片为FPGA提供芯片外部I/O口所需3.3V以及内核所需1.8 V电压。TPS70351电源芯片具备手动复位、电压监测复位、使能控制以及可编程上电顺序等功能，可输出3.3 V/1 A、1.8 V/2 A两路电压，满足FPGA供电要求^[2]；另外，TPS70351可编程上电顺序的功能可以尽可能缩短CPU内核与I/O供电的上电时间，延长芯片使用寿命。TPS70351硬件电路如图2所示。




图2 TPS70351供电电路

②为实现波形重构的电路提供 $\pm 5\text{V}$ 、 $\pm 9\text{V}$ 电压：本设计中 $\pm 9\text{V}$ 由背板总线提供，另选用 $\mu\text{A}7805$ 和 $\mu\text{A}7905$ 三端稳压集成芯片分别将 $+9\text{V}$ 和 -9V 转换为 $+5\text{V}$ 和 -5V ，三端稳压集成电源芯片内部具有保护电路，以防止出现电流过大、产热过多的现象，硬件电路如图3所示。





图3 三端稳压芯片供电电路

2.2 波形重构模块硬件设计

波形重构电路的设计思想是借助直接数字合成技术（DDS）原理，在本设计中，上位机与板卡之间通过USB总线进行指令交互，利用VHDL语言编程功能将复杂的硬件设计软件化。上位机指令以及软件产生的波形数据经由背板LVDS环网发送至信号源板卡^[3]，信号源内部采用LVDS串化/解串芯片DS92LV18接收背板LVDS信号，DS92LV18芯片内部集成数据解串器和数据串化器。接收时，背板的LVDS串行差分信号经过内部数据解串器解串为18位并行数据传输至FPGA，FPGA判读后将波形数据存储到波形存储芯片HM628512中。当信号源需要输出波形时，波形数据经DAC转换

完成后,使能相应的电子开关和通道输出选择地址,选通通道将模拟电压经低通滤波后输出,具体电路设计如图4所示。图中AD768AR是波形重构电路中的核心芯片,为16位电流输出型数/模转换芯片,提供2.5V片上基准源,由此可得DAC的标称电流为:



流经 R_{108} 的电流恒为:

根据AD768AR的特性，DAC满刻度是对应的输出电流，是标称电流的4倍，即 I_{out} 为0~20 mA，根据电路设计可得：

当输入为全“0”时， $I_{out}=0mA$ ， $I_1=0mA$ ，由式（3）可得，此时1点的输出电压 U_1 为2.5V；当输入为全“1”时， $I_{out}=20mA$ ，由 R_{102} 和 R_{105} 分流可得 $I_1=5mA$ ，由式（3）可得，此时1点的输出电压 U_1 为-2.5V，因此1点电压的输出范围为-2.5~2.5V。

$$U_2 = -\frac{R_{145}}{R_{110}}U_1 = -1.7U_1 \quad (4)$$

$$U_3 = \left(U_{REF} \frac{R_{146}}{R_{60} + R_{146}} - U_2 \frac{R_{135}}{R_{134} + R_{135}} \right) \times \frac{R_{134} + R_{135}}{R_{134}} = 1.2U_{REF} - U_2 \quad (5)$$

因此经调理后DAC的输出为-1.25~7.25V。

2.3 多通道信号输出模块硬件设计

本设计中选用ADG506电子模拟开关，将经过DAC转换之后的波形数据切换至相对应的通道，再经过采样保持电路实现多通道信号输出，设计中采样4片ADG506实现64路信号选择输出，引脚EN为使能端，A₀~A₃为4个选通引脚，可将DAC转换完成的波形数据根据地址选通通道送至后续电路。

2.4 矩形波输出模块硬件设计

输出矩形波时，DAC转换完成的波形数据经过采样保持电路后，由于采样保持电路受采样时间限制，导致矩形波输出的边沿时间达到了几μs甚至几十μs，远不能满足被测设备对形波输出的要求，本设计中采用独特的单刀双掷模拟开关切换高低电平的方式来输出边沿时间非常短的矩形波[4]。

单刀双掷模拟开关切换原理图如图5所示，单刀双掷模拟开关ADG333A的A、B两端分别接高、低电平。当开关由A端切换到B端时，产生矩形波的下降沿；当开关由B端切换到A端时，产生矩形波的上升沿，ADG333A的导通和关断时间分别为90ns和80ns，完全满足矩形波输出边沿时间的指标要求，具体电路如图6所示。




图5 单刀双掷模拟开关切换原理图




图6 矩形波输出控制电路

3 FPGA逻辑设计

上位机设定好波形信息并启动信号发生器，上位机发的命令和数据信息通过背板总线传输至信号发生器，经过DS92LV18解码后进入缓存模块^[5]，主控模块按照设计好的时序从缓存模块中读出数据，按照协议内容解析出波形类型、幅值和频率等参数，通过控制模拟开关实现相应波形的输出。

3.1 LVDS解码模块

信号源上电后，首先执行全局复位指令，之后判断LVDS解码芯片DS92LV18是否同步。若同步，当串行差分信号输入后^[8]，DS92LV18将串行差分信号解串，并根据协议内容判断地址位是否正确。若不正确，则将信号继续转发至背板环路中。若正确，则继续解析命令和数据，并将解析到的数据缓存到缓存模块中。逻辑流程图如图7所示。




图7 LVDS解码流程示意图

3.2 主控模块

主控模块是整个信号源的“控制核心”，主要功能包括：①上位机发送至信号源命令的判读、解析、缓存和调用；②控制DAC电路的模 / 数转换、模拟开关的通道选择^[6]、矩形波输出模拟开关的切换控制。

3.2.1 上位机命令的解析与调用

在本设计中，上位机下发的数据为128位，其中，前64位为频率控制字，后64位为输出波形类型与幅值信息。在收到上位机下发的数据后，程序先进行初始化，然后将数据中的标志位和校验位清除，接着读取FIFO中缓存的有效波形信息（其中包括输出波形类型、波形幅值大小以及波形的输出频率），将波形的有效信息存入相应的数组后，下一步执行的标志位被置为有效，继续执行下一步操作。

3.2.2 控制模拟开关切换

DAC的数据转换、ADG506以及ADG333A的开关切换都需要主控模块进行时序控制，在本设计中将32路输出信号分为4组，运用流水线的思路实现对4组波形信号的输出。当数据总线接收到第一组波形信息并将其输出给第一组的DAC后，数据总线处于空闲状态，在第一组DAC的数据保持时间结束时，数据总线接收到第二组波形信息，当第二组波形信息输出至第二组的DAC后，数据总线再次处于空闲状态等待第三组波形信息的写入。ADG506和ADG333A的开关切换控制也是同样的原理^[7]，充分利用DAC数据的保持时间来实现32路信号的并行输出。

3.2.3 控制方波信号输出

由于方波信号的特殊性，在本设计中，通过控制单刀双掷模拟开关ADG333A的切换实现对方波信号和非方波信号的区分。当输出非方波信号时，主控制模块控制ADC333A引脚置“0”，此时B通道闭合，A通道关断，信号由B通道输出；当输出方波信号时，主控制模块通过时序控制ADG333A引脚周期性置“0”，信号由A通道和B通道交替输出，形成方波信号。

控制逻辑中采用15位计数器，控制方波的相位（Ch_ph）、频率（Ch_fr）和占空比（Ch_du），计数周期为1ms。当信号发生器启动后，相位计数器Ph_cnt开始计数，同时与Ch_ph比较，当达到相位值时频率和占空比计数器（Ch_cnt）开始计数，主控模块控制开关引脚逻辑置“1”，当Ch_cnt达到占空比数值时主控模块控制开关引脚逻辑置“0”，当Ch_cnt达到一个波形周期时计数器清零重新开始计数，主控模块控制开关引脚重新置“1”，从而在输出端产生连续的方波信号。具体控制逻辑流程图如图8所示。




图8 控制方波信号输出流程示意图

利用上位机软件预先设置各通道输出波形参数并下载到信号发生器，启动信源后，在信号输出端用示波器测量波形输出如图9所示。图9为幅值4V、频率1kHz的方波信号；图10为方波信号边沿时间测量，为190 ns，远小于1 μ s；图11为频率10Hz的正弦信号；图12为频率10Hz的三角波信号；图13为频率10Hz的锯齿波信号；图14为幅值3V的直流信号。信号输出精度高、频率范围宽、稳定可靠，各方面指标均满足技术条件要求。




图9 方波信号测量



图10 方波边沿时间测量




图11 10 Hz正弦波信号测量




图12 10 Hz三角波信号测量




图13 10 Hz锯齿波信号测量




图14 直流信号测量

5 结语

本文将硬件电路与软件编程功能相结合，设计了一种新的信号发生器实现方法，以FPGA作为主要控制芯片，通过构建波形重构电路，可并行输出32路高精度信号（如直流、正弦波、三角波、锯齿波以及方波），信号输出精度优于满量程的0.065%，输出的矩形波边沿时间远小于 $1\mu\text{s}$ ，具有

信号精度高、频率范围宽、输出稳定、成本低等优点，在航天设备的地面单元测试中具有良好的应用前景。

参考文献

■■■■

[1]徐文强. 雷达视频回波模拟的关键技术研究[D]. 太原: 中北大学, 2007.

[2]王红亮, 黄洋文. 基于FPGA的可程控多路信号源设计[J].火力与指挥控制, 2010,35(6):97-99.

[3]张晋项, 任勇峰, 单彦虎, 等. 基于FPGA的可调节信号发生器的设计与实现[J]. 电子设计工程, 2019,27(22):137-141.

[4]谢标. 基于FPGA的任意波信号发生器的硬件设计与实现[D]. 北京: 北京工业大学, 2015.

[5]汪洋. 基于FPGA的多模多通道相参信号源设计[D]. 成都: 电子科技大学, 2017.

[6]叶忠彬. 基于FPGA的数字频率合成系统的设计与实现[D]. 成都: 电子科技大学, 2011.

(本文由《单片机与嵌入式系统应用》杂志社授权发表，原文刊发在2022年第4期)

相/关/推/荐

基于FPGA的小尺寸嵌入式高速存储系统设计

SRIO的高速数据传输系统解决方案

STM32+FPGA的导常振动信号采集存储系统

 嵌入式系统专家之声推荐搜索

嵌入式系统 | FPGA | 传感器

【点击上方👆搜索词条可查看号内更多其他内容】



微信搜一搜



嵌入式系统专家之声

 关注我们，了解更多精彩内容 

 转发，点赞，在看，安排一下？

期刊论文 · 目录

上一篇 · **SRIO**的高速数据传输系统解决方案