

FPGA控制的以太网接口数据转发装置设计

原创 文丰 等 嵌入式系统专家之声 2026年8月5日 08:00 北京

[点击上方“蓝字”](#) [关注我们吧！](#)



嵌入式系统专家之声

嵌入式系统专家之声依托嵌入式系统联谊会专家团队，汇集嵌入式系统产、学、研和媒体...
304篇原创内容

公众号

2026.08.05

本文字数：5387

预计阅读时长：14分钟

摘要

本文设计的数据转发装置是某型号飞行器图像采集装置的一部分，数据转发装置以FPGA作为主要控制核心，W5300作为主要接口芯片，搭建了以太网接口模块、USB通信模块以及电源管理模块，主要实现了为可见光采集设备供电并将采集到的图像数据经过编帧打包后传输至上位机或数据存储装置的功能。实验结果表明，该数据转发装置供电可靠、数据传输速率可达4Mbps，性能稳定，现已广泛应用于飞行器的飞行试验中。

关键词

FPGA；W5300；以太网

作者：文丰，卫冠荣，贾兴中

作者单位：中北大学电子测试技术重点实验室，太原 030051

中图分类号：TP274

文献标识码：A

0 引言

飞行器在研制过程中会进行多次飞行试验，试验成本高、研制周期长，因此，如何能将飞行器飞行过程中的飞行参数完整可靠地保存下来至关重要。目前，飞行器都会配备采集存储装置，但是普遍存在传输速率不高、不易安装且造价较高的问题^[1]。本文设计的数据转发装置通过W5300以太网芯片将可见光采集单元的数据以4 Mbps的速率传输至上位机或数据存储装置^[2]，既可实现实时监

测飞试图像^[3]，也可在试验后回收数据存储装置、对试验数据进行分析^[4]，且整体设计轻便，易于安装，更加符合现阶段飞行器试验的要求。

1 系统方案

本文设计的数据转发装置属于某型号飞行器图像数据采集装置的一部分，上位机软件与数据转发装置通过USB接口进行通信^[5-6]，数据转发装置与可见光采集单元通过W5300以太网接口进行通信。在测试模式下，上位机软件下发控制指令，数据转发装置将指令传输至可见光采集单元，可见光采集单元完成对舱段可见光图像的采集，采集到的图像由视频压缩模块压缩编帧后经以太网接口传输至数据转发装置的FPGA，FPGA将接收到的码流编帧打包后分为两路传输，（一路传回上位机软件，解码后用于实时监测；另一路传输至数据存储装置用于飞试后回收）。其总体设计方案如图1所示。




图1 总体设计方案

2 硬件电路设计

2.1 供电管理模块电路设计

数据转发装置设计有两种供电方案：①在单元测试模式下，通过USB电缆接外部电源供电或由数据转发装置内嵌的两块互为备份的锂电池供电；②在飞试状态下，无法通过USB电缆接外部电源

图3中, 将锂电池供电电压或者外部9V供电转换为VCC的电路, 稳压芯片选择MIC29302WT-5。MIC29302WT-5的1引脚为芯片使能逻辑引脚, 控制芯片处于"ON/OFF"状态, 当V1>2.4V时芯片处于"ON"状态, 当V1<0.8V时芯片处于"OFF"状态。




图3 二次电源供电电路

当USB电缆连接时，USBVCC控制二极管D2导通，FPGA的I/O口电压约为3.3V，此时即使上位机软件发送电源使能信号，二极管D3也处于截止状态（同时可以防止电流回流烧坏FPGA芯片），二极管1N5822正向导通压降为0.52V，1引脚上的电压为： $V_1=5-0.52=4.48V$ ，（此时MIC29302WT-5处于"ON"状态。）

当USB电缆未连接时，上位机软件发送电源使能信号，FPGA的I/O口控制二极管D3导通，二极管D2截止，1引脚上的电压为： $V_1=3.3-0.52=2.78V$ （此时，MIC29302WT-5也可处于"ON"状态）。

当连接外部9V供电时，二极管D4导通，D5、D6截止（同时也可以防止电流回流烧坏锂电池），9V电压加载到稳压芯片的输入端；当未连接外部电源时，二极管D4截止，D5、D6其中一个二极管导通，锂电池电压加载到稳压芯片的输入端。MIC29302WT-5的输出电压VCC则由R₅₇与R₅₈的阻值决定，具体公式如下：

$$VCC=1.24 \times \left(\frac{R_{57}}{R_{58}} + 1 \right) = 1.24 \times \left(\frac{12k\Omega}{3.74k\Omega} + 1 \right) \approx 5.2V$$

其中，1.24V为芯片内部提供的基准电压。VCC电压生成后，再经TPS70345PWP、TPS75225QPWP电源芯片生成电路所需的3.3V、2.5V和1.2V电压。

2.1.3 锂电池电压检测电路

为了防止试验过程中出现供电不足的情况，需对锂电池电压进行监测，图4即为锂电池电压监测电路。




图4 锂电池电压监测电路

电路选用AD7911双通道A/D采集芯片，由于芯片采用3.3V供电，采集模拟量电压范围限制在-0.3~3.6V，因此需要利用2MΩ电阻与1MΩ电阻分压，将锂电池电压调理到2.6V左右，然后经过采样、保持、量化、编码4个过程将锂电池电压采集FPGA，再通过USB接口传至上位机，经过上位机软件处理后显示在软件界面上。

2.2 以太网接口模块电路设计

设计选用FPGA控制W5300实现以太网通信，采用TCP/IP传输协议，设计了两对差分线实现指令和数据的收发。FPGA通过直接寻址的方式访问W5300，FPGA的I/O口直接与W5300的16位数据线接口、10位地址线接口和控制接口相连。电路中将BIT16EN引脚拉高，将W5300配置为16位数据总线传输模式，TEST_MODE[3:0]引脚均接信号地，将W5300配置为PHY模式，OP_MODE0接3.3V拉高，OP_MODE1和OP_MODE2接信号地置低，将W5300配置为全自动握手模式。设计中还选用了H1102NL隔离变压器，首先，H1102NL隔离变压器可将PHY发送的差分信号用差模耦合的线圈耦合滤波后，起到增强信号的作用；其次，隔离变压器两边设备间的不同电平防止不同电压通过差分线传输损坏设备；最后，它还具有选频功能，极大地抑制阻带信号的传输，增强抗干扰能力。具体电路设计如图5所示。




图5 以太网接口外围电路

2.3 USB通信模块电路设计

数据转发装置与上位机的指令交互和数据收发是通过USB接口实现的，设计中选用CY7C68013芯片。该芯片内部集成8051内核、I²C控制器和4个FIFO，信号传输速率最高可达480 Mbps，芯片支持 Slave FIFO模式和GPIF模式，设计中采用GPIF模式，实现芯片与FPGA的无缝对接。

CY7C68013芯片是低电平复位芯片，电路中晶振输入引脚由时钟信号驱动，内部PLL会在VCC达到3V后的200μs内稳定，因此，设计中采用R₈₀(10kΩ)电阻和C₉₇(10μF)电容的串网络提供复位信号，当连接USB电缆后USBVCC给电容C₉₇充电，当电容两端电压达到复位电压阈值后芯片退出复位状态。充电时间常数 $\tau=RC=10^4 \times 10^{-5}=0.1s$ ，可以保证内部PLL此时已达到稳定状态。电路中R₈₀电阻两端还并联了二极管1N4148，防止USB接口拔出后又立即插上时电容放电过程中两端电压未降至复位电压的阈值以下，并联1N4148可以在电容放电过程中提供一个极小的导通电阻，缩短放电时间，保证USB接口拔除后能达到复位状态。由于CY7C68013芯片是3.3V电压供电，因此电路中还利用MAX1658电源转换芯片将USBVCC转换为3.3V给芯片供电。具体电路设计如图6所示。




图6 USB接口外围电路

3 数据转发装置逻辑设计

3.1 复位逻辑

设计中以FPGA作为主控芯片，借助VHDL语言实现W5300的逻辑控制。由于，W5300以太网接口芯片不具备上电自复位功能，因此，在进行初始化之前，首先由FPGA的I/O口给出低电平复位信号，且为保证内部PLL逻辑稳定，RESET引脚电平需至少保持2 μ s后保持高电平10ms。

3.2 W5300初始化

W5300上电复位之后执行初始化操作，共需3个步骤：①配置主机接口；②设置网络参数；③分配存储器。配置主机接口时，从系统基地址开始，采用每两个字节递增的方式将MR寄存器、COMMOM寄存器和SOCKET寄存器映射到主机的存储空间中，中断寄存器IR和中断屏蔽寄存器IMR与W5300执行中断操作有关。当IR寄存器和IMR寄存器的对应位为1时，产生中断请求；当IR寄存器写入"0x0000"时，不产生中断请求，FPGA通过识别中断寄存器的数据位来响应中断请求。设置网络参数时，需要对硬件地址寄存器、网关IP地址寄存器、子网掩码寄存器和本机IP地址寄存器进行配置，数据转发装置的网络参数配置如表1所列。W5300配置16个8KB的存储器单元，由存储器单元类型配置寄存器和存储器大小配置寄存器给每个端口分配TX/RX存储器。

表1网络系统参数配置

网络参数	服务器	客户端
硬件地址	00.1E.C9.08.92.53	00.1E.C9.08.92.54
网关 IP 地址	192.168.0.1	192.168.0.1
子网掩码	255.255.255.0	255.255.255.0
本机 IP 地址	192.168.1.2	192.168.1.101
端口号	9055	9005

3.3 W5300端口设置

初始化完成后，需对W5300的8个通信端口进行配置。首先，客户端需对目标地址进行配置，建立连接后S1_DIPR和S1_PORTR会自动设置为客户端IP地址和端口号，端口通信方式由S1_MR寄存器决定。

3.4 数据接收

完成初始化和端口配置后，当RX存储器中有数据时，开始接收数据。当Sn_MR寄存器的ALIGN位为"0"时，数据包中包PACKET_INFO和有效数据；当ALIGN位为"1"时，数据包中只包含有效数据，有效数据通过FIFO从RX存储器的缓存区读出，数据读取完成后执行RECV命令，数据接收完成。数据接收流程如图7所示。




图7 数据接收流程图

4 实验结果

利用上位机软件发送实时监测的指令，指令通过数据转发装置下发到可见光采集单元，可见光采集单元再将采集到的数据通过数据转发装置返回上位机，经过视频播放软件还原为实时画面。图8即为可见光采集单元拍摄到的实时画面，同时在上位机软件界面还可实时监测锂电池电压数据，如图9所示。实验结果证明，数据转发装置锂电池满电情况下可满足装置正常工作时间大于2h，传输图像数据稳定可靠，传输速率可达4Mbps，还原实时画面清晰，无拖屏、花屏现象，无明显延迟，符合现阶段飞行器飞试实验要求。




图8 实时采集画面



图9 锂电池电压监测数据

5 结语

本文设计的数据转发装置以FPGA作为控制核心，W5300作为主要接口芯片，不仅为图像采集装置的其他模块提供稳定的供电来源，而且实现了从可见光采集单元到上位机和数据存储装置之间的指令交互和数据转换，既可实时监测飞行器的飞行状态，也可通过硬回收方式对飞行参数进行详细分析，且数据传输速率高、整体设计轻巧、便于安装，具有一定的应用前景。

参考文献

...

- [1]车艳霞，任勇峰，刘东海．一种小体积高速数据记录器的设计与实现[J]．自动化与表，2011,26(11):9-11,44.
- [2]蒋昌龙，马骋，张绪纲，等．高速连续数据记录系统中双页缓存的设计和实现[J]．微电子学与计算机，2002(9):47-49.
- [3]余亚刚．基于CY7C68013A的USB通信接口设计[J]．信息通信，2017(5):64-65.
- [4]刘瑞芳，丁卫平，曾海燕．基于CY7C68013A的无线多路温度采集系统的设计与开发[J]．电子技术，2015,44(11):48-49,40.
- [5]钱宏文，付强，杨文豪．基于FPGA的集成式测试系统的设计与实现[J]．电子设计工程，2021,29(5):75-79.
- [6]杜志美，文丰，张凯华．基于W5300的高速数据传输系统设计与实现[J]．兵器装备工

(本文由《单片机与嵌入式系统应用》杂志社授权发表，原文刊发在2022年第5期)

相/关/推/荐

STM32+FPGA的异常振动信号采集存储系统

基于FPGA的多通道高精度信号源设计

基于FPGA的小尺寸嵌入式高速存储系统设计

海量工业大数据并行传输与扩容存储系统设计

基于FMQL的千兆以太网传输系统设计

【点击上方👆搜索词条可查看号内更多其他内容】



微信搜一搜



嵌入式系统专家之声



公众号 · 嵌入式系统专家之声



----- 关注我们，了解更多精彩内容 -----



转发，点赞，在看，安排一下？

期刊论文 · 目录

上一篇 · 基于CANopen协议的侦察臂多电机运动控制系统