

Buck占空比的极限：从纳秒到直通

原创 硬件之路学习笔记 硬件之路学习笔记 2026年5月17日 13:12 浙江

在深入极限工况之前，我们先回顾Buck电路最核心的**伏秒平衡**原理。在理想连续导通模式（CCM）下，输出电压 V_o 与输入电压 V_{in} 及占空比 D 的关系极为简洁： $V_o = D \times V_{in}$ ，理想条件下：

- 只要占空比够低就能实现极高输入输出压差
- 只要占空比等于100%，就能实现输出电压等于输入电压。

现实世界并非理想。实际的Buck变换器受限于**最小导通时间 $T_{on}(min)$** 、**最小关断时间 $T_{off}(min)$** 以及**自举供电**的限制，无法真正达到0%或100%的占空比。正是这两个物理极限，构成了我们今天的讨论核心：**最低占空比与最高占空比**。

1. 高压输入，低压输出——占空比的最小极限

假设我们需要设计一个电源：输入电压高达60V，输出电压仅为3.3V，给FPGA或CPU供电。开关频率设定为500kHz（周期 $T_s = 2\mu s$ ）。根据理想公式，此时的占空比需要低至： $D = 3.3/60 \approx 0.055$ 。这意味着，功率管需要在 $2\mu s \times 0.055 = 110ns$ 的时间内完成导通，这110ns不仅仅是导通时间，它必须涵盖MOS管的开启、稳定导通、关闭的全过程。

开启过程

开启过程时间分为两部分：

- 导通延迟时间——栅极驱动电压从0V上升到 $V_{gs(th)}$ 起点的时间。在此期间，MOS管尚未导通，漏极电流为0
- V_{DS} 下降时间——栅极电压从 $V_{gs(th)}$ 开始增大，MOS开始导通，MOS漏极电流增大至满负载电流，随后停留在米勒平台区，这个过程 V_{DS} 一直下降

稳定导通

这是指米勒平台结束后，栅极电压上升到满幅，MOS管完全导通的持续时间

关闭过程

相对于开关过程的导通延迟和上升时间，关断过程也不是瞬时完成的，也是有两个过程：


- 关断延迟时间——驱动电压从满幅下降到米勒平台顶部。此时MOS管依然处于导通状态。
- VDS上升时间——栅极电压通过米勒平台下降。MOS管开始关断，VDS上升，ID下降。这是窄脉冲设计中最受限的地方。由于米勒电容的存在，关断过程通常比开启过程更慢。

最低导通时间限制：

BUCK芯片是有最低导通时间的，例如150ns，那么当所需的导通时间（如上述计算中的110ns）逼近芯片的150ns时，将出现以下问题：

- **脉冲受限**

控制环路要求更窄的脉冲，但芯片物理上无法输出，导致实际占空比D大于预期占空比，进而输出电压失控升高。




$$D = \frac{T_{on(min)}}{T_{off}}$$

大于理想的占空比，导致输出电压提高

- **频率反走**

为了维持极窄的导通时间，许多现代芯片会进入**频率反走**模式，主动降低开关频率，延长周期，以保证在固定的最小导通时间内仍能维持输出电压稳定。



$$D = \frac{T_{on(min)}}{T_{off} (增大)}$$

等于理想的占空比，输出电压稳定在目标值

- **峰值电流剧增**

当占空比极小时，电感在极短的时间内储存能量，却要在极长的时间内释放给负载。这会导致电感电流的峰值与有效值差异巨大，不仅增加了电感体积，还会在输出电容上产生巨大的纹波，严重拉低效率。

为了解决最小占空比限制，常采用以下策略：

- **选择“快”的芯片**

：直接选用具有超低最小导通时间的控制器，例如一些针对GaN设计的驱动器，能将导通时间压榨至几十纳秒。

- **降低开关频率**

：这是最直接的折衷。频率降低，周期变长，同样的最小导通时间对应的占空比会更小，从而满足高压降压需求。但这会增大电感体积。


- **两级架构**

：当降压比极大时（如48V转1V），单级Buck效率极低。采用**两级架构**（48V转12V，再12V转1V），虽然增加了器件，但整体效率反而可能更高，因为避开了极限占空比带来的巨大损失

2. 低压差模式——占空比的最大极限

现在我们来看另一个极端：**输入电压仅仅略高于输出电压**，这种条件下，转换器目标的占空比可能是95%以上甚至是“100%”，也就是上管几乎全程导通，然而大部分高压BUCK芯片都是采用NMOS作为上管，要想驱动NMOS上管，就需要自举电路，自举电路可以参考前文：

由于自举电路需要在下管导通时给自举电容充电，在上管导通时放电给NMOS驱动器，因此无法实现100%占空比，实际上不只是100%才会有问题，只要下管导通时间过短（小于 $T_{off(min)}$ ），自举电容电压在上管导通期间就会提前耗尽，导致上管无法完全开启，导通电阻 $R_{ds(on)}$ 剧增，效率崩溃，输出电压跌落。



$T_{off(min)}$ 的存在导致无法实现极小的输入输出压差，即输出电压会低于目标输出电压。




$$D = \frac{T_{on}}{T_{off(min)}}$$

小于理想的占空比，输出电压小于目标值

传统对策——降频

为了解决这个问题，传统芯片检测到占空比需求过高时，主动降低开关频率 f_{sw} 。 $D_{max}=1-(T_{off(min)} \times f_{sw})$ ， f_{sw} 降低后， D_{max} 就会提高，进而实现更低的压差。当然这样也会增大电感体积，且过低的频率会进入人耳听力范围。




$$D = \frac{T_{on}(\text{增大})}{T_{off}(\text{min})}$$

等于理想的占空比，输出电压稳定在目标值

先进的芯片解法——直通模式

既然受限的原因是自举电路，那么直接采用额外稳压电荷泵即可，完全避免依赖芯片 SW 引脚摆动才能运行的传统自举电路，即使 SW 脚长时间保持高电平，内部电路依然能为上管栅极提供稳定的驱动电压。



设计避坑：参数权衡与选型

在实际选型中，我们并不能只看输入输出的电压数字，而必须计算“极限占空比”是否落在芯片的能力范围内。

- 输入输出高压差时：开关频率受最小导通时间限制，另外有的芯片不一定会自动降频，受限时可能完全不能正常工作，必须手动计算并设置合理的开关频率，常规做法是：先根据 $D = V_o / V_{in}$ 计算所需占空比，再反推最大允许开关频率 $f_{sw}(\max) = D / t_{on}(\min)$ ，然后将频率设定在此值以下。
- 输出输出低压差时：开关频率受最小关断时间限制，选型设计时可以考虑支持直通模式的芯片

欢迎评论区讨论，别忘了关注、点赞！！！！



硬件之路学习笔记

硬件电路学习记录，学习电源、运放、电阻电容、电感、MOS管、三极管等；一起学习一...

162篇原创内容

公众号

更多优质文章请点击“阅读原文”进入MPS论坛

点一下!



阅读原文