一颗存储芯片只有几百个bond pad，如何控制上亿单元的数据存储的？

原创 Old_Hao 集成电路封装设计 2026年3月4日 08:01 上海

写完了存储的基本工作原理，一个问题突然在脑子里闪过：我们封装常见的存储芯片，一个DIE上也就百十个pad，但其可存储的数据在GB级别——高达数十亿存储单元。读、写、擦除时需要精确控制每一个存储单元的栅极、源极、漏极，而封装上只有这么少的接口，究竟如何指挥千军万马？

今天的内容作图比较占空间，我们需要简化一下存储单元结构。以DRAM为例：



假如我们需要控制16个存储单元，可以将其分布为4*4阵列。每一行的栅极连在一起，形成字线(word line)；每一列的漏极连接在一起，形成位线(bit line)；如此便可通过4行字线和4行位线来控制每个单元的数据存储。



假设我们想给下图红色区域单元写入数据1，只需要将对应的行(字线)接高电平(如5V)，其余接低电平(如0V)，对应的列(位线)接数据1，其余接数据0；此时对应的MOS管漏、源导通，给电容充电，数据即写入该单元。



如此方式，用2N个I/O（N条字线 + N条位线）就可以控制N^2个存储单元。

但这还不够，如何再减少控制I/O数量？那些大聪明们又对字线和位线分别引入二进制解码器。如下图：



该解码器由与、非门组成(我只记得这是计算机系统的知识，忘记了什么时候学的)。非门指的是输入1则输出0，输入0则输出1；与门指的是输入两个1的时候输出1，其余均输出0。因此则可以通过输入端两个I/O的电位分别控制4个输出端。

假设我们要让“输出2”置1，其余1、3、4均输出0，只需要将“输入1”置0，“输入2”置1即可：



如此即可实现2控4，用二进制解码器控制行、列：



这里需要指出，构成行、列解码器的与、非门，也可以用MOS管实现，这里就直接在网上找图贴上来就好。



这意味着什么？意味着行、列解码器也可以通过类似的工艺直接做进芯片中。(解码器，与、非门不在我们今天的讨论范畴，简单带一下，知道这么回事就好)

这就完了？如何再进一步？

我们在列解码器4个输出端与每个位线之间各串联一个MOS管(下图红色框：就叫它列控制MOS吧)，然后将4个列控制MOS管的栅极连接在一起(下图紫色线：就叫它列控制开关吧)。



当列控制开关输入高电平时，4个列控制MOS 管均导通，列解码器则可以控制位线电平；当列控制开关输入低电平时，4个列控制MOS管断开，列解码器则不能控制位线电平。如此做的意义在于我们只增加了一个I/O，便可以控制整个存储阵列是否工作。

我们假设上面介绍的这个4*4阵列是一个可以存储16bit数据的芯片，外部接口由两个行地址引脚、两个列地址引脚，以及一个列控制引脚组成，顺便再将其进行结构简化：



当我们有两个同样的芯片时，只需要将其对应的行、列地址引脚连接。通过控制“列控制开关1、2”的电平来控制给哪个芯片写数据。最终的结果 便是，引脚增加了两个，可控制的存储单元数量增加了一倍。



由此也可以看到，实际上我们平时封装过程中见到的裸DIE，其表面的焊盘并非直接连接存储单元，而是连接着负责控制行、列地址的MOS管。

关于有限I/O如何指挥千军万马的话题就到这，实际上还要研究各种时序，要复杂的多。但我们了解到这就够了，足以支撑我引入下一篇文章了：《先进封装与传统封装相比，信号速度到底快在了哪里？》

作者提示: 个人观点，仅供参考