用于FPGA的双向引脚多功能复用电路

原创 张鑫刚 等 嵌入式系统专家之声 2026年9月2日 08:00 北京

点击上方"蓝字" 关注我们吧！

嵌入式系统专家之声
嵌入式系统专家之声依托嵌入式系统联谊会专家团队，汇集嵌入式系统产、学、研和媒体...
312篇原创内容

公众号

2026.09.02

本文字数：5260
预计阅读时长：14分钟

摘要

提出一种应用于含有多个功能模块的FPGA工程中的电路，使多个功能模块可以共享多个FPGA双向引脚。通过允许用户在不获得FPGA工程原代码的情况下实时切换功能模块所占用的FPGA的双向引脚来提高FPGA工程固化后的应用灵活性。通过减少FPGA的双向引脚使用数量来解决VLSI验证应用领域的引脚数量瓶颈。仿真结果表明，该电路理论切换延迟最大为1个系统时钟周期。将该电路应用于含有4个功能模块的FPGA工程中，FPGA的双向引脚占用率最多可降低75%。推导出含有2~8个功能模块的FPGA工程中的引脚占用率降低范围最多可达50%~87.5%。

关键词

双向引脚多功能复用电路；实时切换功能；VLSI验证

作者：张鑫刚，邵春伟，薛培，沈小波，官剑

作者单位：无锡华普微电子有限公司，无锡 214035

中图分类号：TN914

文献标识码：A

0 引言

FPGA在高精度自动化控制、高速数据通信接口、VLSI原型验证等应用领域得到快速发展。虽然FPGA可以通过编写约束文件在每次编译并产生下载文件后切换功能模块所占用的FPGA器件的双向引脚，但是这种方法无法满足一些新技术应用需要FPGA器件在运行时可以动态配置寄存器、实时切换功能模块所占用的FPGA器件的双向引脚的需求。在很多新技术应用场景由于知识产权等原因，无法向用户开放FPGA工程原代码，但又必须在FPGA程序固化后，允许用户在不获得FPGA工程原代码情况下切换功能模块所占用的FPGA器件的双向引脚。同时受FPGA器件成本和制造工艺等多重因素的制约，FPGA器件的引脚数量无法大幅度提升[1]，成为VLSI验证应用领域的瓶颈[2]。本文通过双向引脚多功能复用电路设计，实现可重配置的寄存器接口，并降低了引脚占用率，实现提高FPGA工程固化后的应用灵活性和解决VLSI验证应用领域的引脚数量瓶颈的目标。

1 多功能复用电路设计

1.1 电路总体架构

在FPGA工程中，采用硬件描述语言（如Verilog语言或VHDL语言）实现用于FPGA的双向引脚多功能复用电路。目前业界对于引脚复用技术的研究大多是在专用集成电路设计和FPGA应用领域[3-4]。参考文献[2]研究了FPGA在VLSI验证领域如何解决引脚数量限制的法，虽然能够在获得原代码完全熟悉核心工程逻辑的情况下做I/O分时复用，但是需要改动核心功能的RTL代码，重新划分不同模块，不具备实时切换能力，易用性不佳。参考文献[3]研究了专用集成电路设计流程中流片验证时为节约版图面积而实现的一种I/O复用电路。但是它仅实现了单向输入或输出引脚的多功能复用，无法混用，不能适应FPGA器件的双向引脚多功能复用。参考文献[6]研究了一种基于Xilinx公司FPGA中低压差分信号的引脚复用技术，但是受该功能引脚数量限制、无法灵活部署。

本文提出的双向引脚多功能复用电路由硬件描述语言描述并综合出组合逻辑电路实现，可以作为通用模块添加进任何FPGA工程中，具有良好的FPGA器件通用性，功能既不受FPGA器件型号的限制，也不会因FPGA器件的双向引脚下挂设备的不同而受到影响。在不获得FPGA工程原代码的情况下，用户可以在FPGA运行时动态配置寄存器，实现多个功能模块中的任意一个功能模块所占用的FPGA器件的双向引脚的实时切换，达到双向引脚复用效果。

对于FPGA工程中需要实现多功能复用的若干个双向引脚，每个双向引脚需要1个2位功能配置寄存器和1个引脚配置模块与其相对应。若干个引脚共用1个位宽等于双向引脚数量的方向配置寄存器。下面用一个具体的工程应用示例进一步阐述电路设计原理。由此可以类推更多个双向引脚多功能复用的电路应用场景。例如，实现含有4个功能模块的FPGA工程共享4个FPGA器件的双向引脚，电路如图1所示。




图1 多功能复用电路原理图

图1中，iocfg_io0模块、iocfg_io1模块、iocfg_io2模块、iocfg_io3模块是引脚配置模块的4个例化，4个引脚配置模块可以实现4个功能模块（每个功能模块有1个输入信号和1个输出信号）共享4个FPGA器件的双向引脚。io[3:0]依次是FPGA器件的4个双向引脚，Y[3:0]依次是FPGA工程中4个功能模块的输入信号，D[3:0]依次是FPGA工程中4个功能模块的输出信号。io0_S[1:0]、io1_S[1:0]、io2_S[1:0]、io3_S[1:0]依次是4个2位功能配置寄存器，连接引脚配置模块的功能配置端，dir[3:0]依次是4个1位方向配置寄存器，连接引脚配置模块的方向配置端。clk是FPGA工程中使用的全局系统时钟，rst_n是FPGA工程中使用的全局复位。通过向引脚配置模块的方向配置端（dir）和功能配置端（S[1:0]）送入不同值（0表示低电平，1表示高平）来切换双向引脚（io）所选通的功能模块信号。引脚配置模块选通真值表如表1所列。

表1 引脚配置模块选通真值表

方向配置值(dir)	功能配置值(S[1:0])	双向引脚(io)选通功能模块信号
0	00	Y0
0	01	Y1
0	10	Y2
0	11	Y3
1	00	D0
1	01	D1
1	10	D2
1	11	D3

公众号 嵌入式系统专家之声

1.2 引脚配置模块

在实际使用时，FPGA器件的每个双向引脚在一个时间段内只连接一个功能模块的一个信号，因此引脚配置模块电路采用时分复用设计原理。例如，实现4个功能模块1个双向引脚的引脚配置模块（每个功能模块有1个输入信号和1个输出信号）的电路原理图如图2所示。




图2 引脚配置模块电路原理图

该电路包括1个数据选择器、1个数据分配器、1个反相器和1个三态门。io连接FPGA器件的1个双向引脚和三态门，Y[3:0]依次连接FPGA工程中4个功能模块的输入信号和数据分配器的输出端，D[3:0]依次连接FPGA工程中4个功能模块的输出信号和数据选择器的输入端，S[1:0]信号连接功能配置寄存器和数据选择器及数据分配器的选通控制端。dir连接方向配置寄存器和三态门的OE端，以及数据选择器的工作使能端，并经过反相器连接数据分配器的工作使能端。

S[1:0]用于选通数据选择器和数据分配器中的某一路信号。dir采用互斥控制逻辑分时控制数据选择器和数据分配器的工作使能端。当dir为高电平时，数据选择器使能，数据分配器就不使能；当dir为低电平时数据分配器使能，数据选择器就不使能。dir连接着控制信号传输方向的三态门的OE端，当dir为高电平时，数据选择器的输出端Y将D[3:0]中的某一路信号经过三态门输出到io；当dir为低电平时，io输入的信号经过数据分配器的输入端D输送到Y[3:0]中的某一路。

1.3 数据选择器

数据选择器又称多路选择器（Multiplexer，简称MUX）或多路开关，能够通过控制信号端实现对数据的选通，分时地从多个（路）输入端数据中选择一个（路）作为输。电路原理图如图3所示。




图3 4路-1路数据选择器电路原理图

4路-1路数据选择器真值表如表2所列。

表2 数据选择器真值表

工作使能(EN)	功能配置值(S[1:0])	输出(Y)
0	XX	X
1	00	D0
1	01	D1
1	10	D2
1	11	D3

公众号 嵌入式系统专家之声

1.4 数据分配器

数据分配器又称多路分配器（简称DEMUX），其功能与数据选择器相反，能够将一个（路）输入数据根据控制信号端对数据的选通传送到多个（路）输出端中的任何一个（路）作为输出。电路原理图如图4所示。




图4 1路-4路数据分配器电路原理图

1路-4路数据分配器真值表如表3所列。

表3 数据分配器真值表

工作使能 EN	功能配置值 S[1:0]	输出 Y0	输出 Y1	输出 Y2	输出 Y3
0	XX	X	X	X	X
1	00	D	X	X	X
1	01	X	D	X	X
1	10	X	X	D	X
1	11	X	X	X	D

公众号 · 嵌入式系统专家之声

2 仿真验证

FPGA工程初始化后，方向配置寄存器默认值是4’b0000,4个功能配置寄存器默认值依次是2’b00、2’b01、2’b10、2’b11，此时每个FPGA器件的双向引脚依次默认选通4个引脚配置模块的Y[0]、Y[1]、Y[2]、Y[3]。由此确保FPGA工程在实际应用时硬件重新上电初始化后，在未收到任何用户下发的方向和功能配置信息前不会经过多功能复用电路向下挂设备发送任何可能导致设备误动作的信号。若硬件上电初始化后一直没有用户的功能配置信号，则保持方向配置寄存器和功能配置寄存器默认值，FPGA工程中多功能模块都处于接收输入方向信号的状态，直到用户重新配置。仿真验证时采用的测试用例方案如图5所示。FPGA工程中含有4个功能模块，每个功能模块都有一个输入和一个输出信号，共享4个FPGA器件的双向引脚。




图5 测试用例方案图

例如某一时间段开始时，功能模块3和功能模块2分别用io3和io2执行输出25 MHz和50 MHz的PWM信号；功能模块1和功能模块0分别在执行检测从io1和io0输入信号的电平状态功能。在5581.5ns时刻用户将新的方向配置信息发送到方向配置寄存器，因为此次只配置了方向配置寄存器，而功能配置寄存器未被重新配置，所以此次切换后，io3由选通功能模块3的D3切换为选通功能模块3的Y3；io2由选通功能模块2的D2切换为选通功能模块2的Y2；io1由选通功能模块1的Y1切换为选通功能模块1的D1；io0由选通功能模块0的Y0切换为选通功能模块0的D0。

多功能复用电路执行切换后，可以看出功能模块3和功能模块2分别在执行检测从io3和io2输入信号的电平状态功能；功能模块1和功能模块0分别用io1和io0执行输出100 MHz和200 MHz的PWM信号。

3 性能分析

多功能复用电路的工作性能可以用完成功能切换所需延迟时间来衡量，即从功能配置寄存器和方向配置寄存器的值同时为所需配置值时刻起，至数据选择器的某一路输入端或数据分配器的某一路输出端与FPGA器件的双向引脚选通时刻止。因为多功能复用电路是通过功能配置寄存器和方向配置寄存器来暂存用户并行输入的方向和功能配置信号的，所以其理论最大切换延迟时间为1个系统时钟周期。而实际切换延迟时间应为1个系统时钟周期、数据选择器或数据分配器和三态门的组合逻辑电路延迟时间的总和。最大工作频率取决于当前FPGA工程所选用的FPGA器件性能。

将上述测试用例在Xilinx公司xc7a50tfgg484-1器件综合，得到资源占用情况如表4所列。

表4 资源占用情况表

资源名称	占用数量	资源总量	占用率/%
LUT	33	32600	0.1
FF	12	65200	0.02
User I/O	4	250	1.6

公众号 · 嵌入式系统专家之声

若不需要多个功能模块共享多个双向引脚，只要求双向引脚占用率最优，则测试用例中4个功能模块原本共需要8个双向引脚，应用多功能复用电路后只需要2个，双向引脚占用率可降低75%。

根据双向引脚占用率公式（m-n)/m，其中m为应用多功能复用电路前所需引脚数量且m≥2，n为应用多功能复用电路后所需引脚数量且n≥1。由此推导出含有2~8个功能模块的FPGA工程中的引脚占用率降低范围最多可达50%~87.5%。

4 结语

通过测试用例仿真，描述了如何应用双向引脚多功能复用电路解决FPGA只能通过编写约束文件在每次编译并产生下载文件后切换引脚功能的开发应用瓶颈，并且在FPGA运行时可以动态配置寄存器，实时切换引脚功能和信号传输方向，同时较好地解决了FPGA器件在VLSI原型验证领域常见的引脚数量不匹配问题，提高了FPGA引脚的使用率，并给出了资源占用情况和推导出该型电路引脚占用率降低范围。此外，该电路可以同时进行多个双向引脚的功能和信号传输方向切换。在批量配置FPGA设计中的双向引脚功能和信号传输方向时，该电路有着很高的配置效率，可为实际工程应用带来便利。

参考文献

[1]MD Ker,Peng J J.Jiang H C.Active device under bond pad to save I/O layout for high - pin- count SoC[C]//International Symposium on Quality Electronic Design. IEEE Computer Society,2003.

[2]胡文彬，吴剑旗，洪一．多FPGA验证平台引脚限制的解决方案[J]．合肥工业大学学报（自然科学版）,2010(10):1519-1522.

[3]张俊腾，汪金辉，杨洪艳，等．IO复用电路的设计与研究[J].微电子学，2014(2):157-162.

[4]张玥，万培元，林平分．集成电路可测性设计IO复用方法[J]．半导体技术，2011,36

（本文由《单片机与嵌入式系统应用》杂志社授权发表，原文刊发在2022年第6期）

相/关/推/荐

基于FPGA的多通道高精度信号源设计

基于FPGA的类脑计算平台通用系统架构设计

高性能MCU的FPGA原型验证系统研究与平台实现

嵌入式系统专家之声推荐搜索

FPGA | 嵌入式系统 | 物联网

【点击上方👆搜索词条可查看号内更多其他内容】



关注我们，了解更多精彩内容

转发，点赞，在看，安排一下?

上一篇 · 一种时间冗余的网络接口容错方法