NAND芯片内部阵列结构——为什么将晶体管进行串联?

原创 Old_Hao 集成电路封装设计 2026年3月16日 21:33 陕西

前面一文《 一颗存储芯片只有几百个bond pad，如何控制上亿单元的数据存储的？》中介绍将DRAM芯片组成阵列式，通过控制字线使对应行MOS管导通；再控制位线对列所在对应存储单元进行读、写。如此可以极大减小I/O接口数量，从而减小整个芯片的面积。



NAND的阵列结构和DRAM类似，不过先简化下NAND存储单元的结构：



关于NAND芯片的读写原理，可以看看这篇文章：《 被人形机器人刷屏后，我们学习下控制它们的0/1是如何在存储芯片中进行读取的——闪存篇》

形成阵列后，结构如下：



可以看到一个很明显的区别，每一列的MOS管，相邻漏极、源极进行短接串联在了一起(图中画虚线是为了便于区分)。为什么要这么做呢？我们将所有MOS管旋转90°看看：



结构清晰了，不过还是体现不出串联起来的优势，我们提取单独的一列旋转回90°，再变换为原本的结构再看看：



在MOS管中，虽然分为源极和漏极，但其本质上都是坐落在P型衬底上的N型半导体，因此互联的源、漏可以共用：



如此一来，在这寸土寸金的芯片上，晶体管密度便得到了质的提升！

废话少叙，今天就到这！下篇文章我们聊聊NAND阵列如何进行数据读、写。

作者提示: 个人观点，仅供参考