先进封装与传统封装相比，信号速度到底快在了哪里？

原创 Old_Hao 集成电路封装设计 2026年3月5日 08:05

其实前面写了那么多，都是在引这一篇！毕竟封装才是我们的主业，牛皮可以吹一下，但吹完还是要回家。

这个问题其实很多人问过我：先进封装与传统封装相比，信号速度到底快在了哪里？又快了多少？我们今天以传统的wire Bonding memory产品和3D垂直堆叠的产品进行对比。

首先我们从结构上对比其差异：



最明显的就是尺寸差异😂，但这不在我们今天的讨论范畴内，今天的侧重点是信号传输速度差异。关于传输速度，从封装角度考虑，结构方面影响比较大的就是信号由DIE 传导至外部引脚(Solder ball)的传输距离。

我们可以看到：

传统wire bond封装，信号需要从芯片表面，通过键合金丝,传至Substrate中，再通过Substrate内部走线，将信号引脚进行二次分布，最终传导至solder ball。其中键合金丝的长度，层与层之间约在0.3~0.5mm左右，Substrate中的走线长度也均在mm量级。



3D垂直堆叠封装，通过TSV工艺，将芯片衬底垂直打穿，然后通过μbump将各层芯片相连，最终连接至底层μbump。由于芯片厚度可以做到40um左右，因此层与层之间的互联距离通常都小于100um，且没有Substrate的附加传输路径。



由此可见，在传输路径上，传统封装就像商场的扶梯，需要绕来绕去；3D垂直堆叠就像直梯，路径最短。

接下来我们就细聊一下传输距离是如何影响信号传输速度的。

这一点有点像高速公路上的汽车。当起点的信号由0置1时，由于终点距起点有一定的距离，因此终点并未立刻接收到这个跳变，仍为0；当信号以速度v传输距离L后到达终点，此时终点接收到该跳变信号。



信号在传输线中传输速度由电磁场的变化速度决定，电磁场的变化速度由介质材料的相对介电常数与互连线的相对磁导率决定(如上图公式)。

假设介质材料相对介电常数为4，互连线相对磁导率为1，如此可计算出信号传输速度v=6 in/ns，差不多是光速的一半。再使用速度时间距离公式T=L/v计算即可获得由传输线长度差异引起的延迟。当材料固定，速度就是固定的，因此距离减小多少，延迟就相应减少多少。

这是第一步，当终点接收到该信号后，还存在一个MOS管的开关延迟。我们上一章介绍过，封装所看到的pad，实际上是连接到DIE内控制地址的MOS管的引脚上，如此便可以画出其大致等效电路(以连接到栅极为例，下图左)：



引线键合的互连线，寄生参数主要是电感和电阻。MOS管开关速度主要受这两个寄生参数以及MOS管内部的寄生电容影响，因此可以将电路简化为上图右的RLC串联电路。

控制MOS管栅极的开启，本质上就是控制器栅极电容充放电，回路中的寄生电阻与电感对电容充放电的影响如下：

电阻：电阻的物理意义是阻碍电流流动，因此寄生电阻越大，给电容充电的电流就越小，电容充电速度减慢，MOS管打开延迟。



电感：寄生电感与MOS管输入电容形成LC谐振电路，导致栅极电压出现过冲和振铃。过冲可能损坏栅氧化层，振铃则可能导致MOS管在预期之外的时间点误触发。



看到这里有没有觉得熟悉？对，以前有一篇详细点的介绍，有兴趣的朋友可以跳转阅读：《 案例分析：MOS管封装引入的寄生电感是如何导致芯片异常开启和关断的》

大概就这么多，总结下来主要就三点：

1. 传统封装互连线长度远大于先进封装(mm级 VS um级)，先进封装具有更小的信号传输时延优势；

2. 先进封装传输距离更短，意味着寄生电阻更小，如此栅极电容充电更快，开启延时更小；

3. 距离短同样会导致寄生电感更小，电感、电容间的信号振铃更小，异常开启、关闭概率更低。

当然，单从信号线长度变小判断寄生电感、电阻降低并不是特别严谨；还和其粗细、分布有关。但当长度是数量级差异的时候，长度影响就不言而喻了。

收工，感谢捧场！

作者提示: 个人观点，仅供参考