CTE失配反应到封装界面会是什么样的响应?

原创 Old_Hao 集成电路封装设计 2026年8月30日 21:42 陕西

我们上篇文章提到物体受热自然膨胀是不会产生应力的，只有在受到外界约束时应才会产生应力。今天继续依照最简单的模型尝试讨论下封装界面在CTE失配的情况下的应力应变响应。

为了降低分析难度，我们依然把问题简化至一维尺寸(这是old hao的常用套路，便于分析，更便于理解)。在开始之前，先调用下《电子封装技术》这本书中一些材料的相关参数:





表 1.1 塑封器件中常用材料的热机械性能参数[14-18]

组分	材料	热膨胀系数/(10^{-6}/℃)		弹性模量/GPa		T_g/℃
框架及芯片粘接	铜	16～18		110～130		
底座	42 合金	4～5		130～145		—
模塑料	环氧/二氧化硅	7～25 ($<T_g$)	40～70 ($>T_g$)	15～30 ($<T_g$)	0.2～2 ($>T_g$)	110～200
芯片	硅	2.3～3.5		129～187		
引线	金	14.1～14.4		78～79		—
芯片焊盘	铝	23.0～23.7		70.0～70.4		—
芯片黏结剂	BMI/银	40～69 ($<T_g$)	104～170 ($>T_g$)	0.10～6.70		−64～75

注：T_g 为玻璃化转变温度。


公众号 · 集成电路封装设计

假设我们将两块尺寸一样的芯片和铜框架各自放在没有约束的环境中，升温后各自发生热膨胀，由于热膨胀系数差异较大(以上图铜和硅为例)，其自由膨胀能力也会有很大的差异:



公众号 · 集成电路封装设计


虽然CTE差异很大，但是在相互没有约束的情况下，并不产生应力。此时我们再做一个假设，即两个物体界面紧密连接在一起，会发生什么?



相互连接在一起的界面因为约束作用相互拉拽，由于力的作用是相互的，因此不管对于硅还是铜，所受到的应力相同。而硅的弹性模量略大于铜，因此根据应力、应变、模量公式，铜因应力产生的形变要略大于硅。


但是封装不存在硅、铜的直接键合界面，中间通常还夹了一层导电银浆，这三者结合在一起会发生什么？为了描绘得更清晰，我们将导电银浆的尺寸和硅、铜设置成一样，但是厚度增加到足够大。

第一步，无约束情况：




导电银浆CTE最大，因此膨胀幅度最明显。但是为什么要单独增加导电银浆的厚度到足够大？且听我慢慢编！

第二步，界面约束后：




导电银浆按照书本中的推荐值是个位数，相对于硅和铜上百的数值极小，因此应变主要发生在导电银浆上。

我们将导电银浆的应变区域分为三部分，上面是银浆-硅应变区，下面是银浆-铜应变区。当导电银浆足够厚时，中间必然存在自由膨胀区域：



由此可见，当导电银浆足够厚时，铜-银浆之间的应力不会传递到硅-银浆界面。两个人各玩各的，互不干扰。

那么为什么各大资料都讲究铜和硅还要做CTE匹配呢？其实原因就在于银浆厚度。大家都知道，以我们最常见的，硅芯片常用厚度300um，铜引线框架200um，银浆30~50um。这个厚度根本不足以把应力完全吸收在银浆身上。膨胀后形貌如下：



由于厚度不足，导电银浆对于热膨胀引发的应力吸收有限，因此主要起到了传递作用。恰巧铜和硅CTE差异很大，但模量差异又很小，且都很大。两头倔驴，谁也不让谁。就像独木桥上的掘秀才遇到了挑粪工，最终只能双双落水！

好了我替各大文献的专家们圆得差不多了！就到这，收工！

作者提示: 个人观点，仅供参考
修改于2026年8月30日