

Cognoms: Nom:

2on control d'Arquitectura de Computadors

Curs 2012-2013 Q2

Problema 1. (3 puntos)

Dado el siguiente código escrito en C:

```
void Subr1 (double *a, int b[3], char c, short d) {
    double *local1;
    int local2[3];
    char local3;
    short local4;
    ...
}

int Subr3 (int *a, int *b);

int Subr2 (int *par) {
    int i;
    if (*par!=7)
        Subr3(&i, par);
    return i+*par;
}
```

- a) Dibuja el bloque de activación de la rutina Subr1, indicando claramente los desplazamientos respecto a ebp y el tamaño de todos los campos.

4	local1	-20
4	local2[0]	-16
4	local2[1]	-12
4	local2[2]	-8
1	local3	-4
1	---	
2	local4	-2
4	ebp viejo	<- %ebp
4	dir. retorno	
4	a	8
4	&b	12
1	c	16
3	---	
2	d	20
2	---	

b) Traduce a ensamblador del x86 la rutina Subr2.

Subr2:

```
PUSH %EBP
MOVL %ESP, %EBP
SUBL 4,%ESP
MOVL 8(%EBP), %EAX
CMPL $7, (%EAX)
JE FIF
PUSHL %EAX
LEAL -4(%EBP), %EAX
PUSHL %EAX
CALL SUBR3
ADD $8, %ESP
```

FIF:

```
MOVL 8(%EBP), %EAX
MOVL (%EAX), %EAX
ADDL -4(%EBP), %EAX
MOVL %EBP, %ESP
POPL %EBP
RET
```

Cognoms: Nom:

2on control d'Arquitectura de Computadors

Curs 2012-2013 Q2

Problema 2. (3 puntos)

- a) **Define** de forma clara y concisa el comportamiento una cache con política write through + write NO allocate en caso de escritura de un byte con acierto y en caso de escritura de un byte con fallo:

Escritura de un byte con acierto: Se actualiza la línea de cache donde está el byte y en paralelo se escribe el byte en memoria principal.

Escritura de un byte con fallo. Se escribe el byte en memoria principal y NO se actualiza la memoria cache

- b) Disponemos de un procesador de 16 bits con direcciones de 20 bits que tiene una memoria cache de datos con las siguientes características:

- 3-asociativa, con algoritmo de reemplazo LRU
- 256 bytes por bloque
- 12 bloques en la cache
- política de escritura: copy back + write allocate

El contenido inicial de la cache (por simplicidad hemos utilizado el número de bloque de MP, en vez del tag) es el siguiente:

conjunto 0	DB	conjunto 1	DB	conjunto 2	DB	conjunto 3	DB
984	0	441	0	666	0	0A7	1
98C	0	A19	0	0A6	0	45B	0
000	1	-	-	002	0	F2F	0

DB es el dirty bit. La información de reemplazo está implícita en la posición. Las posiciones inferiores corresponden a los bloques que llevan más tiempo sin utilizarse. Las posiciones superiores corresponden a los últimos bloques utilizados. Por ejemplo, en el conjunto 3, el bloque 0A7 es el último utilizado, y el bloque F2F el que lleva más tiempo sin ser utilizado.

Rellenad la siguiente tabla, indicando para cada referencia, el número de bloque de MP que le corresponde, a qué conjunto de MC va a parar, si es acierto o fallo, si hay lectura de MP, si hay escritura en MP y el bloque reemplazado cuando proceda.

dirección (hex)	bloque MP	conjunto MC	¿acierto o fallo?	lectura MP ¿si/no?	Escritura MP ¿si/no?	¿bloque reemplazado?
lect 00441	004	0	F	si	si	000
esc 0A666	0A6	2	A	no	no	-
escr 00002	000	0	F	si	no	98C
lect 98402	984	0	A	no	no	-

¿Cuál es el contenido final de la Memoria Cache?

conjunto 0	DB	conjunto 1	DB	conjunto 2	DB	conjunto 3	DB
984	0	441	0	0A6	1	0A7	1
000	1	A19	0	666	0	45B	0
004	0	-	-	002	0	F2F	0

Dado el siguiente código escrito en ensamblador del IA32:

```

        movl $0, %ebx
        movl $0, %esi
for:    cmpl $256*1000, %esi
        jge end
(a)    movl (%ebx, %esi, 4), %eax
(b)    addl %eax, 4*1024(%ebx, %esi, 4)
(c)    movl %eax, 12*1024(%ebx, %esi, 4)
        addl $256, %esi
        jmp for
end:

```

c) Calcula la cantidad de aciertos y fallos de cache para el acceso marcado con la etiqueta (b) suponiendo una cache completamente asociativa de 8 Kbytes y líneas de 1Kbyte.

Para cada ejecución de (b) se produce un acceso de lectura y uno de escritura. El de escritura siempre es un acierto. El de lectura siempre es un fallo porque una línea contiene 256 elementos del vector, y el bucle accede en cada iteración con un stride de 256. Por lo tanto, en cada iteración se accede a una línea diferente. Dado que el bucle ejecuta 1000 iteraciones, se producen 1000 aciertos y 1000 fallos.

Suponiendo que la memoria utiliza **páginas de tamaño 4KB** y que utilizamos un **TLB de 4 entradas (reemplazo LRU)**, responde a las siguientes preguntas:

d) Para cada uno de los accesos (etiquetas a, b, c), indica a qué página de la memoria virtual se accede en cada una de las 17 primeras iteraciones.

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
a	0	0	0	0	1	1	1	1	2	2	2	2	3	3	3	3	4
b	1	1	1	1	2	2	2	2	3	3	3	3	4	4	4	4	5
c	3	3	3	3	4	4	4	4	5	5	5	5	6	6	6	6	7

e) Calcula la cantidad de **aciertos de TLB**, en todo el bucle: ...3747 aciertos

La instrucción (a) produce un fallo en su primer acceso, y el resto son aciertos.

La instrucción (b) tiene dos accesos, uno de lectura y uno de escritura. El de escritura siempre acierta. El de lectura falla la primera vez y acierta las 3 siguientes. Vuelve a fallar al quinto acceso porque la página 2 no está en el TLB, y acierta las siguientes (la página 3 y siguientes sí están en el TLB).

La instrucción (c) falla la primera vez y acierta las tres siguientes, y así en cada acceso.

f) Calcula la cantidad de **fallos de TLB**, en todo el bucle:253 fallos

Dado que el bucle se ejecuta 1000 veces, tenemos:

(a): 1 fallo y 999 aciertos

(b) 2 fallos y 998 aciertos de lectura y 1000 aciertos de escritura

(c) 250 fallos y 750 aciertos

Cognoms: Nom:

2on control d'Arquitectura de Computadors

Curs 2012-2013 Q2

Problema 3. (4 puntos)

Se ha simulado la ejecución de un programa P en un procesador que denominaremos IDEAL. En este procesador IDEAL no hay ninguna penalización por fallo de cache. De esta simulación se ha obtenido que el programa P se ha ejecutado en 5×10^9 ciclos durante los que ha ejecutado 2×10^9 instrucciones, de las que 500×10^6 son instrucciones de acceso a datos (Load/Store) y se han producido 50×10^6 fallos en la cache de datos (los fallos en la cache de instrucciones son negligibles, con lo que los ignoraremos durante todo el problema). Suponemos que la probabilidad de fallar en cualquier ciclo es la misma y es independiente de que se haya fallado o no en el ciclo anterior.


a) **Calculad** el CPI de P en el procesador IDEAL (CPI_{IDEAL}).

$$CPI_{IDEAL} = 5 \times 10^9 \text{ ciclos} / 2 \times 10^9 \text{ instrucciones} = 2,5 \text{ ciclos / instrucción}$$

b) **Calculad** el número medio de ciclos transcurridos entre 2 fallos.

$$5 \times 10^9 \text{ ciclos} / 50 \times 10^6 \text{ fallos} = 100 \text{ ciclos entre fallos}$$

El mismo programa lo ejecutamos en un procesador real con las mismas características que el IDEAL con la única diferencia que en caso de fallo en la cache de datos se bloquea la ejecución de instrucciones durante un cierto número de ciclos que corresponden al tiempo medio de penalización por fallo de cache (Tpf) hasta que se resuelve el fallo. La siguiente figura ilustra este hecho cuando se detecta un fallo (F).



El programa P se ha ejecutado en el procesador real (que llamaremos procesador PA) en 4 segundos. Este procesador PA funciona a una frecuencia de 2 GHz.


c) **Calculad** el CPI de P en el procesador PA (CPI_{PA})

$$CPI_{PA} = 4 \text{ s} * 2 \times 10^9 \text{ Hz} / 2 \times 10^9 \text{ instrucciones} = 4 \text{ ciclos / instrucción}$$


d) **Calculad** el número medio de ciclos de penalización por fallo de cache (Tpf)

$$\begin{aligned} \text{ciclos}_{PA} &= \text{ciclos}_{IDEAL} + Tpf * \text{numero de fallos} \\ Tpf &= (8 \times 10^9 - 5 \times 10^9) \text{ ciclos} / 50 \times 10^6 \text{ fallos} = 60 \text{ ciclos / fallo} \end{aligned}$$

La cache de datos sigue una política de escritura COPY BACK + WRITE ALLOCATE. En caso de fallo, si la línea reemplazada ha sido modificada, la penalización es de 90 ciclos, mientras que si no lo ha sido es sólo de 45 ciclos. Se sabe que durante la ejecución de P, en media 1/3 de los bloques de cache han sido modificados (dirty bit = 1). La siguiente figura muestra el cronograma de un fallo en que la línea reemplazada ha sido modificada.



Una posible mejora (vista en clase de teoría) consiste en incorporar un buffer para almacenar el bloque reemplazado, de forma que podamos leer primero el bloque que ha provocado el fallo y a continuación escribir en memoria el bloque reemplazado. Esta implementación permite que el procesador pueda seguir ejecutando instrucciones y la cache pueda ser accedida durante la escritura del bloque reemplazado a memoria, tal como muestra la siguiente figura.




De momento supondremos la situación ideal (aunque no realista) en que nunca se produce un fallo de cache mientras se realiza la escritura del bloque reemplazado. A este procesador lo denominaremos procesador PB

e) **Calculad** el numero de ciclos necesario para ejecutar P en el procesador PB

penalización por fallo = 45 ciclos
 $\text{ciclos}_{PB} = \text{ciclos}_{IDEAL} + \# \text{fallos} * \text{Penalización per fallo}$
 $\text{ciclos}_{PB} = 5 \times 10^9 \text{ ciclos} + 50 \times 10^6 \text{ fallos} * 45 \text{ ciclos/fallo} = 7,25 \times 10^9 \text{ ciclos}$

En la implementación real (que denominamos procesador PC) dispondremos de un buffer de una sola entrada que nos permite tener como máximo una escritura pendiente. Si durante la escritura del bloque causada por un fallo (F1) se produce un segundo fallo (F2), hay que esperar a que la jerarquía de memoria complete la escritura del bloque antes de que pueda empezar a servir el siguiente fallo, con lo que el procesador se bloqueará por unos ciclos adicionales (**Bloqueo**), tal como muestra la siguiente figura (en el ejemplo suponemos que el siguiente fallo reemplaza un bloque no modificado).



Durante la fase en que la CPU ejecuta instrucciones estas se ejecutan con la misma distribución que en el procesador IDEAL, por lo que el número medio de ciclos en que la CPU ejecuta instrucciones (sin contar el bloqueo debido a la lectura del bloque solicitado por el fallo F1) entre F1 y F2 será el mismo.

f) **Calculad** la probabilidad de que se produzca un segundo fallo durante la escritura de un bloque reemplazado

probabilidad de fallar en un ciclo es $p = 1/100$ (inversa del tiempo medio entre fallos)
 probabilidad de tener un fallo en 45 ciclos (intervalo de servicio de F1) es $1 - \text{probabilidad de no fallar en ningún ciclo}$ (repetimos un proceso independiente 45 veces con probabilidad p)
 $P(\text{fallo en el intervalo}) = 1 - (1 - p)^{45} = 1 - (1 - 1/100)^{45} = 0,364$

Hemos medido que, si se produce un segundo fallo durante el intervalo de escritura de un bloque anterior, en media la CPU se bloquea durante 22 ciclos (ciclos correspondientes al intervalo **Bloqueo** de la figura anterior) antes de que se pueda iniciar la lectura del bloque que ha causado el segundo fallo.

g) **Calculad** el numero de ciclos necesario para ejecutar P en el procesador PC

penalización por bloqueo = 22 ciclos
 $\text{ciclos}_{PC} = \text{ciclos}_B + \# \text{fallos} * \text{bloques modificados} * \text{probabilidad bloqueo} * \text{Penalización media por bloqueo}$
 $\text{ciclos}_{PC} = 7,25 \times 10^9 \text{ ciclos} + 50 \times 10^6 \text{ fallos} * 1/3 * 0,364 \text{ bloqueos/fallo} * 22 \text{ ciclos/bloqueo} = 7,38 \times 10^9 \text{ ciclos}$

h) **Calcula** el % de speed-up del procesador PC respecto el PA

$\text{Speedup} = t_{PA} / t_{PB} = 4 \text{ segundos} / (7,38 \times 10^9 \text{ Ciclos} / 2 \times 10^9 \text{ Hz}) = 1,084 = 8,4\%$