Exa	•	s: Final					ompu				N	om: .				2-201	
Proble a) D					ncisa e	l comp	ortam	iento d	de una	cache	con po	olítica	сору b	ack + v	write a	llocate	:
Dado e	el sigui	ente có	ódigo e	scrito	en ens	sambla	idor de	l IA32:	:								
				1 \$0, 1 \$0,													
		for:	cmp.				%esi										
		·		end		<u>د</u> ۔	4.	0									
		(a) (b)					, 4) 4(%e]			4)							
		(c)					24(%										
				1 \$25	56, %	esı											
		end:	jmp	1 \$25 for	56, %	es1											
Suponi		que la r	jmp memor	for ria utili	za pág		e tama	ıño 4K	B y qu	e utiliz	amos ι	ın TLB	de 4 e	ntrada	ıs (reei	mplazo	LRU)
respon	ide a la a cada	que la r is sigui uno de	jmp memor entes per los ac	for ria utili pregur ccesos	za pág ntas:	ginas d											
respon	ide a la a cada	que la r is sigui uno de	jmp memor entes per los ac	for ria utili pregur ccesos	za pág ntas:	ginas d											
b) Para de las	ide a la a cada	que la r is sigui uno de	jmp memor entes per los ac	for ria utili pregur ccesos	za pág ntas:	ginas d											
respon	ide a la a cada 17 prin	que la r es sigui uno de neras i	jmp memor entes p e los ac teració	for ria utili pregur cesos ones.	za pág ntas: (etique	ginas d etas a,	b, c), i	ndica a	a qué ¡	oágina	de la r	memoi	ia virt	ual se a	accede	en ca	da una
b) Para de las	ide a la a cada 17 prin	que la r es sigui uno de neras i	jmp memor entes p e los ac teració	for ria utili pregur cesos ones.	za pág ntas: (etique	ginas d etas a,	b, c), i	ndica a	a qué ¡	oágina	de la r	memoi	ia virt	ual se a	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una
b) Para de las	a cada 17 prin	que la r ns sigui uno de neras i	jmp memorentes per los acteracions 2	for ria utili pregur ccesos ones.	za pág ntas: (etique	etas a,	b, c), i	ndica a	a qué p	página 9	de la r	nemoi	ia virti	13	accede	en ca	da una

Problema 2. (2 puntos)

Dado el siguiente código escrito en C:

de tipo s2 e y una variable de tipo s1:

b) **Dibuja** el bloque de activación de la función examen, indicando claramente los desplazamientos relativos al registro EBP necesarios para acceder a los parámetros y a las variables locales.

c) Escribe la expresión	n aritmética que permit	te calcular la direco	ión del elemento	x.f[y . e[i]] . d, siend	o x una variable

d) **Traduce** la siguiente sentencia a ensamblador del x86, suponiendo que está dentro de la función examen. Se valorará la optimización en el código. Escribe claramente la expresión aritmética a traducir.

j.e[w]=0;							

Cognoms: Nom:	
Examen Final d'Arquitectura de Computadors	Curs 2012-2013 Q2
Problema 3. (3 puntos)	
Tenemos un procesador (que llamaremos procesador original) que funciona a ur procesador no tiene ningún tipo de jerarquía de memoria, todos los accesos se realizar principal. En este procesador hemos ejecutado una aplicación A (que usaremos a lo hemos obtenido los siguientes datos: tiempo de ejecución 16 s, 2x10 ⁹ instruccione memoria. Sabemos además que cada acceso a memoria tarda 21 ciclos.	n directamente sobre memoria o largo de todo el problema) y
a) Calcula el CPI del procesador original al ejecutar la aplicación A (a este CPI lo llar	maremos CPI _{original)} .
b) Calcula el CPI de un procesador (que llamaremos procesador ideal) en que cada CPI lo denominaremos CPI _{ideal}).	a acceso tardase 1 ciclo (a este
Para mejorar el rendimiento respecto el procesador original, añadimos una cache 2- denominaremos procesador 2A). Para poder mantener la frecuencia de 4 GHz, los a tardan 2 ciclos, es decir que en caso de acierto tenemos una penalización de 1 ciclo re penalización media en caso de fallo es de 25 ciclos (también respecto al procesador id en el procesador 2A tarda 3,55 segundos.	accesos a la cache 2-asociativa especto al procesador ideal. La
c) Calcula la tasa de fallos de la cache 2-asociativa.	

Uno de los ingenieros ha sugerido el uso de un predictor de vía. Explica cómo funciona una cache asociativa por conjuntos con predictor de vía y sus ventajas e inconvenientes respecto una cache igual pero sin predictor de vía. El predictor sugerido tendría un impacto negligible tanto en área como en la frecuencia y consumo del procesador. Al ejecutar la aplicación A, el predictor de vía tiene una tasa de aciertos del 80%. Al procesador con cache 2 asociativa y predictor de vía lo denominaremos procesador P. En caso de que el predictor acierte la vía no hay penalización respecto al procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización (tal como ocurría con la cache 2 asociativa), y finalmente, si es fallo de predictor y también de cache, la penalización es de 25 ciclos (también la misma que la cache 2 asociativa). Además del predictor, se ha aprovechado para mejorar el algoritmo de reemplazo de la cache, por lo que la tasa de fallos de la misma es de solo un 5%. Calcula el tiempo de ejecución de la apicación A en el procesador P. Queremos saber la potencia media debida a conmutación de la jerarquia de memoria del procesador P. Ignoraremos

por tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y tambien la del predictor, que ya hemos comentado que tiene un impacto despreciable. Sabemos que cada vez que se accede una via de la cache se consumen 5 nJ (nanojoules) y cada vez que hay un fallo de cache se consumen 44 nJ adicionales.

f)	Calcula la potencia media debida a conmutación de la jerarquia de memoria del procesador P al ejecutar la
	aplicación A

	Cognoms: Nom:	
	Examen Final d'Arquitectura de Computadors	Curs 2012-2013 Q2
Pro	oblema 4. (3,5 puntos)	
	ha medido la ejecución de un programa en un sistema con un solo proces oremesa) y se ha visto que su tiempo de ejecución es de 300 horas.	sador y un solo disco (un PC de
sist	do que el coste en tiempo es muy alto, deseamos ejecutar el programa (que tema multiprocesador con varios procesadores y discos idénticos al de nue adimiento del programa hemos medido (en el PC) que el programa se ejecuta er	estro PC. Para poder estimar el
Fas	se 1: Código SECUENCIAL que no puede paralelizarse, ocupa el 5% del tiempo er	n la ejecución en el PC.
Fas	se 2: Código TOTALMENTE PARALELIZABLE, ocupa el 85% del tiempo si se ejecut	ta el programa en el PC.
Fas PC.	se 3: Código de E/S que pasa todo su tiempo ESCRIBIENDO en disco, ocupa el 109	% del tiempo en la ejecución en el
a)	Cálcula la ganancia máxima en velocidad que se puede conseguir en este ejecutarlo de un supercomputador compuesto por un número infinito de pro	
tier aun gan	realidad, aunque la Fase 2 sea muy paralelizable, no es posible realizar una p mpo de sincronización entre los distintos procesos. Se calcula que el tiempo de s menta el número de procesadores por lo que hay un límite a la cantidad de p nando velocidad. Hemos averiguado que por cada procesador que añadimos el horas (con respecto a la parelelización ideal de la fase 2). Calcula cual es el número ideal de procesadores y la ganancia en porcentaje en un entorno con dicho número de procesadores y un disco.	sincronización aumenta conforme procesadores que podemos usar tiempo de ejecución aumenta en
per	estro supercomputador, además de poseer muchos procesadores también dispormite paralelizar la Fase 3 ya que en esta fase hay suficientes accesos como para cos. Sabemos además que todos los accesos son aleatorios.	
c)	El RAID de discos del que disponemos tiene 30 discos y puede configurarse discos), 5, 50 (5 grupos de 6 discos) o 6. Si solo nos interesara el rendimie configuración? ¿Cúal sería la respuesta si la fase 3 fueran todo lecturas? ¿Y si	ento, ¿cúal es la mejor opción de

Nuestro sistema supercomputador está compuesto por un RAID 50 de 30 discos, cada uno de los cuales es igual al del PC de sobremesa. A partir de aquí suponemos que siempre que hablamos del supercomputador supondremos que estamos hablando del número ideal de procesadores y un RAID 50 de 30 discos. Calcula cuanto tiempo tardará nuestro programa ejecutado en el supercomputador. Sabemos que el programa contiene 10¹⁷ instrucciones dinámicas de las cuales, en la fase dos, 864 * 10¹⁴ son instrucciones de coma flotante que implementan un total de 72 * 10¹⁴ operaciones de coma flotante en simple precisión. Calcula a cuantos MIPS y MFLOPs se ejecuta el programa en el PC de sobremesa y en el supercomputador con el número ideal de procesadores sabiendo que las instrucciones dinámicas de sincronización son 1 * 10¹⁴ por cada procesador extra. Comenta de forma razonada que sistema (el PC de sobremesa o el supercomputador) presenta una mejor eficiencia energética suponiendo que los procesadores y los discos son los elementos que disipan más del 99% de la energia en cualquiera de los dos sistemas. Visto el pobre rendimiento obtenido y suponiendo que la totalidad del tiempo de la fase 2 se consume en las instrucciones dinámicas de coma flotante (el resto de fases no tienen dichas instrucciones) decidimos añadir al procesador del supercomputador una unidad SIMD de coma flotante de 256 bits que, para el código analizado, nos permite agrupar cada 8 instrucciones dinámicas de coma flotante en una que se ejecuta a la misma velocidad que las anteriores. Estimad de forma razonada cual sería la nueva paralelización ideal de la fase 2 del programa con los nuevos