Problema 1. (3 puntos)

Dado las siguientes rutinas escritas en C:

```
int Matxaca(char v[]){
                                                       int Exa(int a, int *b){
int MaxMin(int a, int *b){
                               int i;
                                                            int max;
 if (a > *b)
                               i=0;
   return a;
                                                           max = MaxMin(a, b);
                               while (v[i] != `.'){
 else {
                                 v[i] = \#';
                                                           return max + *b;
   tmp = *b
                                 i++;
    *b = a;
                               }
   return tmp
                               return i;
 }
                             }
}
```

a) Traduce la rutina MaxMin a ensamblador del x86.

```
MaxMin: PUSHL %EBP

MOVL %ESP, %EBP

MOVL 12(%EBP), %ECX

MOVL 8(%EBP), %EDX

CMPL (%ECX), %EDX

JLE ELSE

MOVL %EDX, %EAX

JMP END

ELSE: MOVL (%ECX), %EAX

MOVL %EDX, (%ECX)

END: MOVL %EBP, %ESP

POPL %EBP

RET
```

b) Traduce la rutina Matxaca a ensamblador del x86.

```
Matxaca: PUSHL %EBP

MOVL %ESP,%EBP

XORL %EAX,%EAX

MOVL 8(%EBP),%EDX

WHILE: CMPB $'.',(%EDX,%EAX)

JE END

MOVB $'#',(%EDX,%EAX)

INCL %EAX

JMP WHILE

END: MOVL %EBP,%ESP

POPL %EBP

RET
```

c) **Traduce** la rutina Exa a ensamblador del x86.

```
Exa: PUSHL %EBP

MOVL %ESP, %EBP

PUSHL 12(%EBP)

PUSHL 8(%EBP)

CALL MaxMin

ADDL $8, %ESP

MOVL 12(%EBP), %EDX

ADDL (%EDX), %EAX

MOVL %EBP, %ESP

POPL %EBP

RET
```

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

Problema 2. (2 puntos)

Disponemos de un procesador de 32 bits con bus de direcciones de 24 bits y una memoria cache de las siguientes características:

Directa

Tamaño total: 4096 bytesTamaño de bloque: 16 bytes

• Política de escritura: copy back + write allocate

Rellena la siguiente tabla, suponiendo que inicialmente la cache está vacía, e indica el contenido final de la cache.

					L	ectura de	MP	Es	critura er	ı MP
Tipo	@ en hexa	Bloque de MP	Bloque de MC	Bloque de MC Acierto /Fallo		@ hex	tamaño	si/no	@ hex	tamaño
W word	ECA932	ECA93	93	F	SI	ECA930	16	NO		
W long	ECA944	ECA94	94	F	SI	ECA940	16	NO		
R byte	ECC941	ECC94	94	F	SI	ECC940	16	SI	ECA940	16
R byte	ECA932	ECA93	93	А	NO			NO		
W byte	ECA937	ECA93	93	А	NO			NO		
R long	ECC934	ECC93	93	F	SI	ECC930	16	SI	ECA930	16

Contenido final de la cache

Bloque MC	Etiqueta	Dirty bit
93	ECC	
94	ECC	

Problema 3. (2 puntos)

jmp for

Dado el siguiente código escrito en ensamblador del x86:

movl \$0, %ebx
movl \$0, %esi
for: cmpl \$256*1024, %esi
 jge end
(a) movl (%ebx, %esi, 4), %eax
 shll \$2, %eax
(b) addl %eax, 4*1024(%ebx, %esi, 4)
(c) addl 12*1024(%ebx, %esi, 4), %eax
 addl \$1024, %esi

end:

Suponiendo que la memoria virtual utiliza páginas de tamaño 4Ks y que se dispone de un TLB de 3 entradas completamente asociativo con reemplazo LRU, responde a las siguientes preguntas:

a) Para cada uno de los accesos (etiquetas (a), (b) y (c)), **indica** a qué página de la memoria virtual se accede en cada una de las 16 primeras iteraciones del bucle

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
а	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
b	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
С	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

b) Indica en cuales de los accesos a memoria ejecutados en las 16 primeras iteraciones son fallo de TLB (F) y cuales son acierto de TLB (A)

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
a read	F	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
b read	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F
b write	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
c read	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F

c) Calcula la cantidad de aciertos de TLB en TODO el bucle

256 iteraciones

Acceso (a): 1 fallo y 255 aciertos

Acceso (b): 256 fallos y 0 aciertos para leer operando en memoria y 256 aciertos para escribir resultado

Acceso (c): 256 fallos y 0 aciertos para leer operando en memoria

Total aciertos: 255 + 0 + 256 + 0 = 511 aciertos

d) Calcula la cantidad de fallos de TLB en TODO el bucle

Total fallos: 1 + 256 +0 + 256 = 513 fallos

Cognoms:	Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

Problema 4. (3 puntos)

Tenemos un procesador (que llamaremos procesador original) que funciona a una frecuencia de 2 GHz. Este procesador no tiene ningún tipo de jerarquía de memoria, todos los accesos se realizan directamente sobre memoria principal. En este procesador hemos ejecutado una aplicación A (que usaremos a lo largo de todo el problema) y hemos obtenido los siguientes datos: tiempo de ejecución 18 s, 2x10⁹ instrucciones ejecutadas, 3x10⁹ accesos a memoria. Sabemos además que cada acceso a memoria tarda 11 ciclos.

a) Calcula el CPI del procesador original al ejecutar la aplicación A (a este CPI lo llamaremos CPIoriginal).

```
18 \text{ s} * 2x10^9 \text{ c/s} = 36x10^9 \text{ ciclos}
CPIoriginal = 36x10^9 c / 2x10^9 i = 18 c/i
```

Calcula el CPI de un procesador (que llamaremos procesador ideal) en que cada acceso tardase 1 ciclo (a este CPI lo denominaremos CPIideal).

```
Penalización/acceso = 11 ciclos - 1 ciclo = 10 ciclos/acceso.
Ciclos penalización = 3x10^9 accesos * 10 ciclos/acceso = 30x10^9 ciclos
Ciclos ideal = Ciclos original - Ciclos penalización = 36x10^9 ciclos - 30x10^9 ciclos = 6x10^9 ciclos
CPlideal = Ciclos ideal /instrucciones = 6x10^9 c/ 2x10^9 i = 3 c/i
```


Para mejorar el rendimiento respecto el procesador original, añadimos una cache 2-asociativa al procesador (que denominaremos procesador 2A). Para poder mantener la frecuencia de 2 GHz, los accesos a la cache 2-asociativa tardan 2 ciclos, es decir que en caso de acierto tenemos una penalización de 1 ciclo. La penalización media en caso de fallo es de 17 ciclos. La aplicación A ejecutada en el procesador 2A tarda 4,7 segundos.

c) Calcula la tasa de fallos de la cache 2-asociativa.

```
CPI 2A = 4,7 s * 2x10^9 c/s / 2x10^9 i = 4.7 c/i
CPImem = CPI 2A - CPIideal = 4,7 c/i - 3 c/i = 1,7 c/i
CPImem = nr * ((1-m) * 1 + m * 17) ----> (1 - m + 17*m) ciclos/acceso = 1,7 c/i / 1,5 a/i = 1,1333 ciclos/acceso
16 ciclos/fallo * m = 0,13333 ciclos/acceso ----> m = 0,008333 fallos/acceso
```

Uno de los ingenieros ha sugerido el uso de un predictor de vía. El predictor sugerido tendría una tasa de aciertos del 80% y tendría un impacto negligible tanto en área como en la frecuencia y consumo del procesador. Al procesador con cache 2 asociativa y predictor de vía lo denominaremos procesador P. En caso de que el predictor acierte la vía no hay penalización respecto el procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización (tal como ocurría con la cache 2 asociativa), y finalmente, si es fallo de predictor y también de cache, la penalización es de 17 ciclos (también la misma que la cache 2 asociativa).

ď) Calcula el CPI del procesador P ((CPIP)	١.



e) Calcula el speed-up del procesador P respecto el procesador 2a.

```
TexeP = CPI*I/F = 3,5 c/i * 2x10^9 i / 2x10^9 c/s = 3,5 s
Speed-up = 4,7 s / 3,5 s = 1,34
```

Queremos saber la potencia media debida a conmutación de la jerarquia de memoria del procesador P. Ignoraremos por tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y tambien la del predictor que ya hemos comentado que tiene un impacto despreciable. Sabemos que cada vez que se accede una Via de la cache se consumen 5 nJ (nanojoules) y cada vez que hay un fallo de cache se consumen 20 nJ adicionales.

f) Calcula la potencia de conmutación media de la jerarquia de memoria del procesador P al ejecutar la aplicación

Si hay acierto de predictor solo se accede una via (5 nJ), si hay fallo de predictor se acceden las 2 vias (10 nJ) y si es fallo de cache 20 nJ adicionales (30 nJ en total)

```
Energia = 3x10^9 accesos * (0.8 * 5x10^{-9} J + 0.20 * 10x10^{-9} J + 0.0083 * 20x10^{-9} J) = 18,5 Joules P = 18,5 Joules / 3,5 s = 5,29W
```

Problema 1. (3 puntos)

Dado las siguientes rutinas escritas en C:

```
int Matxaca(char v[]){
                                                       int Exa(int a, int *b){
int MaxMin(int a, int *b){
                               int i;
                                                            int max;
 if (a > *b)
                               i=0;
   return a;
                                                           max = MaxMin(a, b);
                               while (v[i] != `.'){
 else {
                                 v[i] = \#';
                                                           return max + *b;
   tmp = *b
                                 i++;
    *b = a;
                               }
   return tmp
                               return i;
 }
                             }
}
```

a) Traduce la rutina MaxMin a ensamblador del x86.

```
MaxMin: PUSHL %EBP

MOVL %ESP, %EBP

MOVL 12(%EBP), %ECX

MOVL 8(%EBP), %EDX

CMPL (%ECX), %EDX

JLE ELSE

MOVL %EDX, %EAX

JMP END

ELSE: MOVL (%ECX), %EAX

MOVL %EDX, (%ECX)

END: MOVL %EBP, %ESP

POPL %EBP

RET
```

b) Traduce la rutina Matxaca a ensamblador del x86.

```
Matxaca: PUSHL %EBP

MOVL %ESP,%EBP

XORL %EAX,%EAX

MOVL 8(%EBP),%EDX

WHILE: CMPB $'.',(%EDX,%EAX)

JE END

MOVB $'#',(%EDX,%EAX)

INCL %EAX

JMP WHILE

END: MOVL %EBP,%ESP

POPL %EBP

RET
```

c) **Traduce** la rutina Exa a ensamblador del x86.

```
Exa: PUSHL %EBP

MOVL %ESP, %EBP

PUSHL 12(%EBP)

PUSHL 8(%EBP)

CALL MaxMin

ADDL $8, %ESP

MOVL 12(%EBP), %EDX

ADDL (%EDX), %EAX

MOVL %EBP, %ESP

POPL %EBP

RET
```

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

Problema 2. (2 puntos)

Disponemos de un procesador de 32 bits con bus de direcciones de 24 bits y una memoria cache de las siguientes características:

Directa

Tamaño total: 4096 bytesTamaño de bloque: 16 bytes

• Política de escritura: copy back + write allocate

Rellena la siguiente tabla, suponiendo que inicialmente la cache está vacía, e indica el contenido final de la cache.

					L	ectura de	MP	Es	critura er	ı MP
Tipo	@ en hexa	Bloque de MP	Bloque de MC	Bloque de MC Acierto /Fallo		@ hex	tamaño	si/no	@ hex	tamaño
W word	ECA932	ECA93	93	F	SI	ECA930	16	NO		
W long	ECA944	ECA94	94	F	SI	ECA940	16	NO		
R byte	ECC941	ECC94	94	F	SI	ECC940	16	SI	ECA940	16
R byte	ECA932	ECA93	93	А	NO			NO		
W byte	ECA937	ECA93	93	А	NO			NO		
R long	ECC934	ECC93	93	F	SI	ECC930	16	SI	ECA930	16

Contenido final de la cache

Bloque MC	Etiqueta	Dirty bit
93	ECC	
94	ECC	

Problema 3. (2 puntos)

jmp for

Dado el siguiente código escrito en ensamblador del x86:

movl \$0, %ebx
movl \$0, %esi
for: cmpl \$256*1024, %esi
 jge end
(a) movl (%ebx, %esi, 4), %eax
 shll \$2, %eax
(b) addl %eax, 4*1024(%ebx, %esi, 4)
(c) addl 12*1024(%ebx, %esi, 4), %eax
 addl \$1024, %esi

end:

Suponiendo que la memoria virtual utiliza páginas de tamaño 4Ks y que se dispone de un TLB de 3 entradas completamente asociativo con reemplazo LRU, responde a las siguientes preguntas:

a) Para cada uno de los accesos (etiquetas (a), (b) y (c)), **indica** a qué página de la memoria virtual se accede en cada una de las 16 primeras iteraciones del bucle

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
а	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
b	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
С	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

b) Indica en cuales de los accesos a memoria ejecutados en las 16 primeras iteraciones son fallo de TLB (F) y cuales son acierto de TLB (A)

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
a read	F	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
b read	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F
b write	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
c read	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F	F

c) Calcula la cantidad de aciertos de TLB en TODO el bucle

256 iteraciones

Acceso (a): 1 fallo y 255 aciertos

Acceso (b): 256 fallos y 0 aciertos para leer operando en memoria y 256 aciertos para escribir resultado

Acceso (c): 256 fallos y 0 aciertos para leer operando en memoria

Total aciertos: 255 + 0 + 256 + 0 = 511 aciertos

d) Calcula la cantidad de fallos de TLB en TODO el bucle

Total fallos: 1 + 256 +0 + 256 = 513 fallos

Cognoms:	Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

Problema 4. (3 puntos)

Tenemos un procesador (que llamaremos procesador original) que funciona a una frecuencia de 2 GHz. Este procesador no tiene ningún tipo de jerarquía de memoria, todos los accesos se realizan directamente sobre memoria principal. En este procesador hemos ejecutado una aplicación A (que usaremos a lo largo de todo el problema) y hemos obtenido los siguientes datos: tiempo de ejecución 18 s, 2x10⁹ instrucciones ejecutadas, 3x10⁹ accesos a memoria. Sabemos además que cada acceso a memoria tarda 11 ciclos.

a) Calcula el CPI del procesador original al ejecutar la aplicación A (a este CPI lo llamaremos CPIoriginal).

```
18 \text{ s} * 2x10^9 \text{ c/s} = 36x10^9 \text{ ciclos}
CPIoriginal = 36x10^9 c / 2x10^9 i = 18 c/i
```

Calcula el CPI de un procesador (que llamaremos procesador ideal) en que cada acceso tardase 1 ciclo (a este CPI lo denominaremos CPIideal).

```
Penalización/acceso = 11 ciclos - 1 ciclo = 10 ciclos/acceso.
Ciclos penalización = 3x10^9 accesos * 10 ciclos/acceso = 30x10^9 ciclos
Ciclos ideal = Ciclos original - Ciclos penalización = 36x10^9 ciclos - 30x10^9 ciclos = 6x10^9 ciclos
CPlideal = Ciclos ideal /instrucciones = 6x10^9 c/ 2x10^9 i = 3 c/i
```


Para mejorar el rendimiento respecto el procesador original, añadimos una cache 2-asociativa al procesador (que denominaremos procesador 2A). Para poder mantener la frecuencia de 2 GHz, los accesos a la cache 2-asociativa tardan 2 ciclos, es decir que en caso de acierto tenemos una penalización de 1 ciclo. La penalización media en caso de fallo es de 17 ciclos. La aplicación A ejecutada en el procesador 2A tarda 4,7 segundos.

c) Calcula la tasa de fallos de la cache 2-asociativa.

```
CPI 2A = 4,7 s * 2x10^9 c/s / 2x10^9 i = 4.7 c/i
CPImem = CPI 2A - CPIideal = 4,7 c/i - 3 c/i = 1,7 c/i
CPImem = nr * ((1-m) * 1 + m * 17) ----> (1 - m + 17*m) ciclos/acceso = 1,7 c/i / 1,5 a/i = 1,1333 ciclos/acceso
16 ciclos/fallo * m = 0,13333 ciclos/acceso ----> m = 0,008333 fallos/acceso
```

Uno de los ingenieros ha sugerido el uso de un predictor de vía. El predictor sugerido tendría una tasa de aciertos del 80% y tendría un impacto negligible tanto en área como en la frecuencia y consumo del procesador. Al procesador con cache 2 asociativa y predictor de vía lo denominaremos procesador P. En caso de que el predictor acierte la vía no hay penalización respecto el procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización (tal como ocurría con la cache 2 asociativa), y finalmente, si es fallo de predictor y también de cache, la penalización es de 17 ciclos (también la misma que la cache 2 asociativa).

ď) Calcula el CPI del procesador P ((CPIP)	١.



e) Calcula el speed-up del procesador P respecto el procesador 2a.

```
TexeP = CPI*I/F = 3,5 c/i * 2x10^9 i / 2x10^9 c/s = 3,5 s
Speed-up = 4,7 s / 3,5 s = 1,34
```

Queremos saber la potencia media debida a conmutación de la jerarquia de memoria del procesador P. Ignoraremos por tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y tambien la del predictor que ya hemos comentado que tiene un impacto despreciable. Sabemos que cada vez que se accede una Via de la cache se consumen 5 nJ (nanojoules) y cada vez que hay un fallo de cache se consumen 20 nJ adicionales.

f) Calcula la potencia de conmutación media de la jerarquia de memoria del procesador P al ejecutar la aplicación

Si hay acierto de predictor solo se accede una via (5 nJ), si hay fallo de predictor se acceden las 2 vias (10 nJ) y si es fallo de cache 20 nJ adicionales (30 nJ en total)

```
Energia = 3x10^9 accesos * (0.8 * 5x10^{-9} J + 0.20 * 10x10^{-9} J + 0.0083 * 20x10^{-9} J) = 18,5 Joules P = 18,5 Joules / 3,5 s = 5,29W
```