Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2011-2012 Q1

Problema 1. (3 puntos)

Dada la siguiente función escrita en C:

```
int F(int *p, int x) {
  int aux;
  aux = *p;
  *p = x;
  return aux >> 3;
}
```

a)	Dibuja el bloque de activación de la rutina F y traducidla a ensamblador x86.

Dado el siguiente código en ensamblador:

	i signicitte codigo en ensambiador.						
	movl \$V,%ebx		1 [S: push	l %ebp	7	1
	xorl %esi,%esi				%esp,%ebp	+	
for	: cmpl \$2000000000,%esi				8(%ebp),%edx	+	
101	jge fin				12(%ebp),%ecx	+	
	pushl %esi		-		(%edx,%ecx,4),%eax	+	
	pushl %ebx		-		\$0x0F, %ecx	+	
	call S				%ecx, %eax	-	ł
	addl %8,%esp				%ebp,%esp	-	
	-		-		%ebp, %esp	+	l
	addl \$58, \$eax			ret	senh		
	addl %eax, (%ebx,%esi,4)			rec			İ
	incl %esi						
	jmp for						
end	:]				
despre	os en ejecutarse. Para todo el resto del probl ciarse. Ilcula el número de instrucciones ejecutadas				•	ie pu	ieueii
~, ~	and a continuous de moti designes ejecutudas	, ,	• • • • •	000.60	•		
	no consideramos los fallos en la cache de i da fallo penaliza 10 ciclos, calcula el CPI idea				ne de datos se producen 250·1	0 ⁶ fa	llos y
	· · · · · · · · · · · · · · · · · · ·						
•	iponiendo que todas las instrucciones oc strucciones.	upan	1 4 byte	es, calcula	el ancho de banda con la	cach	ne de
م ره	alcula el ancho de banda con la cache de dat	os Dr	ara calci	lar cuánto	s accesos a memoria do datos o	- ro	مدتناد
•							anzan
er	n cada iteración, marcad con una cruz las ins	trucc	iones qu	ie acceden	a memoria de datos en el codi	go.	

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2011-2012 Q1

Problema 2. (4 puntos)

Dado el siguiente código escrito en ensamblador del x86:

```
movl $0, %ebx
movl $0, %esi

for:
    cmpl $512*1000, %esi
    jge end

(a) movl (%ebx, %esi, 4), %eax
(b) addl %eax, 8*1024(%ebx, %esi, 4) // Dos accesos a memoria
(c) movl %eax, 16*1024(%ebx, %esi, 4)

    incl %esi
    jmp for
end:
```

Sabemos que se ejecuta en un sistema con memoria cache y memoria virtual. Sabemos que la memoria virtual utiliza páginas de tamaño 4KB y que disponemos de un TLB de 4 entradas (reemplazo LRU). Además sabemos que la memoria cache de datos (únicos accesos a memoria que contemplaremos en este problema) es Write Through + Write No Allocate, de 2 vías (reemplazo LRU), con 64 conjuntos y 16 bytes por bloque. Responde a las siguientes preguntas:

a) **Calcula** para cada uno de los accesos (etiquetas a, b, c) el conjunto y vía de la memoria cache al que se accede en cada una de las 9 primeras iteraciones del bucle.

Conjunto:

	0	1	2	3	4	5	6	7	8	9
а										
b										
С										

Vía (poner una X si no se puede determinar):

	0	1	2	3	4	5	6	7	8	9
а										
b										
С										

b) Calcula la cantidad de aciertos y de fallos de cache, en todo el código.

داء	Para cada uno de los accesos indicados (etiquetas a h. c.) indica a qué nágina de la memoria virtual se accede

 Para cada uno de los accesos indicados (etiquetas a, b, c), indica a qué página de la memoria virtual se accede en cada una de las siguientes iteraciones del bucle.

	0	1*512	2*512	3*512	4*512	5*512	6*512	7*512	8*512	9*512
а										
b										
С										

d) Calcula la cantidad de aciertos y de fallos de TLB, en todo el código
El programa anterior tiene un CPI ideal de 2 funcionando en un procesador a 2 GHz. Sabemos que un fallo de cache tiene una penalización de 10 ciclos y un fallo de TLB (asumiremos que no hay fallos de página) tiene una penalización de 1000 ciclos.
e) Calcula el tiempo de ejecución del código anterior.
Sabemos que todas las direcciones de memoria son de 32 bits (tanto en las direcciones lógicas como en las físicas).
f) Calcula el tamaño en bits de la memoria de datos de la cache, el de la memoria de etiquetas de la cache también el de todo el TLB (en ambos casos podéis prescindir de los bits de estado).
Sabemos que la corriente de fugas de la memoria RAM estática es de 3 uA (microAmperios) por bit y que esta alimentada a 1,2 V. La energía consumida durante un acceso a la memoria de etiquetas es de 5 nJ (nanoJoules) po vía y la consumida durante un acceso a la memoria de datos es de 25 nJ por vía (en esta memoria siempre se accede
en paralelo a ambas vías).
g) Calcula la potencia media estática (debida a fugas) de la cache.
h) Calculad la potencia media dinámica (debida aconmutación) consumida por la cache durante la ejecución de programa. Para simplificar asumiremos que todos los accesos consumen lo mismo sean acierto o fallo. La energía extra consumida al acceder a memoria principal en caso de fallo está fuera de los objetivos de este problema.

Cogno	oms:	Nom:
2on C	ontrol Arquitectura de Computadors	Curs 2011-2012 Q1
Problema	3. (3 puntos)	
una CPU c (denomina	nulado la ejecución de un programa (para simplificar el pro on un sistema de memoria en donde todos los accesos a aremos CPU_{IDEAL} a esta combinación simulada) y hemos o aliza 5x10 ⁶ accesos a memoria.	a memoria tardan 1 ciclo sean aciertos o fallos
un tiempo	onar a la frecuencia deseada, la cache de primer nivel (L1), de acceso de 3 ciclos. Supongamos de momento que nur namos $\mathtt{CPU_1}$).	
	a los ciclos de penalización de un acceso a memoria respe tarse el programa en la CPU 1.	ecto a CPU_{IDEAL} y calcula los ciclos que tarda en
penalizacio L2 no tieno	de primer nivel (L1) tiene, para nuestro programa, una f ón adicional de 20 ciclos para ser servido del segundo nive e fallos (esta combinación la denominamos CPU₂). Ila el número de accesos a L2 y los ciclos que tarda en ejec	l de cache (L2). De momento supondremos que
b) Care	ia el Humero de accesos a L2 y 103 cicios que tarad en ejec	attaise ei programa en la ei o <u>z</u> .
accesos qu Habitualm nuestro ca Cuando ha en L2 tiene	ina tasa de fallos local a la relación entre los fallos que se ue se realizan a dicha cache. Para nuestro programa, la c ente, en una jerarquía de memoria, cada nivel contiene un so L2 incluye los datos de L1, este tipo de cache (L2) se den y un fallo en L1 y L2 se trae el nuevo bloque de memoria p e una penalización adicional, respecto la CPU₂ , de 100 ciclos rquía de memoria completa en donde L2 es inclusiva.	rache L2 tiene una tasa de fallos local del 20%. In subconjunto de los datos del nivel superior. En nomina cache inclusiva (incluye los datos de L1). In principal a L2 y L2 sirve el bloque a L1. Cada fallo
•	ı la el número de accesos a memoria principal y los ciclo	os que tarda en ejecutarse el programa en la

Una alternativa a la cache L2 inclusiva es lo que se denomina **cache exclusiva** (utilizada por algunos procesadores AMD). En una cache L2 exclusiva, los datos que hay en L1 no están repetidos en L2. La L2 exclusiva funciona de forma similar a la cache de víctimas vista en problemas (problema 9 del tema 3), con la salvedad de que no tiene por que ser totalmente asociativa y su tamaño es mucho mayor que el de L1. En caso de fallo en L1 miramos en L2 y, si también es fallo en L2, el bloque se trae directamente de memoria principal a L1. El bloque expulsado de L1 se guarda en L2. En caso que sea acierto en L2 el bloque se trae de L2 y el bloque expulsado de L1 se guarda en L2.

La cache exclusiva tiene la ventaja de que la penalización en caso de fallar en L1 y L2 es ligeramente inferior a la suma de penalizaciones causadas por servir el fallo de L2 (apartado c) y servir el fallo de L1 (apartado b). En nuestro caso un acceso que sea fallo de L1 y L2 tiene una penalización de 110 ciclos. Sin embargo tiene el inconveniente de que los accesos que son fallo en L1 pero acierto en L2 deben leer un bloque de L2 (el bloque pedido) y escribir otro bloque en L2 (el bloque expulsado de L1). Por lo que la penalización es mayor, en nuestro caso es de 30 ciclos (en lugar de los 20 ciclos de la L2 inclusiva). A esta organización la denominaremos **CPU**_{exclusiva}. De momento supondremos que L2 sigue teniendo una tasa de fallos local del 20%.

d) Calcula los ciclos que tarda en ejecutarse el programa en la CPU _{exclusiva} .
Otra ventaja de la cache exclusiva es que, para los mismos tamaños de L1 y de L2, puede contener más datos que la inclusiva (los datos de L1 no están repetidos en L2), por lo que la tasa de fallos suele ser inferior.
e) Calcula la tasa de fallos local que debería tener la L2 exclusiva para que nuestro programa tarde los mismos ciclos que con la inclusiva.
Finalmente, se ha organizado la L2 exclusiva en 4 bancos. Si el bloque expulsado de L1 va a un banco de L2 distinto del banco que contiene el bloque que se desea leer la penalización, en caso de acierto en L2, es de solo 20 ciclos (como el caso de la cache inclusiva). Si ambos bloques se encuentran en el mismo banco entonces la penalización sigue siendo de 30 ciclos. En caso de fallo en L1 y L2 la penalización por traer el bloque de memoria principal a L1 sigue siendo de 110 ciclos. Esta organización la denominamos CPU _{bancos} . En nuestro programa, la tasa de fallos local de L2 sigue siendo del 20% y los accesos a bloques se distribuyen de forma equiprobable entre los bancos, siendo además independiente el banco en que se encuentra el bloque accedido del banco al que va el bloque reemplazado.
f) Calcula los ciclos que tarda en ejecutarse el programa en la CPU _{bancos} . Pista: calcular la probabilidad de que los 2 bloques vayan al mismo banco