Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2013-2014 Q1

## Problema 1. (3 puntos)

Dado el siguiente código escrito en C, que compilamos para un sistema linux de 32 bits:

```
typedef struct {
typedef struct {
                                           char e;
  char a;
  short int b;
                                           s1 f[10];
  char c;
                                           int g;
} s1;
                                           } s2;
int F(s1 *uno, char c);
int examen(int *x, char d[10], s2 dos){
 int i;
 char h[10];
 int j;
}
```

a) **Dibuja** como quedarían almacenadas en memoria las estructuras **s1** y **s2**, indicando claramente los **desplazamientos** respecto al inicio, el **tamaño** de todos los campos y el **tamaño** de los structs.

o)	Dibuja el bloque de activación de la función examen, indicando claramente el tamaño de cada campo y los
	desplazamientos relativos al registro EBP necesarios para acceder a los parámetros y a las variables locales.

c)	Escribe en ensamblador del x86 el código de inicio de la subrutina examen (sabemos que la subrutina exame utiliza todos los registros) desde el principio de esta hasta la primera sentencia en C de la rutina (incluida) ques:
i =	
	07
d)	<b>Escribe</b> en ensamblador del x86 el código hasta el final de la subrutina <b>examen</b> (teniendo en cuenta lo hecen el apartado c) desde la última sentencia en C de la rutina (incluida) que es:
et:	urn (j);
	~~~ (37)
,	<b>-</b>
9)	Traduce la siguiente sentencia a ensamblador del x86, suponiendo que se encuentra dentro de la ruti
	examen:
Х :	= F(&(dos.f[0]),d[4]);

	Cognoms: Nom: .	
	2on Control Arquitectura de Computadors	Curs 2013-2014 Q1
Pro	oblema 2. (4 puntos)	
Este oits rac rac rar ma	nemos un microcontrolador con un camino de datos de 8 bits, por lo que todos lo e microcontrolador tiene un mecanismo de memoria virtual con páginas de 4 los y direcciones físicas de 16 bits. Por simplicidad ignoraremos los accesos a ducción tiene un TLB de datos totalmente asociativo de cuatro entradas combién dispone de una cache de datos que se accede en serie con el TLB (con dire peo directo, tiene un tamaño de 256 bytes y bloques (lineas) de 16 bytes. La cacritura inmediata (Write Through) sin asignación en caso de fallo (Write NO Allocation)	Obytes, direcciones lógicas de 20 instrucciones. Para acelerar la nalgoritmo de reemplazo LRU. ecciones físicas). Esta cache es de he de datos sigue una política de
a)	<b>Dibuja</b> una dirección lógica con los campos de bits relevantes para la traduclaramente el nombre y tamaño de cada uno de ellos. <b>Dibuja</b> también una dibits relevantes para el acceso a cache, indicando claramente el nombre y tam	rección física con los campos de
b)	<b>Describe</b> el funcionamiento de las políticas de escritura de lacache en caso de <b>fallo</b> :	escritura-acierto y de escritura-
=1+	iempo de ciclo del procesador es de 1 ns, un acceso a TLB necesita 0,6 ns y uno a	u cacho 0.7 ns (la mayor parto dol
	el se dedica al acceso paralelo a etiquetas y datos).	r cache 0,7 hs (la mayor parte der
c)	¿Cuantos ciclos tardaría un acceso que acierte tanto en TLB como en ca traducción en serie descrita del conjunto TLB-Cache? ¿Y con una implementado	
d)	Si pudiésemos implementar una cache más grande (manteniendo el resto de tamaño máximo de cache que podríamos implementar con la traducción para	

Sabemos que tanto el TLB como la cache están vacios y que las 6 primeras entradas de la tabla de páginas tienen el siguiente contenido.

VPN	PPN	Р	М
00	Α	1	0
01	В	1	0
02	0	1	0
03	5	1	0
04	4	1	0
05	3	1	0

## e) Rellena la siguiente tabla a partir de la secuencia de referencias a memoria dada:

@lógica	L/E	VPN	Desp	PPN	@física	TLB	ВМР	TAG	ВМС	Cache	LMP	EMP
00000	L											
01111	L											
02212	L											
00003	E											
03324	L											
05525	E											
00016	L											
01117	E											
05528	L											
02219	L		_									
0000A	L											

@lógica: Dirección lógica (en hexadecimal) generada por el procesador.

L/E: El acceso es lectura (L) o escritura (E).

VPN: Virtual Page Number (página lógica) (en hexadecimal).
Desp: desplazamiento dentro de la página (en hexadecimal).
PPN: Physical Page Number (página física) (en hexadecimal).

@física: Dirección física (en hexadecimal)TLB: Acierto de TLB (A) o fallo de TLB (F).

BMP: Bloque (linea) de memoria principal que se accede (en hexadecimal).

TAG: Etiqueta del acceso a cache (en hexadecimal).

BMC: Bloque (linea) de cache que se accede (en hexadecimal).

Cache: Acierto de Cache (A) o fallo de Cache (F).

LMP: Numero de bytes leídos de memoria principal (vacío si no se lee).

EMP: Indica numero de bytes escritos en memoria principal (vacío si no se escribe).

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2013-2014 Q1

## Problema 3. (3 puntos)

Se quiere diseñar la memoria cache de datos de primer nivel para un procesador de muy bajo consumo de tipo Load/ Store que consume 0,05 W. Se barajan dos alternativas:

- (1) write through y write NO allocate.
- (2) copy back y write allocate

Se dispone de un programa X que ejecuta  $8 \times 10^9$  instrucciones dinámicas, de las cuales el 25% son instrucciones de acceso a memoria (una instrucción puede hace un acceso a memoria como máximo), el 30% son instrucciones que realizan una operación en coma flotante, el 35% son instrucciones aritmético lógicas y el 10% restante son instrucciones de salto. Se han obtenido por simulación las siguientes medidas para el programa X:

- porcentaje de escrituras (sobre el total de accesos): 15%
- porcentaje de bloques modificados: 10%
- tasa de aciertos caso (1): 0,9
- tasa de aciertos caso (2): 0,8
- Tiempo de ejecución caso (1): 100 segundos
- Tiempo de ejecución caso (2): 120 segundos

En ambos casos, la memoria cache es de mapeo directo y se leen etiquetas y datos en paralelo. En caso de fallo, el bloque de MP se escribe en la MC y posteriormente el dato se envía a la CPU desde la MC. La escritura es segmentada. El tiempo de acceso (Tsa) a memoria cache (MC) es de 10 ns. El tiempo de acceso a memoria principal (MP) para escribir una palabra es de 80 ns. Para leer o escribir un bloque en la MP se emplean 100 ns. La energía consumida al realizar un acceso a MC (memoria de datos) es de 3 nJ si es un acceso a bloque y 1 nJ si es a palabra (byte, word o longword). El consumo de la memoria de etiquetas de la MC es despreciable. La energía consumida al realizar un acceso a MP, tanto si es a palabra como si es a bloque, es de 5 nJ. La corriente de fugas de toda la jerarquía de memoria también es despreciable.

a)	Calculad el tiempo empleado en realizar 1000 accesos consecutivos en el caso (1)

b)	Calculad el tiempo empleado en realizar 1000 accesos consecutivos en el caso (2)
c)	Calculad la energía consumida por la jerarquía de memoria al realizar 1000 accesos para el caso (1).
d)	<b>Calculad</b> la eficiencia energética del sistema procesador-memoria (MFLOPS/w) al ejecutar TODO EL PROGRAMA en el caso (1)
	110 510 1110 1 61 61 635 (1)11