Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

## Problema 1. (3 puntos)

Dado las siguientes rutinas escritas en C:

```
int Matxaca(char v[]){ int Exa(int a, int *b){
int MaxMin(int a, int *b){
                              int i;
                                                          int max;
  if (a > *b)
                              i=0;
   return a;
                              while (v[i] != `.'){
                                                         max = MaxMin(a, b);
  else {
   tmp = *b
                                v[i] = `#';
                                                         return max + *b;
                                                        }
                                i++;
   *b = a;
                              }
   return tmp
                              return i;
 }
                             }
}
```

a) **Traduce** la rutina MaxMin a ensamblador del x86.

	txaca a ensamblador del x86	•	
\			
c) <b>Traduce</b> la rutina Exa	a ensamblador del x86.		

Cognoms:	Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

# Problema 2. (2 puntos)

Disponemos de un procesador de 32 bits con bus de direcciones de 24 bits y una memoria cache de las siguientes características:

Directa

Tamaño total: 4096 bytesTamaño de bloque: 16 bytes

• Política de escritura: copy back + write allocate

Rellena la siguiente tabla, suponiendo que inicialmente la cache está vacía, e indica el contenido final de la cache.

				L	ectura de	MP	Escritura en MP			
Tipo	@ en hexa	Bloque de MP	Bloque de MC	Acierto /Fallo	si/no	@ hex	tamaño	si/no	@ hex	tamaño
W word	ECA932									
W long	ECA944									
R byte	ECC941									
R byte	ECA932									
W byte	ECA937									
R long	ECC934									

#### Contenido final de la cache

Bloque MC	Etiqueta	Dirty bit

### Problema 3. (2 puntos)

Dado el siguiente código escrito en ensamblador del x86:

```
movl $0, %ebx
movl $0, %esi
for: cmpl $256*1024, %esi
jge end
(a) movl (%ebx, %esi, 4), %eax
shll $2, %eax
(b) addl %eax, 4*1024(%ebx, %esi, 4)
(c) addl 12*1024(%ebx, %esi, 4), %eax
addl $1024, %esi
jmp for
end:
```

Suponiendo que la memoria virtual utiliza páginas de tamaño 4Ks y que se dispone de un TLB de 3 entradas completamente asociativo con reemplazo LRU, responde a las siguientes preguntas:

a) Para cada uno de los accesos (etiquetas (a), (b) y (c)), **indica** a qué página de la memoria virtual se accede en cada una de las 16 primeras iteraciones del bucle

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
а																
b																
С																

b) Indica en cuales de los accesos a memoria ejecutados en las 16 primeras iteraciones son fallo de TLB (F) y cuales son acierto de TLB (A)

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15

c)	Calcula la cantidad de aciertos de TLB en TODO el bucle
d)	Calcula la cantidad de fallos de TLB en TODO el bucle

-	d) Calcula la cantidad de fallos de TLB en TODO el bucle
Ī	
l	

Cognoms: Nom:	
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1
Problema 4. (3 puntos)	
Tenemos un procesador (que llamaremos procesador original) que funciona a una procesador no tiene ningún tipo de jerarquía de memoria, todos los accesos se realizan principal. En este procesador hemos ejecutado una aplicación A (que usaremos a lo hemos obtenido los siguientes datos: tiempo de ejecución 18 s, 2x10 <sup>9</sup> instrucciones memoria. Sabemos además que cada acceso a memoria tarda 11 ciclos.	directamente sobre memoria largo de todo el problema) y
a) Calcula el CPI del procesador original al ejecutar la aplicación A (a este CPI lo llam	naremos CPIoriginal).
b) Calcula el CPI de un procesador (que llamaremos procesador ideal) en que cada a CPI lo denominaremos CPIideal).	acceso tardase 1 ciclo (a este
Para mejorar el rendimiento respecto el procesador original, añadimos una cache 2-a denominaremos procesador 2A). Para poder mantener la frecuencia de 2 GHz, los actardan 2 ciclos, es decir que en caso de acierto tenemos una penalización de 1 ciclo. La de fallo es de 17 ciclos. La aplicación A ejecutada en el procesador 2A tarda 4,7 segundos de 10 ciclos.	cesos a la cache 2-asociativa a penalización media en caso
c) Calcula la tasa de fallos de la cache 2-asociativa.	

Uno de los ingenieros ha sugerido el uso de un predictor de vía. El predictor sugerido tendría una tasa de aciertos del 80% y tendría un impacto negligible tanto en área como en la frecuencia y consumo del procesador. Al procesador con cache 2 asociativa y predictor de vía lo denominaremos procesador P. En caso de que el predictor acierte la vía no hay penalización respecto el procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización (tal como ocurría con la cache 2 asociativa), y finalmente, si es fallo de predictor y también de cache, la penalización es de 17 ciclos (también la misma que la cache 2 asociativa).

d)	Calcula el CPI del procesador P (CPIP).
e)	Calcula el speed-up del procesador P respecto el procesador 2a.
٠,	Calcula et specurup del processador i respecto el processador 2a.
por pred	eremos saber la potencia media debida a conmutación de la jerarquia de memoria del procesador P. Ignoraremos tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y tambien la del dictor que ya hemos comentado que tiene un impacto despreciable. Sabemos que cada vez que se accede una de la cache se consumen 5 nJ (nanojoules) y cada vez que hay un fallo de cache se consumen 20 nJ adicionales.
f)	<b>Calcula</b> la potencia de conmutación media de la jerarquia de memoria del procesador P al ejecutar la aplicación A

Cognoms:	. Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

## Problema 1. (3 puntos)

Dado las siguientes rutinas escritas en C:

```
int Matxaca(char v[]){ int Exa(int a, int *b){
int MaxMin(int a, int *b){
                              int i;
                                                          int max;
  if (a > *b)
                              i=0;
   return a;
                              while (v[i] != `.'){
                                                         max = MaxMin(a, b);
  else {
   tmp = *b
                                v[i] = `#';
                                                         return max + *b;
                                                        }
                                i++;
   *b = a;
                              }
   return tmp
                              return i;
 }
                             }
}
```

a) **Traduce** la rutina MaxMin a ensamblador del x86.

	txaca a ensamblador del x86	•	
\			
c) <b>Traduce</b> la rutina Exa	a ensamblador del x86.		

Cognoms:	Nom:
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1

# Problema 2. (2 puntos)

Disponemos de un procesador de 32 bits con bus de direcciones de 24 bits y una memoria cache de las siguientes características:

Directa

Tamaño total: 4096 bytesTamaño de bloque: 16 bytes

• Política de escritura: copy back + write allocate

Rellena la siguiente tabla, suponiendo que inicialmente la cache está vacía, e indica el contenido final de la cache.

				L	ectura de	MP	Escritura en MP			
Tipo	@ en hexa	Bloque de MP	Bloque de MC	Acierto /Fallo	si/no	@ hex	tamaño	si/no	@ hex	tamaño
W word	ECA932									
W long	ECA944									
R byte	ECC941									
R byte	ECA932									
W byte	ECA937									
R long	ECC934									

#### Contenido final de la cache

Bloque MC	Etiqueta	Dirty bit

### Problema 3. (2 puntos)

Dado el siguiente código escrito en ensamblador del x86:

```
movl $0, %ebx
movl $0, %esi
for: cmpl $256*1024, %esi
jge end
(a) movl (%ebx, %esi, 4), %eax
shll $2, %eax
(b) addl %eax, 4*1024(%ebx, %esi, 4)
(c) addl 12*1024(%ebx, %esi, 4), %eax
addl $1024, %esi
jmp for
end:
```

Suponiendo que la memoria virtual utiliza páginas de tamaño 4Ks y que se dispone de un TLB de 3 entradas completamente asociativo con reemplazo LRU, responde a las siguientes preguntas:

a) Para cada uno de los accesos (etiquetas (a), (b) y (c)), **indica** a qué página de la memoria virtual se accede en cada una de las 16 primeras iteraciones del bucle

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
а																
b																
С																

b) Indica en cuales de los accesos a memoria ejecutados en las 16 primeras iteraciones son fallo de TLB (F) y cuales son acierto de TLB (A)

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15

c)	Calcula la cantidad de aciertos de TLB en TODO el bucle
d)	Calcula la cantidad de fallos de TLB en TODO el bucle

-	d) Calcula la cantidad de fallos de TLB en TODO el bucle
Ī	
l	

Cognoms: Nom:	
2on Control Arquitectura de Computadors	Curs 2012-2013 Q1
Problema 4. (3 puntos)	
Tenemos un procesador (que llamaremos procesador original) que funciona a una procesador no tiene ningún tipo de jerarquía de memoria, todos los accesos se realizan principal. En este procesador hemos ejecutado una aplicación A (que usaremos a lo hemos obtenido los siguientes datos: tiempo de ejecución 18 s, 2x10 <sup>9</sup> instrucciones memoria. Sabemos además que cada acceso a memoria tarda 11 ciclos.	directamente sobre memoria largo de todo el problema) y
a) Calcula el CPI del procesador original al ejecutar la aplicación A (a este CPI lo llam	naremos CPIoriginal).
b) Calcula el CPI de un procesador (que llamaremos procesador ideal) en que cada a CPI lo denominaremos CPIideal).	acceso tardase 1 ciclo (a este
Para mejorar el rendimiento respecto el procesador original, añadimos una cache 2-a denominaremos procesador 2A). Para poder mantener la frecuencia de 2 GHz, los actardan 2 ciclos, es decir que en caso de acierto tenemos una penalización de 1 ciclo. La de fallo es de 17 ciclos. La aplicación A ejecutada en el procesador 2A tarda 4,7 segundos de 10 ciclos.	cesos a la cache 2-asociativa a penalización media en caso
c) Calcula la tasa de fallos de la cache 2-asociativa.	

Uno de los ingenieros ha sugerido el uso de un predictor de vía. El predictor sugerido tendría una tasa de aciertos del 80% y tendría un impacto negligible tanto en área como en la frecuencia y consumo del procesador. Al procesador con cache 2 asociativa y predictor de vía lo denominaremos procesador P. En caso de que el predictor acierte la vía no hay penalización respecto el procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización (tal como ocurría con la cache 2 asociativa), y finalmente, si es fallo de predictor y también de cache, la penalización es de 17 ciclos (también la misma que la cache 2 asociativa).

d)	Calcula el CPI del procesador P (CPIP).
e)	Calcula el speed-up del procesador P respecto el procesador 2a.
٠,	Calcula et specurup del processador i respecto el processador 2a.
por pred	eremos saber la potencia media debida a conmutación de la jerarquia de memoria del procesador P. Ignoraremos tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y tambien la del dictor que ya hemos comentado que tiene un impacto despreciable. Sabemos que cada vez que se accede una de la cache se consumen 5 nJ (nanojoules) y cada vez que hay un fallo de cache se consumen 20 nJ adicionales.
f)	<b>Calcula</b> la potencia de conmutación media de la jerarquia de memoria del procesador P al ejecutar la aplicación A