Cognoms:	Nom:
3er Control Arquitectura de Computadors	Curs 2013-2014 Q1
Problema 1. (1,5 puntos)	
Se quiere diseñar la memoria cache de datos de primer nivel para un proce alternativas:	esador de tipo Load/Store. Se barajan dos
<ul><li>(1) write through y write NO allocate.</li><li>(2) copy back y write allocate</li></ul>	
Se dispone de un programa X que ejecuta 8x10 <sup>9</sup> instrucciones dinámicas, o acceso a memoria (una instrucción puede hacer un acceso a memoria com realizan una operación en coma flotante, el 35% son instrucciones ar instrucciones de salto. Se han obtenido por simulación las siguientes medio	o máximo), el 30% son instrucciones que itmético lógicas y el 10% restante sor
• porcentaje de escrituras (sobre el total de accesos): 15%	
• porcentaje de bloques modificados: 10%	
• tasa de aciertos caso (1): 0.9	
• tasa de aciertos caso (2): 0.8	
<ul> <li>Tiempo de ejecución caso (1): 2,5 segundos</li> </ul>	
<ul> <li>Tiempo de ejecución caso (2): 3 segundos</li> </ul>	
El tiempo de acceso (Tsa) a memoria cache (MC) es de 10 ns. El tiempo de escribir una palabra es de 80 ns. Para leer o escribir un bloque en la MP se	
a) Calculad el tiempo empleado en realizar 1000 accesos consecutivos e	en el caso (1)
b) <b>Calculad</b> el tiempo empleado en realizar 1000 accesos consecutivos e	n el caso (2)
Calculad el tiempo empieado en realizar 1000 accesos consecutivos e	en el caso (2)

Cognoms:	. Nom:
3er Control Arquitectura de Computadors	Curs 2013-2014 Q1

## Problema 2. (1,5 puntos)

Dado el siguiente código escrito en C:

```
typedef struct {
                                          typedef struct {
                                            s1 f[100];
  char a;
  short b;
                                            int d;
  char c;
                                            } s2;
  int d;
  int e[4];
} s1;
int examen(s1 j, s2 *k, char m, short *n)\{
 short u;
  char v;
 double w;
    . . .
```

a) **Dibuja** como quedarían almacenadas en memoria las estructuras s1 y s2, indicando claramente los deplazamientos respecto al inicio y el tamaño de todos los campos.

b) **Dibuja** el bloque de activación de la función examen, indicando claramente los desplazamientos relativos al registro EBP necesarios para acceder a los parámetros y a las variables locales.

	Cognoms:				
	3er Control Arquitectura de Computadors	Curs 2013-2014 Q1			
Un una	Problema 3. (4 puntos)  Un DSP (Digital Signal Processor) con arquitectura VLIW genera direcciones físicas de 32 bits. Este procesador tiene una cache de datos que es accedida mediante direcciones físicas. Esta cache tiene bloques (líneas) de 64 bytes, tiene una capacidad de 96 Kbytes y es 3-asociativa.				
a)	Indica el número de bloques, el número de vías y el número de conjuntos de	la cache.			
b)	<b>Dibuja</b> una dirección física con los campos de bits relevantes para el acceso a nombre y tamaño de cada uno de ellos.	la cache, indicando claramente el			
	o de los diseñadores ha propuesto organizar esta cache en 4 bancos con entrela ma que bloques consecutivos se mapeen en bancos consecutivos.	azado a nivel de bloque (línea) de			
c)	<b>Dibuja</b> una dirección física con los campos de bits relevantes para el acceso indicando claramente el nombre y tamaño de cada uno de ellos.	a la cache organizada en bancos,			
d)	Explica los beneficios de una cache organizada en bancos.				
al q Syn 8K enti esta bloo	onjunto procesador-cache está conectado a un sistema de memoria principal m que se ha conectado un DIMM de 4 Gbytes. Este DIMM tiene 8 chips de memori achronous DRAM) de un byte de ancho cada uno. Cada chip esta organizado en (8192) páginas. El espacio de direcciones físicas se ha mapeado en el DIMM relazados a nivel de página, por lo que páginas consecutivas estarán mapeadas a configurado para leer/escribir ráfagas de 64 bytes, por lo que con un solo que (linea) de memoria. La latencia de fila es de 5 ciclos, la latencia de columna d 2 ciclos.	a DDR-SDRAM (Double Data Rate 16 bancos y cada banco contiene M de forma que los datos estén en bancos consecutivos. El DIMM acceso se puede leer/escribir un			
e)	Describe muy brevemente el significado de "página" en este contexto.				

f) <b>Dibuja</b> una dirección física con los campos de bits relevantes para el acceso a la DDR-SDRAM, indicando claramente el nombre y tamaño de cada uno de ellos.				
ciaramente emonibre y tamano de cada uno de enos.				
g) Calcula el tamaño de página y el número de bloques consecutivos que es posible acceder en una misma página				
h) <b>Rellena</b> el siguiente cronograma indicando la ocupación de los distintos recursos para una operación de lecturo				
de un bloque de 64 bytes de la memoria DDR-SDRAM.				
Ciclo 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20				
Com				
@ Datos				
Datos				
La tensión de alimentación de la DDR es de 1.5 voltios, mientras que la corriente consumida depende de la actividad				
La memoria esta inactiva -> corriente de fugas 200 mA				
• Durante toda la operación de lectura (desde que se envía el comando ACTIVE hasta que se completa e				
PRECHARGE), se consumen 100 mA adicionales debidos al funcionamiento de los componentes internos (ademá de la corriente de fugas que sigue existiendo)				
• Durante la transferencia de datos, además de la corriente de fugas y los componentes internos, hay que				
alimentar los drivers de entrada salida, con lo que se consumen otros 500 mA adicionales.				
i) <b>Calculad</b> la potencia media consumida en la memoria DDR durante un intervalo de 100 ciclos suponiendo que iniciamos un acceso cada 25 ciclos.				
iniciamos un acceso cada 25 cicios.				
Este procesador puede realizar hasta 2 accesos a datos simultaneos, por lo que es posible que se produzcan 2 fallo				
simultaneos en la cache de datos. En este caso, el controlador de memoria envía los comandos necesarios a la DDR SDRAM de forma que ambos fallos sean servidos lo más rápidamente posible. Supongamos que cada fallo requiere				
leer un bloque de 64 bytes, que estos se encuentran en bancos distintos y que las correspondientes páginas no ha				
sido previamente accedidas.				
<ul> <li>Rellena el siguiente cronograma indicando la ocupación de los distintos recursos para las dos operaciones de lectura de forma que se maximize el ancho de banda útil del bus.</li> </ul>				
lectura de forma que se maximize el ancho de banda del del bus.				
Ciclo 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 Com				
@				
Datos				

Cognoms:	om:
3er Control Arquitectura de Computadors	Curs 2013-2014 Q1
Problema 4. (3 puntos)	
<ul> <li>a) Descriu el funcionament d'un RAID 5 de 5 discs. Inclou a la descripció u dades, percentatge d'informació redundant, número de discs que han o operatiu, etc.</li> </ul>	
	. 1. 1.1 11 11 1
b) En cas de que falli un disc del RAID 5 de l'apartat anterior, <b>indica</b> de qual la informació i descriu clarament la forma en que la informació es recup	
·	

Disposem de discs físics de 3 TB de capacitat per disc, que ofereixen un ample de banda efectiu de 250 Mbytes/s de lectura i 200Mbytes/s d'escriptura per disc. Amb aquests discs físics volem muntar diferents discs lògics RAID 5. El MTTF d'un disc físic es de 100.000 hores i el MTTR d'un disc físic depèn del número de discs físics en un mateix disc lògic RAID 5 i és de 12h per cada disc físic del disc lògic.

Donades les següents definicions:

- Capacitat: Capacitat total del disc lògic
- % útil: percentatge de la capacitat total que és capacitat útil
- Seq RD BW: Ample de banda efectiu en cas d'acessos de lectura seqüencials
- Seq WR BW: Ample de banda efectiu en cas d'acessos d'escriptura seqüencials
- RND RD BW: Ample de banda efectiu en cas d'acessos de lectura aleatoris
- RND WR BW: Ample de banda efectiu en cas d'acessos d'escriptura aleatoris
- MTTRn: MTTR del disc lògic
- MTTFn: MTTF del disc lògic

c) **Emplena** la següent taula **i justifica** suficientment com has arribat al resultat quan sigui necessari.

Discs Físics	4	16	justificació
Capacitat			
% util			
Seq RD BW			
Seq WR BW			
RND RD BW			
RND WR BW			
MTTRn			
MTTFn			
l processadors			16 discs. La part paral.lela s'ha pogut paral.lelitzaar de forma perfecta pe aplicació A en el sistema MP.
instruccions pe	r cicle). La nov	va micro-arqu	sador P. SS és una versió superescalar de P de grau 4 (pot executar fins a 4 litectura superescalar de SS aconsegueix que el CPI de la fase de càlcul que ecte a P, a la resta de les fases no canvia el CPI.
e) <b>Calcula</b> el (1) SS vs P		peedups" en	executar l'aplicació A en un sistema superescalar
(2) SS vs N		original amb	un sol processador i un RAID 5 de 4 discs
Notacio.	MP => sisten	na multiproce	essador amb RAID 5 de 16 discs de l'apartat d)
	SS => sistema	a superescala	r amb amb un sol processador i RAID 5 de 4 discs.