CO	GNOMS:	NOM:
20	n Control Arquitectura de Computadors	Curs 2013-2014 Q2
• Ter	mps: 13:30 a 15:30	
• Pos	seu clarament amb LLETRES MAJÚSCULES a cada full els cognoms i e	I nom
Proble	ema 1. (4 puntos)	
ignora directo retarda	nos un procesador con un camino de datos de 8 bits (todos los accesos remos los accesos a instrucciones en todo el problema. Este procesado con un tamaño de 256 bytes y bloques (lineas) de 16 bytes. Esta ada (Copy Back) con asignación en caso de fallo (Write Allocate). A en ninamos PC.	dor tiene una cache de datos de mapeo a cache sigue una política de escritura
-	escribe el funcionamiento de las políticas de escritura de esta ca scritura-fallo. Indica claramente cuantos accesos a memoria principa	· · · · · · · · · · · · · · · · · · ·
	procesador se le ha añadido un mecanismo de memoria virtual con pits y direcciones físicas de 16 bits.	páginas de 4 Kbytes, direcciones lógicas
n	ibuja una dirección lógica con los campos de bits relevantes para el a ombre y tamaño de cada uno de ellos. Dibuja también una dirección ara la traducción de direcciones, indicando claramente el nombre y ta	lógica con los campos de bits relevantes
Para a	celerar la traducción, al sistema se le ha añadido un TLB de datos ((DTLR) totalmente asociativo de cuatro

Para acelerar la traducción, al sistema se le ha añadido un TLB de datos (DTLB) totalmente asociativo de cuatro entradas, con algoritmo de reemplazo LRU. Se sigue un esquema de **traducción después de acceder a memoria cache**, por lo que la **cache se accede con direcciones lógicas**. A este sistema de procesador con cache virtual y TLB lo denominamos PCVT.

Hemos ejecutado una aplicación en el sistema PC descrito al principio. Para esta aplicación, en media, se realizan 0,6 accesos a datos por instrucción (de los que un tercio son escrituras), la cache tiene una tasa de fallos del 20% y el 25% de los bloques de cache tienen el *dirty bit* activado cuando son reemplazados. Para esta aplicación se ha medido, en el sistema PC, un CPI de 3,5 ciclos/instrucción.

Sabemos que en el sistema PCVT, cada acceso a DTLB introduce una penalización de 1 ciclo en caso de acierto en DTLB, respecto al sistema PC.

c) Calcula el CPI del sistema PCVT suponiendo que nunca hay fallo en el DTLB
Para la aplicación anterior se ha medido en el sistema PCVT un 1% de fallos en el DTLB con respecto a los accesos a DTLB, y una penalización adicional de 200 ciclos por cada fallo del DTLB (ademas de la penalización de 1 ciclo en el acceso a DTLB). d) Calcula el CPI del sistema PCVTteniendo en cuenta los fallos de DTLB
Grand Control of the
Sabemos que la cache está inicialmente vacia y que el contenido del DTLB es el siguiente (en hexadecimal):

VPN	PPN
00	4
01	5
02	6
03	7

e) Rellena la siguiente tabla a partir de la secuencia de referencias a memoria dada:

@lógica: Dirección lógica (en hexadecimal) generada por el procesador.

L/E: El acceso es lectura (L) o escritura (E).

TAG: Etiqueta del acceso a cache (en hexadecimal).

BMC: Bloque (linea) de cache que se accede (en hexadecimal).

Cache: Acierto de Cache (A) o Fallo de Cache (F).

LMP: Numero de bytes leídos de memoria principal (vacío si no se lee).

EMP: Numero de bytes escritos en memoria principal (vacío si no se escribe).

@f MP lec: Dirección física en caso de lectura de bloque de MP (en hexadecimal) (vacio si no se lee).

@f MP esc: Dirección física en caso de escritura de bloque en MP (en hexadecimal) (vacio si no se escribe).

@lógica	L/E	TAG	вмс	Cache	LMP	EMP	@f MP lec	@f MP esc
00001	L							
01112	L							
00003	L							
01004	Е							
01005	L							
01116	Е							
02117	L							

COGNOMS:	. NOM:
2on Control Arquitectura de Computadors	Curs 2013-2014 Q2

Problema 2. (3 puntos)

Dado el siguiente código escrito en C:

```
typedef struct {
   int a;
   int b;
} smplstr;

int Sub (short a, char b, smplstr c, smplstr d[3]) {
   short local1;
   char local2;
   smplstr local3;
   smplstr local4[3];
   ...
   for (i=0;i<10000;i++) // (2)
       sum+=v1[i]*v2[i]; // (2)
   ...
   return d[1].b + (int) a; // (1)
}</pre>
```

a)	Dibuja el bioque de activación de la rutina Sub, indicando claramente los desplazamientos respecto a %ebb y
	el tamaño de todos los campos.
Ì	

b)	Traduce a ensamblador del x86 la instrucción (1) de la rutina Sub.
Ten	emos el siguiente bucle, del que sabemos que cada iteración se traduce en 6 instrucciones ensamblador:
	for (i=0;i<1000000;i++) sum+=v1[i]*v2[i];
line	e bucle se ejecuta en un procesador a 2GHz que tiene un CPlideal de 1'5 y una cache de datos 2 asociativa con las de 32 bytes y un tiempo de servicio en caso de acierto de 1 ciclo Además, sabemos que i y sum se almacenan registros y que tanto v1 como v2 son vectores globales de floats. El bucle tarda 10 ms en ejecutarse.
c)	Calcula el tpf de la cache.
d)	Para mejorar el sistema decidimos añadir en el bucle dos instrucciones software de prefetch (una por vector) al inicio del bucle. Suponiendo que el CPlideal del bucle no varía al insertar estas instrucciones y que realizan un prefetch perfecto anulando los fallos de carga de datos, calcula en cuanto tiempo se ejecutaría ahora el bucle.
e)	Calcula cuantas iteraciones como mínimo deberíamos lanzar la precarga por adelantado. Justifica la respuesta
,	.

COGNOMS: NOM: .	
2on Control Arquitectura de Computadors	Curs 2013-2014 Q2
Problema 3. (3 puntos)	
Se dispone de un procesador de tipo Load/Store conectado a un sistema de características:	memoria con las siguientes
 Memoria cache (MC) directa con política de escritura write through y write NO al Memoria Victim Cache (VC) con remplazo LRU de 8 bloques de capacidad y acceso 	
Se han obtenido por simulación las siguientes medidas:	
 tasa de aciertos en MC: 80% de los accesos totales, tanto para lecturas como para Tasa de aciertos en VC: 90% de los accesos a VC que son fallo en MC 	a escrituras
El tiempo de acceso (Tsa) a memoria cache (MC) o a la victim cache (VC) es de 10 escritura. El tiempo para intercambiar una línea entre MC y VC es de 8 ns. El tiempo (MP) para escribir una palabra es de 60 ns. Para leer o escribir un bloque en la MP se	de acceso a memoria principal
a) Describe , para cada uno de los siguientes casos: (1) Acierto en MC, (2) Fallo en MC y fallo en VC, las acciones a realizar para acceder al sistema de memoria en utiempo que tarda en completarse cada caso, justificando cómo lo has calculado	un acceso de lectura e indica el
(1) Acierto en MC (2) Fallo en MC y acierto en VC	
(3) Fallo en MC y fallo en VC	
b) Calcula el tiempo empleado en realizar 1000 accesos de lectura consecutivos. por separado cuantos accesos hay de cada uno de los 3 casos descritos en el apartado si no se ha contestado el apartado a).	
(1) Acierto en MC	
(2) Fallo en MC y acierto en VC	
(3) Fallo en MC y fallo en VC	
Tiempo total	

rada
itura / fallo lica e
i /

Describe, para cada uno de los siguientes casos: (1) Acierto en MC, (2) Fallo en MC y acierto en VC, (3) Fallo en