
Cognor	ns:	om:
	ntrol Arquitectura de Computadors	Curs 2011-2012 Q2
Problema :	L. (3 puntos)	
Disponemos	de 8 discos físicos de 1 Tbyte de capacidad por disco, que ofrecen un anch stos discos deseamos montar un sistema de almacenamiento en RAID 5.	o de banda efectivo de 200 Mbytes/s por
a) Calcula	la cantidad de información útil (datos) que puede almacenar el sistema RA	ID5
El controlad sistema.	or del RAID, es lo suficientemente eficiente como para distribuir las peticio	ones aleatorias entre todos los discos del
	el ancho de banda efectivo cuando realizamos lecturas aleatorias y cuando	realizamos escrituras aleatorias.
•	el ancho de banda efectivo cuando tenemos una mezcla de lecturas tivamente.	y escrituras aleatorias del 70% y 30%
	nte figura mostramos de forma parcial el RAID5, con el contenido de los blo e en este caso estaría almacenada en los discos 4 y 5.	ques A, B, G i H, I, M, N, así como su
	SCO 0	
d) Suponi	endo que el DISCO 3, ha dejado de funcionar, qué hay que hacer para que el	sistema RAID pueda obtener el bloque D.
En el resto o en 1 disco.	el problema supondremos que siempre accedemos a bloques de 10 MB (10	⁷ bytes) y que un bloque está almacenado
unifor	n el tiempo que costaría leer 800 bloques en el RAID 5 con un disco inutiliz nemente distribuidos entre todos los discos. Para el calcular el coste de leer e de la transferencia de información.	
f) Calcula	el ancho de banda de leer los 800 bloques del apartado anterior.	

En la siguiente figura mostramos de forma parcial el RAID5, con el contenido de los bloques A, B, ... G i H, I, ... M, N, así como su paridad, que en este caso estaría almacenada en los discos 4 y 5.



g)	Suponiendo que el DISCO 5, ha dejado de funcionar, qué hay que hacer para escribir el bloque D.
67	esperimental que en entre es para de namental, que may que masen pena economiento en eneque en
h)	Suponiendo que el DISCO 5, ha dejado de funcionar, qué hay que hacer para escribir el bloque E.
i)	Suponiendo que el DISCO 5, ha dejado de funcionar, qué hay que hacer para escribir el bloque M.
''	Supomento que el Disco 3, na dejado de funcionar, que nay que nacer para escribir el bioque ivi.
Cua	ndo en un RAID 5 se estropea un disco, se ha de sustituir por uno nuevo y rehacer su contenido.
j)	Explica brevemente cómo sería el algoritmo para rehacer el contenido del disco sustituido en un RAID 5.
k)	Si tenemos en cuenta exclusivamente el tiempo de transferencia, cuánto tiempo cuesta reconstruir un disco defectuoso er
K)	nuestro RIAD 5.

Cognoms:		
3er Control Arquitectura de Computadors	Curs 2011-2012 Q2	
Problema 2. (4 puntos)		
Tenemos una aplicación formada por dos fases. En una versión secuencial de la aplica mientras que la Fase 2 representa el 80% del tiempo. Hemos programado una versión multiprocesador con 4 cores integrados en el chip. La Fase 1 no ha podido ser paraleliz sin embargo la Fase 2 ha podido ser paralelizada en 4 partes iguales de forma que el los 4 cores (el overhead debido a sincronización es despreciable).	ón paralela de la misma aplicación para un ada, por lo que se ejecutara en un solo core,	
a) Calcula el speed-up de la versión paralela sobre la versión secuencial.		
Cada uno de los 4 cores tiene una intensidad de fugas de 2,5 A, una carga capacitiva equ de 2 GHz y a una tensión de alimentación de 1 V. Todos los cores tienen el mismo cor la Fase 2 los 4 cores ejecutan su parte del trabajo) como si no (durante la Fase 1 tres pero siguen funcionando a la misma frecuencia y voltaje).	nsumo tanto si realizan trabajo útil (durante	
b) Calcula la potencia disipada por el chip durante la ejecución de la versión paralel	a.	
Los procesadores actuales pueden pasar un core a modo bajo consumo cuando no est		
a modo activo cuando el core vuelve a realizar trabajo útil. En nuestro caso, en modo a $0.8~\rm V~y$ la frecuencia a $1~\rm GHz.$	bajo consumo, el voltaje del core se reduce	
c) Calcula la potencia disipada durante la Fase 1 y la potencia media disipada duran modo bajo consumo activado.	nte la ejecución de la versión paralela con el	
El TDP (Thermal Design Point) de un chip es la potencia máxima que el fabricante garant se vea comprometido. En nuestro caso el TDP del chip se corresponde a la potencia cembargo, con el modo bajo consumo activado, durante la Fase 1 se está disipando m realiza trabajo útil. Los últimos procesadores aparecidos en el mercado son capaces de de modo que durante las fases en que algunos cores están en modo bajo consumo (no su trabajo más rápido, siempre que no se supere el TDP. Este modo lo denominaremos e Intel Turbo Boost). En nuestro caso, en modo turbo un core aumenta el voltaje a 1, durante la Fase 1 el procesador activo estaría en modo turbo, mientras el resto estaría	disipada con los 4 cores activos (Fase 2). Sin enos potencia ya que solo uno de los cores aumentar la frecuencia de funcionamiento, hacen trabajo útil), el resto puedan realizar a modo turbo (AMD lo denomina Turbo Core 2 V y la frecuencia a 3 GHz. Obsérvese que	
d) Calcula el speed-up del multiprocesador con modo turbo respecto al que solo te	nia modo bajo consumo.	
e) Calcula la potencia disipada por la Fase 1 con modo turbo.		

f) Calcula la potencia media disipada con modo turbo.
g) Calcula la ganancia en energía del multiprocesador con modo turbo respecto al que solo tenia modo bajo consumo.
En este multiprocesador, cada core tiene una cache de datos (D1) y una de instrucciones (I1) local. Además, los 4 cores comparten una cache unificada de segundo nivel (L2). Las caches de datos de los 4 cores se comunican entre ellas y con L2 por medio de un bus compartido.
Con un juego de datos determinado, la versión secuencial de la aplicación ha tardado $15x10^9$ ciclos y se han realizado $5x10^9$ accesos a datos (el impacto de los accesos a instrucciones es despreciable). En la versión secuencial, la tasa de fallos en el primer nivel de cache de datos (D1) ha sido del 10% y se ha medido un tiempo de penalización medio por fallo de 20 ciclos (incluye los accesos a L2 y los fallos de L2 que se han servido desde memoria principal). La tasa de fallos y el tiempo de penalización es el mismo en la Fase 1 y la Fase 2, y el numero de accesos se distribuye proporcionalmente al tiempo de cada fase (20% y 80% respectivamente)
h) Calcula cuantos ciclos tardaría la Fase 2 en la versión secuencial si no hubiese fallos en la cache de datos.
Para estudiar el impacto de la jerarquía de memoria en la versión paralela supondremos (por simplicidad) que todos los cores funcionan siempre a la misma frecuencia. En la versión paralela la Fase 1 se comporta (tasa de fallos y tiempo de penalización) exactamente igual que en la versión secuencial, dado que se ejecuta sobre un solo core. Durante la Fase 2, la tasa de fallos de las caches de datos (D1) ha aumentado al 15% por las invalidaciones debidas al mecanismo de coherencia entre los distintos cores. Respecto al tiempo de penalización por fallo, en la Fase 2, pueden darse 2 situaciones: 1) el bloque de memoria puede obtenerse de la cache D1 de otro core, en cuyo caso el tiempo de penalización es de 6 ciclos; 2) debe obtenerse de L2, en cuyo caso el tiempo de penalización medio es de 21 ciclos (ligeramente mayor que en la Fase 1 debido a la mayor saturación del bus de datos). Se ha observado que el 60% de los fallos son servidos desde otro core y el resto desde L2.
i) Calcula cuantos ciclos tardaría la versión paralela teniendo en cuenta la jerarquía de memoria.
En teoría, al paralelizar una aplicación, como máximo se puede obtener un speed-up igual al número de procesadores. Sin embargo hay ocasiones en que se obtiene un speed-up superlineal (mayor que el número de procesadores).
j) Calcula el Speed-up de la Fase 2 en la versión paralela respecto la secuencial y en caso de que sea superlineal explica a que es debido.

Cognoms:			
3er Control Arquitectura de Computadors	Curs 2011-2012 Q2		
Problema 3. (3 puntos) Un sistema de bajo consumo está formado por un procesador de 32 bits a 1GHz con una bytes y una memoria de instrucciones SDRAM formada por un DIMM de 8 bytes de ancilatencia de columna de 4 ciclos y un tiempo para el comando PRECHARGE de 2 ciclos que problema solo tendremos en cuenta los accesos a datos.	ho con una latencia de fila de 5 ciclos, una		
 En el sistema de memoria descrito realizamos un acceso a datos en lectura con fallo o distintos recursos utilizaremos la siguiente nomenclatura: ACT: comando ACTIVE RD: comando READ PRE: comando PRECHARGE @F: ciclo en que se envía la dirección de fila 	de cache. Para indicar la ocupacion de los		
 @C: ciclo en que se envía la dirección de columna Di: ciclo en que se transmite el paquete de datos i (D0, D1, D2, ?) M: miss de cache D: dato servido desde la cache a) Rellena el siguiente cronograma indicando la ocupación de los distintos recursos. 			
CLK Ciclo 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Com @ Datos Cache M	16 17 18 19 20		
 Calcula el ancho de banda de pico y el ancho de banda efectivo de la memoria primemoria principal leemos una línea útil de 64 bytes y realizamos un nuevo acceso acceso anterior. 	· · · · · · · · · · · · · · · · · · ·		
El programa que se está testeando en el sistema anterior ejecuta un bucle de 10 ⁹ de ite una memoria principal ideal (que tiene un tpf de 0 ciclos) vemos que dicho programa g iteración, exactamente cada 10 ciclos. c) Calcula el tiempo de ejecución del programa y el ancho de banda real obtenido co de cache leemos un dato útil de 4 bytes que la cache sirve al ciclo siguiente de obt	genera un fallo de cache de datos en cada n la memoria principal real si en cada fallo		

Con los datos anteriores se observa que la memoria es el gran cuello de botella del sistema. También se ha medido en el sistema con memoria principal ideal que el dato que provoca el fallo de cache no se necesita hasta 32 ciclos después de su correspondiente load. Así pues, y dado que el código estudiado no permite accesos en paralelo a la memoria principal, se decide usar una memoria cache no bloqueante con un solo MSHR para mejorar el sistema.

d) Calcula el nuevo tiempo de ejecución del programa con esta mejora
Dada que se ve que a pesar de la majora anterior la memoria principal sigue siende el suelle de hetella del sistema se deside
Dado que se ve que a pesar de la mejora anterior, la memoria principal sigue siendo el cuello de botella del sistema se decide cambiar la SDRAM por una DDR SDRAM con Transferencia en Desorden y Continuación Anticipada.
e) Rellena el siguiente cronograma indicando la ocupación de los distintos recursos en este último caso.
CLK
Com
@ Datos
Cache M
f) Calcula el nuevo tiempo de ejecución del programa con todas las mejoras introducidas
Finalmente se decide reprogramar el código de forma que dos accesos consecutivos a datos que provocan fallo de cache vayan a
parar a bancos distintos de la memoria principal ya que se sabe que la DDR SDRAM empleada es capaz de gestionar dichos accesos en paralelo.
g) Explica razonadamente cuantos MSHRs son necesarios como mínimo en el sistema descrito para aprovechar al máximo las capacidades de la cache no bloqueante con el código de prueba
capacidades de la cache no bioqueunte con el codigo de praeba
Al realizar esta mejora vemos que el cuello de botella del sistema deja de ser la memoria y nos planteamos que un sistema de memoria más sencillo podría ser suficiente para nuestras necesidades y gastar menos energía.
h) De las mejoras anteriores marcad cuales de ellas podrían eliminarse sin penalizar el tiempo de ejecución del programa con e código reprogramado.
Caché no bloqueante
Memoria principal DDR
Transferencia en desorden
Continuación anticipada