Cognoms: . . . . . Nom: . . . . . .

1er Control Arquitectura de Computadors **Curs 2012-2013 Q1**

Problema 1. (3 puntos)

Disponemos de un computador con un procesador a 3.0 Ghz. Un programa de prueba P realiza 300 millones de operaciones de punto flotante y ejecuta 1200 millones de instrucciones que se distribuyen de la siguiente forma

	punto flotante	**enteras**	**memoria**
Nunero de instrucciones	500 millones	300 millones	400 millones
CPI	4	2	7

a) **Calcula** el tiempo de ejecución del programa P.

b) **Calcula** el CPI del programa P.

c) **Calcula** el rendimiento en MIPS y MFLOPS de P.

El fabricante del procesador está estudiando una modificación en el mismo que supondría una ganancia de 1,2 en las instrucciones de coma flotante, una ganancia de 0,75 en las instrucciones de enteros y una ganacia de 1, 5 en las instrucciones de memoria.

d) ¿Es beneficiosa esta mejora cuando ejecutamos P? Justificad la respuesta.

Esta CPU, tiene una carga capacitiva equivalente de 15 nF (nanofaradios), y una corriente de fugas de 10 A y funciona a un voltaje de 1,2 V.

e) **Calcula** la potencia media debida a fugas, la debida a conmutación y la total para el programa P.

Este computador está formado por los componentes mostrados en la tabla siguiente. La tabla también muestra el numero de componentes de cada tipo y el tiempo medio hasta fallo (MTTF) de cada componente.

Componente	Fuente alimentación	CPU	Ventilador CPU	Placa base	DIMMs	Discos duros	Tarjetas graficas
Nº	1	1	1	1	4	2	2
MTTF (horas)	100.000	1.000.000	100.000	200.000	1.000.000	125.000	500.000

El tiempo medio para reemplazar un componente que ha fallado (*mean time to repair*) es de 5 horas y la probabilidad de fallo sigue una distribución exponencial.

f) **Calcula** el tiempo medio hasta fallos del hardware (MTTF), el tiempo medio entre fallos (MTBF) y la disponibilidad del sistema.

Cognoms: . . . . Nom: . . . .

1er Control Arquitectura de Computadors **Curs 2012-2013 Q1**

Problema 2. (3 puntos)

Dado el siguiente código escrito en C:

```
typedef struct {
  int a;
  char b;
  char c;
  int *d;
  short e;
} s1;
```

```
typedef struct {
  s1 f;
  short g[7];
} s2;
```

```
short F(s1 *alto, int bola);
int examen(s1 uno, char dos, s2 *tres){
  int i, j;
  s2 M[10][10];
  ...
}
```

a) **Dibuja** como quedarían almacenadas en memoria las estructuras s1 y s2, indicando claramente los deplazamientos respecto al inicio y el tamaño de todos los campos.

b) **Dibuja** el bloque de activación de la función examina, indicando claramente los desplazamientos relativos al registro EBP necesarios para acceder a los parámetros y a las variables locales.

c) **Traduce** la siguiente sentencia a ensamblador del x86, suponiendo que está dentro de la función examina:

```
M[i][7].f.c = dos;
```

d) **Traduce** la siguiente sentencia a ensamblador del x86, suponiendo que está dentro de la función examina:

```
tres->g[1]=F(&uno, 47);
```

e) **Traduce** la siguiente sentencia a ensamblador del x86, suponiendo que está dentro de la función examina (este código se ha de traducir a 8 instrucciones x86):

```
M[0][0].f.a = uno.a;
M[1][0].f.c = uno.c;
M[0][1].f.d = uno.d;
M[1][1].f.e = uno.e;
```

Cognoms: . . . . . Nom: . . . . . .

1er Control Arquitectura de Computadors **Curs 2012-2013 Q1**

Problema 3. (4 puntos)

Dada la siguiente subrutina escrita en C:

```
void sumar (int V[], int W[])
{
  int i;
  for (i=0; i<1000000; i++)
    V[i] = V[i]+W[i];
}
```

a) **Traduce** la subrutina a lenguaje ensamblador x86 sin hacer ningún tipo de optimización (salvo poner la variable i en un registro).

b) Suponiendo que todas las instrucciones x86 tardasen 2 ciclos en ejecutarse en un procesador que funciona a 2 GHz, **calcula** los MIPS y el tiempo de ejecución de la subrutina.

En el modo de 32 bits que estudiamos en este curso, las instrucciones multimedia SSE usan los 8 registros de 128 bits %xmm0 -%xmm7. La instrucción **paddd op1, op2** realiza la operación **op2 = op2 + op1**. Los dos operandos son de 128 bits, y la instrucción realiza la suma de 4 enteros de 32 bits empaquetados en cada uno de los operandos. La instrucción **movdqa op1, op2** realiza la operación **op2 <- op1**, donde op1 y op2 son operandos de 128 bits.

c) **Optimiza** la subrutina usando estas instrucciones.

d) Suponiendo que todas las instrucciones x86 tardasen 2 ciclos en ejecutarse en un procesador que funciona a 2 GHz, a excepción de las instrucciones multimedia, que tardan 4 ciclos, **calcula** los MIPS en el código optimizado y la ganancia respecto al código original en tanto por ciento.

e) La opción SIMD es más eficiente que la original, pero sin embargo tiene menos MIPS. Justifica este hecho.