



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет
имени Н.Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н.Э. Баумана)

Факультет «Информатика и системы управления»
Кафедра «Программное обеспечение ЭВМ и информационные технологии»

ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ №7
«Усилители»
по курсу «Основы электроники»

Студент: Талышева Олеся Николаевна

Группа: ИУ7-35Б

Студент _____ Талышева О. Н.
подпись, дата

Преподаватель _____ Оглоблин Д. И.
подпись, дата

Оценка _____

2023

СОКРАЩЕНИЯ ТЕРМИНОВ, АББРЕВИАТУРЫ:

- АЧХ — амплитудно-частотная характеристика;
- ПОС - положительная обратная связь
- ВАХ – вольтамперная характеристика
- ООС - отрицательная обратная связь
- ОБ - схема включения транзистора с общей базой
- ОЭ - схема включения транзистора с общим эмиттером
- ОК - схема включения транзистора с общим коллектором
- РТ - рабочая точка БП,
- ВJT — биполярный транзистор (Bipolar Junction Transistor)
- ПТ, JFET — полевой транзистор с управляющим p-n переходом (Junction Field Effect Transistor)
- МОП (МДП), MOSFET, NMOS, PMOS – полевой транзистор с структурой металл - окись (диэлектрик) - полупроводник.
- КМОП – комплементарные (дополняющие) полевые транзисторы, имеющие разную проводимость и зеркальные характеристики.

ЦЕЛЬ ПРАКТИКУМА:

Получить навыки в использовании базовых возможностей программы Microcap и знания при исследовании и настройке усилительных, ключевых и логических устройств на биполярных и полевых транзисторах.



НОМЕР ВАРИАНТА ЗАДАНИЯ:

* Variant 14

№	Фамилия	Имя	Группа	Диоды вар./тип	ВJT вариант/тип	NJFET	PJFET	NMOS	PMOS
14	Талышева	Олеся	ИУ7-35Б	125 - D2C133B	85 - KT502v		J271	IRF531	IRF9531

ЧАСТЬ 2. ЭКСПЕРИМЕНТ 7. ХАРАКТЕРИСТИКИ ПОЛЕВОГО ТРАНЗИСТОРА.

1. В режиме DC определила переходные характеристики полевого транзистора с управляющим р – n – переходом (JFET) и МОП – транзистора



- Определила, при каких напряжениях на затворе запирается JFET для вашего варианта.

При напряжении на затворе 4,5 В.

Значение начального тока стока зависит от подаваемого напряжения между стоком и истоком. Определяется при нулевом значении напряжения между затвором и истоком.

При $U_{си} = -15\text{В}$, $I_{нач} = -19,2\text{мА}$

При $U_{си} = -10\text{В}$, $I_{нач} = -15,4\text{мА}$

При $U_{си} = -5\text{В}$, $I_{нач} = -11,5\text{мА}$

J271 MOSFET - описание производителя. Даташиты. Основные параметры и характеристики. Поиск аналога. Справочник

Наименование прибора: J271

Тип транзистора: JFET

Полярность: P

Максимальная рассеиваемая мощность (Pd): 0.35 W

Предельно допустимое напряжение сток-исток $|U_{ds}|$: 30 V

Предельно допустимое напряжение затвор-исток $|U_{gs}|$: 4.5 V


Максимально допустимый постоянный ток стока $|I_d|$: 0.05 A

Максимальная температура канала (Tj): 150 °C

Сопротивление сток-исток открытого транзистора (Rds): 50 Ohm

Тип корпуса: **TO-92**

2. Для JFET транзистора своего варианта вывела выходные характеристики (Plot) и выбрала (провела) нагрузочную прямую




- выбрала рабочую точку (РТ), определила сопротивление стока R_d (исходя из правил Кирхгофа) $R_d = (E_{пит} - U_{рт})/I_d$.

$$R_d = (20 - 10) / (7,5 \cdot 10^{-3}) = 1,43 \cdot 10^3 \text{ Ом}$$

Выбрала стандартное значение сопротивления резистора 1,5 кОм.


- по выходным характеристикам определила требуемое напряжение затвора $V_{gs}=1,5$.

- собрала схему усилителя на транзисторе JFET с рассчитанным сопротивлением стока и напряжением затвора V_{gs} , подала сигнал с амплитудой 0.1 В и с частотой, соответствующей варианту ЛР 5 и определила усиление каскада.





Модель 1МГц, A = 0,1, F = 12k


Нашла коэффициент усиления: $K_{ус} = (9,46 - 8,68) / (1,6 - 1,4) = 0,78 / 0,2 \approx 4$



2. Для MOS транзистора своего варианта вывела переходные характеристики:



- вывела выходные характеристики (Plot) и выбрала (провела) нагрузочную прямую.



Наименование прибора: IRF531

Тип транзистора: MOSFET

Полярность: N

Максимальная рассеиваемая мощность (P_d): 79 W

Предельно допустимое напряжение сток-исток $|U_{ds}|$: 80 V

Предельно допустимое напряжение затвор-исток $|U_{gs}|$: 20 V

Пороговое напряжение включения $|U_{gs(th)}|$: 4 V

Максимально допустимый постоянный ток стока $|I_d|$: 14 A

Максимальная температура канала (T_j): 150 °C

Общий заряд затвора (Q_g): 30(max) nC

Время нарастания (t_r): 75(max) ns

Выходная емкость (C_d): 260(max) pF


Сопротивление сток-исток открытого транзистора (R_{ds}): 0.16 Ohm

- определила сопротивление стока R_d в режиме полного открытия транзистора $R_d \approx (E_{пит})/I_d$.



$$R_d \approx 20/14 = 1,5 \text{ Ом}$$

- установила требуемое для полного открытия транзистора напряжение импульсного сигнала $V_{one} = V_{gs} = 8\text{В}$.

- собрала схему ключа на транзисторе MOS, подала импульс амплитудой $V_{gs} = 8\text{В}$ и длительностью 2 мкс.






Проверила, что напряжение открытого транзистора не соответствует уровню «0» ($>1.5 \text{ В}$). Поэтому я увеличила рассчитанное сопротивление до значения, при котором напряжение на стоке транзистора в открытом состоянии стало не более 1 В (2,7 Ом).



ЭКСПЕРИМЕНТ 8. КОМПЛЕМЕНТАРНЫЕ СХЕМЫ. ИНВЕРТОР НА ОСНОВЕ КМОП КЛЮЧА.

1. Собрала схему КМОП цифрового ключа и подала на вход последовательность прямоугольных импульсов длительностью 1-2 мкс.






- Оценила быстродействие данной комплементарной пары, рассчитав задержку $T_{зд} = (t_{10} + t_{01})/2$, где t_{10} - задержка перехода из 1 в 0; t_{01} - задержка перехода из 0 в 1.

$$T_{зд} = (t_{10} + t_{01})/2 = ((1,831 - 1,062) + (2,032 - 2,009)) / 2 = 0,396$$


2. Получила передаточную характеристику




- Определила при значении входного напряжения равном 3,48 В открываются транзисторы, максимальный ток через комплементарную пару для заданного напряжения источника питания 20,8 μ A.

Транзисторы из задания условно комплементарны, поэтому характеристики отличаются от идеальных.

3. Собрала стенд для исследования работы логического элемента 2И-НЕ на полевых транзисторах NMOS и PMOS своего варианта:




- Исследовала работу схемы, выполняющей логическую функцию 2И-НЕ и получила напряжения на входах 3 и 5 и выходе 2 в режиме Transient



- Таблица истинности логического элемента:

A	B	$A \wedge B$	$\overline{A \wedge B}$
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

- Стандартное обозначение логического элемента в схемотехнике.



Напряжения соответствуют требуемым для КМОП. Переключения на входах и выходах выполняются одновременно.

ЭКСПЕРИМЕНТ 9. УСТРОЙСТВО ЯЧЕЙКИ ТРИГГЕРА СТАТИЧЕСКОЙ ПАМЯТИ.

Собрала схему со своим транзистором, подала сигналы на входы S и R и получила результат на выходе Q для своего варианта транзистора nMOS.

