## Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-202

Лесяк Х. В.

Прийняв:

Козак Н. Б.

**Мета:** ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

## Виконання завдання

1. За допомогою ISE було створено схему дешифратора 3->7, використовуючи компоненти з бібліотеки.




Рис.1.1. Схема дешифратора 3 -> 7

2. Додано до проекту User Constraint файл, й призначено виводам схеми фізичні виводи цільової FPGA.

```
CONFIG VCCAUX = "3.3" ;
11
12
     # Clock 12 MHz
13
     # NET "Clk"
                                   LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   16
17
    18
19
20
                                 LOC = P46
                                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "OUT 1"
21
        NET "OUT_2"
22
        NET "OUT 3"
23
        NET "LED[4]"
24
                                  LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:
        NET "OUT_6"
                                LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
25
26
        NET "OUT_7"
                                 LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
27
28
    29
                                         DP Switches
30
    31
32
                                      | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "IN 0"
                           LOC = P70
33
                          LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "IN_1"
34
35
        NET "IN 2"
                              LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "DPSwitch[3]"
36
         NET "DPSwitch[4]"
37
         NET "DPSwitch[5]"
39
         NET "DPSwitch[6]"
    # NET "DPSwitch[7]"
                                  LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
40
```

Рис.1.2. User Constraint файл

3. За допомогою ISim у режимі Simulation було перевірено роботу схеми.




Рис.1.3. Запуск симуляції

4. Згенеровано ВІТ файл, усі процеси виконанні успішно.




Рис.1.4. Виконання процесів

**Висновок:** на цій лабораторній ознайомилася з середовищем розробки Xilinx ISE та побудовала дешифратора 3-7.