of. Jorge Runco

Arquitectura de Computadoras Curso 2020

Segmentación – MIPS 64 Prof. Jorge Runco

MIPS 64 - Características

- Bus de datos de 64 bits
- > Registros de 64 bits
- > 32 registros de propósito general (R0..R31)
- > 32 registros de coma flotante (F0..F31)
- > Instrucciones de longitud fija (32 bits)
- Código de operación de longitud fija
- Sólo 2 instrucciones acceden a memoria (Load/Store)
- Memoria separada para instrucciones y datos (Arquitectura Harvard)
- Cauce segmentado en 5 etapas de 1 ciclo cada una

¿Qué sucede en cada etapa? IF ID EX MEM WB Etapa IF • Obtención de la instrucción • PC = PC + 4 (instrucciones de 4 bytes) Etapa ID • Decodificación de la instrucción • Lectura de los registros • Si es un salto verificar la condición • Actualización del PC en caso de salto

Etapa EX

· Cálculos en la ALU

Cálculo de dirección de operandos de memoria

Etapa MEM

Acceso a memoria (Load/Store)

Etapa WB

• Escritura de los registros

Riesgos en MIPS


Riesgos en MIPS 64 Dependencia de datos

Estructurales

Dependencia de control

Riesgos estructurales

• Cuando dos ó más instrucciones intentan usar el mismo recurso de hardware a la vez.



Riesgos por dependencia de datos

 Dependencia verdadera: cuando una instrucción depende de los resultados de otra instrucción, de manera que ambas no pueden ejecutarse de forma solapada.

> DADD **R1**,R6,R7 AND **R4**,R5,**R1**

Riesgos por dependencia de datos

 Otra dependencia se produce cuando instrucciones difieren en el número de ciclos para completarlas ó hay ejecución desordenada. Dos instrucciones usan el mismo registro, pero no hay intercambio de información entre las instrucciones. Distinguimos 2 clases:


Antidependencia

- Cuando una instrucción j escribe un registro que lee la instrucción i. Se debe mantener el orden original para asegurar que i lee el valor correcto
 - i) MUL.D F4, F5, F6
 - j) ADD.D **F5**, F7, F8
- La instrucción j tarda menos en ejecutarse que la i y podría cambiar el valor de F5 antes de que i lo lea.

of. Jorge Runce

Dependencia de salida

- Se produce cuando la instrucción i y la j escriben en el mismo registro. Se debe mantener el orden entre las instrucciones para que el valor final escrito corresponda a la instrucción j.
 - i) MUL.D F4, F5, F6
 - j) ADD.D **F4**, F7, F8
- Estas dos últimas dependencias, no son una dependencia verdadera, instrucciones involucradas no intercambian datos. Cambiando el nombre de los registros se soluciona el problema. (También llamada dependencia de nombre).



Dependencia de datos

WAR = Write After Read

DADD R4,R5,R6 AND R6,R7,R8 Si hay ejecución fuera de orden, la 2da instrucción puede terminar antes que la 1ra. Cambió R6 antes que lo use la 1ra.

WAW = Write After Write

DIV.D **F4**,F5,F6 ADD.D **F4**,F7,F8 Si hay ejecución fuera de orden ó cuando las instrucciones no "tardan" el mismo tiempo. DIV.D lleva más ciclos que ADD.D

Dependencias de datos

Soluciones de riesgos RAW

Inserción de instrucciones NOP Software


Detención del cauce


Reordenación de código


Forwarding (adelantamiento)


La dependencia de datos es detectada en la etapa ID


Hardware



































BTB: Branch Target Buffer

• En la etapa ID se comprueba si el salto se lleva a cabo ó no y donde saltar.

• No se puede comprobar antes porque porque primero hay que decodificar la instrucción.

- Si en la etapa IF se pudiera saber si hay que saltar ó no, el pipe tomaría el camino correcto.
- ¿Pero cómo saber si la instrucción es un salto si todavía no fue decodificada?

of. Jorge Runc

BTB: Branch Target Buffer

- Se "agrega" en la etapa IF una memoria "muy rápida" (BTB) donde se almacenan las direcciones (IP) de memoria donde están los saltos solamente. Si saltó ó no la última vez y la dirección donde saltó.
- Cada vez que se busca una instrucción se comprueba si esta dirección está en la tabla (BTB). Si está es porque es un salto.
- Así sabemos que es un salto, sin decodificar, y si saltó y donde la última vez.

BTB: Branch Target Buffer • En la tabla se anotan la dirección del salto (PC), donde saltar y la "predicción" del salto. • La tabla es analizada en la etapa IF. • Es como una memoria caché de saltos. Direcciones de instrucciones saltos Direcciones donde saltar y predicción del salto