实验 7 计数器实验 - 实验报告

工作原理

alert 并输出。

锁。

基础部分 + 提高要求 1 + 提高要求 2

- 加入了FFFF作为管理员密码。
 直接在密码锁没有被锁定时,判断语句中添加一个"或"语句即可。
- 添加了系统报警功能。在代码中,用 cnt 来表示输入错误次数,同时用 always_comb 组合逻辑来得到

在密码锁被锁定的时候,不能修改密码、不能用普通用户的密码进行解锁;此时只能输入管理员密码来开

```
module lock(
 1
 2
        input wire[3:0] inputs,
 3
        input wire mode,
 4
        input wire CLK,
 5
        input wire RST,
 6
        output reg acc,
 7
        output reg rej,
 8
        output reg alert,
9
        output reg[2:0] state
10
    );
11
12
        parameter[15:0] root_pwd = 16'hffff;
13
         reg[15:0] pwd = root_pwd;
14
         reg[15:0] token;
15
         reg[2:0] next_state;
16
         reg[2:0] cnt;
17
18
        always_ff @(posedge CLK or posedge RST) begin
19
             if (RST) begin
20
                 state \ll 0;
21
                 acc = 0;
22
                 rej = 0;
23
             end else begin
24
                 case (state)
25
                     0: token[3:0] <= inputs;</pre>
26
                     1: token[7:4] <= inputs;
27
                     2: token[11:8] <= inputs;</pre>
                      3: token[15:12] <= inputs;</pre>
28
29
                     default: ;
30
                 endcase
31
                 state <= next_state;</pre>
32
33
                 if (state == 4) begin
34
                     if (mode) begin // 如果是验证
35
                          if (!alert) begin // 密码锁没有被锁定
                              if (token == pwd || token == root_pwd) begin
36
37
                                   acc = 1;
```

```
38
                                    rej = 0;
39
                                    cnt = 0;
40
                               end else begin // 密码错误
41
                                    acc = 0;
42
                                   rej = 1;
43
                                    cnt = cnt + 1;
44
                               end
                           end else begin // 密码锁被锁定
45
46
                               if (token == root_pwd) begin
47
                                    acc = 1;
48
                                    rej = 0;
49
                                    cnt = 0;
50
                               end else begin
51
                                   acc = 0;
52
                                    rej = 0;
53
                               end
54
                           end
55
                      end else begin // 如果是设置
56
                           if (!alert) begin // 密码锁没有被锁定
57
                               pwd = token;
58
                           end
59
                      end
60
                  end else begin
61
                      acc = 0;
62
                      rej = 0;
63
                  end
64
             end
65
         end
66
67
         always_comb begin
68
             case (state)
69
                  0: next_state <= 1;</pre>
70
                  1: next_state <= 2;
71
                  2: next_state <= 3;</pre>
72
                  3: next_state <= 4;</pre>
73
                  4: next_state <= 0;
74
                  default: next_state <= 0;</pre>
75
             endcase
76
         end
77
78
         always_comb begin
79
             if (cnt >= 3)
80
                  alert <= 1;
81
             else
82
                  alert <= 0;</pre>
83
         end
    endmodule
```

软件仿真


我模拟了一次使用密码锁的过程,具体过程如以下代码所示:

```
1 | `timescale 1ns / 1ps
```

```
module testbench;
 3
4
    reg[3:0] inputs;
 5
    reg mode;
 6
    reg clk, rst;
 7
    reg acc, rej;
8
    reg alert;
    reg [2:0] state;
9
10
11
    task clock_cycle;
12
        begin
13
            clk = 1;
14
            #500;
15
            c1k = 0;
16
            #500;
17
        end
    endtask
18
19
20
    task try_input;
21
        input [15:0] test_value;
22
        integer i;
23
        begin
24
            for (i = 0; i < 4; i = i + 1) begin
25
                 inputs = test_value[i*4 +: 4];
26
                 clock_cycle;
27
            end
28
        end
29
        mode = 1;
30
        clock_cycle; // 确认输入
31
    endtask
32
33
    task change_password;
34
        input [15:0] test_value;
35
        integer i;
        begin
36
            for (i = 0; i < 4; i = i + 1) begin
37
38
                 inputs = test_value[i*4 +: 4];
39
                 clock_cycle;
40
            end
41
        end
42
        mode = 0;
        clock_cycle; // 确认输入
43
44
    endtask
45
46
    initial begin
47
        // 初始化
        c1k = 0;
48
49
        rst = 0;
50
        mode = 0;
51
        #500;
52
        // 管理员密码: FFFF, 密码: FFFF(初始为管理员密码)
53
54
        // 验证
55
        try_input(16'hABCD); // 第一次尝试 ABCD
```

```
56
       try_input(16'hffff); // 第二次正确输入 FFFF
57
58
       // 修改
        change_password(16'h1234); // 修改密码为 1234
59
60
       // 验证
61
62
       try_input(16'h4321); // 第一次尝试 4321
       try_input(16'hABCD); // 第二次尝试 ABCD
63
64
       try_input(16'h9876); // 第三次尝试 9876
65
       try_input(16'h1234); // 尝试用密码 1234 解封
66
       // 修改
67
68
       change_password(16'hABAB); // 尝试修改密码为 ABAB
69
70
       // 验证
       try_input(16'hffff); // 尝试用管理员密码 FFFF 解封
71
72
       clock_cycle;
73
74
    end
75
    lock lk (.inputs(inputs), .mode(mode), .CLK(clk), .RST(rst), .acc(acc), .rej(rej),
76
    .alert(alert), .state(state));
77
78
    endmodule
```

仿真得到的图形如下:



观察 acc 、rej 和 alert 的波形,可以发现分别对应于:

动作	acc、rej 和 alert 波形的变化
第一次尝试 ABCD	rej 为1

动作	acc、rej 和 alert 波形的变化
第二次正确输入 FFFF	acc 为 1
修改密码为 1234	-
第一次尝试 4321	rej 为1
第二次尝试 ABCD	rej 为1
第三次尝试 9876	rej 为1, alert 为1
尝试用密码 1234 解封	alert 仍然为 1
尝试修改密码为 ABAB	alert 仍然为 1
尝试用管理员密码 FFFF 解封	acc 为1, alert 为0

这说明仿真验证该电路能够正常运行。

功能测试

实际上测试得到的电路功能和仿真相同。密码锁在实际测试中,可以通过模式开关来决定密码锁是设置密码还是验证密码。由密码输入开关输入密码,复位按键可以随时清空已有输入。

总结

• 问题:

1. 在综合时, Vivado 报错

- 1 [Synth 8-87] always_comb on 'acc_reg' did not result in combinational logic ["E:/Codes/Projects/Digital-Logic-
 - Experimentation/lab7/lock/lock.srcs/sources_1/new/lock.sv":56]
- [Synth 8-327] inferring latch for variable 'acc_reg'
 ["E:/Codes/Projects/Digital-LogicExperimentation/lab7/lock/lock.srcs/sources_1/new/lock.sv":56]

该怎么解决?

2. 在仿真时,有很多过程是重复的,如何避免重复多次写同样或是形似的代码?

• 解决办法:

- 1. 这是因为代码错误,导致产生了锁存器。解决办法可以是穷尽 always_comb 块中的所有寄存器的赋值语句。或者是将所有 always_comb 里的代码移植到 always_ff 里。
- 2. 可以定义函数来解决这个问题。SystemVerilog 中的函数定义类似如下:

```
1 task change_password;
2
        input [15:0] test_value; // 函数输入
3
        integer i;
4
        begin
 5
           for (i = 0; i < 4; i = i + 1) begin
 6
               inputs = test_value[i*4 +: 4];
7
               clock_cycle;
8
           end
9
        end
10
        mode = 0;
11
        clock_cycle;
12
    endtask
```

总结:

- 在仿真时需要仔细检查代码,即使是一个小的定义错误,也可能导致未定义结果。
- 。 可以使用函数来提升代码复用率。