

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Ciências da Computação & Engenharia Eletrônica



Sistemas Digitais

INE 5406

Aula 3-T

1. Componentes do Nível RT: Máquinas Sequenciais Síncronas.

Processamento Multiciclo e o modelo BO/BC

Profs. José Luís Güntzel e Cristina Meinhardt

{j.guntzel, cristina.meinhardt}@ufsc.br


Suponha que necessita-se de um hardware dedicado para realizar o seguinte cálculo:

$$S \leftarrow A + B + C + D$$

Assumir que as variáveis A, B, C e D sejam números inteiros sem sinal, representados em binário com 8 bits, **estando disponíveis ao mesmo tempo.**

- Como as variáveis de entrada estão disponíveis ao mesmo tempo, pode ser vantajoso executar este cálculo em um ciclo de relógio.
- Para reduzir o período do relógio, é importante explorar o paralelismo que o cálculo pode proporcionar.

Solução Monociclo (que evita ocorrência de overflow e tem custo mínimo)



Pontos Positivos:

- •Jamais ocorre overflow.
- •Este esquemático deixa claro como é gerado o bit mais significativo da saída dos somadores.
- •Somadores dimensionados de modo a economizar recursos (2 somadores p/ números com 8 bits e 1 somador para números de 9 bits) e minimizar o atraso crítico!

Suponha que necessita-se de um hardware dedicado para realizar o seguinte cálculo:

$$S \leftarrow A + B + C + D$$


Assumir que as variáveis A, B, C e D sejam números inteiros sem sinal, representados em binário com 8 bits, sendo fornecidas uma após a outra, em ciclos de relógio consecutivos,

- Como as variáveis de entrada são fornecidas uma após a outra (i.e., de maneira sequencial), não há vantagem em realizar este cálculo em um ciclo de relógio, pois seria necessário esperar a chegada de todas as variáveis.
- Então, projeta-se um bloco operativo para execução sequencial, buscando minimizar o custo.

Solução Multiciclo 1:

Processador dedicado que realiza o cálculo de maneira

sequencial, e detecta overflow



Neste esquemático RT, o relógio está omitido...

- Cada linha é executada em um ciclo de relógio
- As operações em uma mesma linha são feitas em paralelo
- Um bloco de controle (omitido) gera os sinais "sel", "c1" e "c2" para viabilizar a operação sequencial (multiciclo)
- Ao término da execução, o resultado estará em R1 (logo, R1 faz o papel de S)

Solução Multiciclo 1:

```
1. R1 ← 0; R2 ← X; // A deve estar estável na entradaX
2. R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
3. R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
5. R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?

Solução Multiciclo 1:

```
    R1 ← 0; R2 ← X; // A deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
    R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?
- Simulação da execução:

passo	R1	R2
1.	0	40

Solução Multiciclo 1:

```
    R1 ← 0; R2 ← X; // A deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
    R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?
- Simulação da execução:

passo	R1	R2
1.	0	40
2.	40	30

Solução Multiciclo 1:

```
    R1 ← 0; R2 ← X; // A deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
    R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?
- Simulação da execução:

passo	R1	R2
1.	0	40
2.	40	30
3.	70	20

Solução Multiciclo 1:

```
    R1 ← 0; R2 ← X; // A deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
    R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
    R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?
- Simulação da execução:

passo	R1	R2
1.	0	40
2.	40	30
3.	70	20
4.	90	10

Solução Multiciclo 1:

```
1. R1 ← 0; R2 ← X; // A deve estar estável na entradaX
2. R1 ← R1 + R2; R2 ← X; // B deve estar estável na entradaX
3. R1 ← R1 + R2; R2 ← X; // C deve estar estável na entradaX
4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entradaX
5. R1 ← R1 + R2; // O resultado final S estará em R1
```

- A, B, C, D (e R1 e R2) possuem 8 bits
- O intervalo de representação de inteiros sem sinal com 8 bits é [0, 255]
- Suponha que A=40, B=30, C=20, D=10. Pergunta: ocorre *overflow* em alguma das 4 somas da execução sequencial?
- Simulação da execução:


passo	R1	R2
1.	0	40
2.	40	30
3.	70	20
4.	90	10
5.	100	?


Solução: Análise Parcial do Funcionamento

- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. $R1 \leftarrow R1 + R2$; $R2 \leftarrow X$; // B deve estar estável na entrada X
- 3. R1 ← R1 + R2; R2 ← X; // C deve estar estável na entrada X
- 4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1

Sistemas Digitais - semestre 2019/2

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns







Solução: Análise Parcial do Funcionamento

- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. R1 \leftarrow R1 + R2; R2 \leftarrow X; // B deve estar estável na entrada X
- 3. R1 \leftarrow R1 + R2; R2 \leftarrow X; // C deve estar estável na entrada X
- 4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1

Sistemas Digitais - semestre 2019/2

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns







Solução: Análise Parcial do Funcionamento

- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. R1 \leftarrow R1 + R2; R2 \leftarrow X; // B deve estar estável na entrada X
- 3. R1 \leftarrow R1 + R2; R2 \leftarrow X; // C deve estar estável na entrada X
- 4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1

Sistemas Digitais - semestre 2019/2

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns







Solução: Análise Parcial do Funcionamento

- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. $R1 \leftarrow R1 + R2$; $R2 \leftarrow X$; // B deve estar estável na entrada X
- 3. R1 \leftarrow R1 + R2; R2 \leftarrow X; // C deve estar estável na entrada X
- 4. R1 \leftarrow R1 + R2; R2 \leftarrow X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns







Solução: Análise Parcial do Funcionamento

- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. $R1 \leftarrow R1 + R2$; $R2 \leftarrow X$; // B deve estar estável na entrada X
- 3. R1 \leftarrow R1 + R2; R2 \leftarrow X; // C deve estar estável na entrada X
- 4. R1 \leftarrow R1 + R2; R2 \leftarrow X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns








Solução: Análise Parcial do Funcionamento


- 1. R1 \leftarrow 0; R2 \leftarrow X; // A deve estar estável na entrada X
- 2. R1 \leftarrow R1 + R2; R2 \leftarrow X; // B deve estar estável na entrada X
- 3. R1 \leftarrow R1 + R2; R2 \leftarrow X; // C deve estar estável na entrada X
- 4. R1 \leftarrow R1 + R2; R2 \leftarrow X; // D deve estar estável na entrada X
- 5. R1 ← R1 + R2; // O resultado final S estará em R1


Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
































Solução: Resumo do funcionamento


```
    R1 ← 0; R2 ← X; // A deve estar estável na entrada X
    R1 ← R1 + R2; R2 ← X; // B deve estar estável na entrada X
    R1 ← R1 + R2; R2 ← X; // C deve estar estável na entrada X
    R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
    R1 ← R1 + R2; // O resultado final S estará em R1
```







5 ciclos (períodos) de relógio








Solução: Resumo dos valores para os sinais de controle



Solução: Resumo dos valores para os sinais de controle



Nesta disciplina assumiremos a seguinte assertiva conservadora: "toda vez que um registrador não é carregado explicitamente, o

valor de seu sinal de habilitação de carga deve ser "0" (zero)"


Tempos de Estabilização

Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns


A análise inicia assumindo-se uma primeira borda de relógio aplicada a R1 e R2. Vamos assumir t1,

pois o ciclo de relógio t1-t2 é mais elucidativo




Tempos de Estabilização Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns




Tempos de Estabilização Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns



Tempos de Estabilização Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns




Tempos de Estabilização

Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns

Considerando o tempo de setup do registrador R1


Logo, atraso crítico = D = 5 ns




Caminho Crítico e Atraso Crítico

Supondo as seguintes características temporais dos componentes

Componente	Característica	Símbolo	Valor
Registradores R1, R2	tempo de setup	tsu	1 ns
Registradores R1, R2	tempo de hold	th	0,5 ns
Registradores R1, R2	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Mux 2:1	atraso	tdmux	1 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns



Estimativa do Período (Mínimo) do Relógio






sendo T >= D

Estimativa do Período (Mínimo) do Relógio (2)

Pode-se pular a etapa de determinação dos TEs, calculando o atraso crítico diretamente a partir do(s) caminho(s) crítico(s). Exemplo:

$$D = tco_{R1} + 8.tds + tdmux + tsu_{R1} =$$

= $tco_{R2} + 8.tds + tdmux + tsu_{R1} =$
= 1 ns + 8 . 0,25 ns + 1 ns + 1 ns = **5 ns**






sendo T >= D

Tempo de Execução

No exemplo em questão, o processamento requer 4 ciclos de relógio, com T >= D = **5 ns**.

```
1. R1 ← 0; R2 ← X; // A deve estar estável na entrada X
2. R1 ← R1 + R2; R2 ← X; // B deve estar estável na entrada X
3. R1 ← R1 + R2; R2 ← X; // C deve estar estável na entrada X
4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
5. R1 ← R1 + R2; // O resultado final S estará em R1
```



Tempo de execução = nº ciclos x T


Onde:

nº de ciclos que o processamento demora
T = período do relógio, (f = 1/T é a frequência do relógio)

Tempo de Execução

No exemplo em questão, o processamento requer 4 ciclos de relógio, com T >= D = 5 ns.

```
1. R1 ← 0; R2 ← X; // A deve estar estável na entrada X
2. R1 ← R1 + R2; R2 ← X; // B deve estar estável na entrada X
3. R1 ← R1 + R2; R2 ← X; // C deve estar estável na entrada X
4. R1 ← R1 + R2; R2 ← X; // D deve estar estável na entrada X
5. R1 ← R1 + R2; // O resultado final S estará em R1
```



Tempo de execução = nº ciclos x T = = 5 x 5 ns = 25 ns

Comparação com Versão Monociclo

Componente	Característica	Símbolo	Valor
Registradores A, B, C, D, S	tempo de setup	tsu	1 ns
Registradores A, B, C, D, S	tempo de hold	th	0,5 ns
Registradores A, B, C, D, S	tempo de carga	tco	1 ns
Somador completo (full adder)	atraso	tds	0,25 ns
Sinal de controle (sel)	atraso	tdcontrol	0 ns

Nesta versão monociclo, não há

 \pm 10 Profs. Güntzel & Meinhardt


Calculando o atraso crítico diretamente a partir do(s) caminho(s) crítico(s):

D = T =
$$tco + td_C + tsu(S) =$$


= 1 + 8 x 0,25 + 9 x 0,25 + 1 =
= **6,25 ns**


cout1 3 cout2 3 cout2 3

Tempo de execução = n° ciclos x T = = 1 x 6,25 ns = 6,25 ns



Tempo de Execução: Multiciclo x Monociclo






Tempo de execução = 6,25 ns

Tempo de execução = 25 ns


Tempo de execução(monociclo) / Tempo de execução(multiciclo) = 6,25/25= 0,25 Versão monociclo leva ¼ do tempo que a versão multiciclo para concluir o cálculo

Custo do Hardware: Multiciclo x Monociclo



Componente RT	Custo, nº de trans	
Somador	24n	
Mux 2:1	4n	
Reg. com carga paralela	18n	
Reg. com carga paralela controlada	22n	

onde $n = n^{\circ}$ de bits




Porém, falta o custo do B.C.

Profs. Güntzel & Meinhardt

INE/CTC/UFSC Sistemas Digitais - semestre 2019/2 Slide 3T.45

Custo do Hardware: Multiciclo x Monociclo




Mas, na versão monociclo nunca ocorre *overflow*!!

Já na verão multiciclo pode ocorrer *overflow*...

Logo, esta comparação não parece "justa"...


Custo do Hardware: Multiciclo x Monociclo (2)



Componente RT	Custo, nº de trans	
Somador	24n	
Mux 2:1	4n	
Reg. com carga paralela	18n	
Reg. com carga paralela controlada	22n	

onde $n = n^{\circ}$ de bits

Comparação mais justa: em ambas versões A+B+C+D não gera overflow ...



Custo =
$$8 \times 22 + 10 \times (1 \times 22 + 1 \times 24 + 1 \times 4) = 352 + 192 + 32 = 676 \text{ transistores}$$

Porém, ainda falta o custo do B.C.

INE/CTC/UFSC
Sistemas Digitais - seme

cout

Slide 3T.47

Profs. Güntzel & Meinhardt

Sistemas Digitais - semestre 2019/2

Processadores Dedicados

Classificação dos Sistemas Digitais Quanto à Aplicação

3. Processadores Dedicados ou Blocos Aceleradores ou Blocos IPs*:

Projetados para uma aplicação ou algoritmo específico.


- Exemplos: controladores de I/O, controladores de memória, codecs** de imagens (jpeg, MPEG, H.264/AVC, VP9, HEVC, AV1), codecs** de áudio, cifradores/ decifradores*** etc
- Geralmente, usados onde há necessidade de altíssimo desempenho e/ou alta eficiência energética (por exemplo, dispositivos pessoais, alimentados por bateria).

^{*} Intellectual Property Blocks

^{**} codificadores/decodificadores


^{***} podem usar mais de um algoritmo de criptografia

O Modelo Bloco Operativo / Bloco de Controle




• Este é um modelo simples de sistemas digitais, porém didático e aplicável na maioria dos casos.

Bloco Operativo: funções




- Realiza transformações sobre dados, geralmente provenientes do ambiente externo
- As transformações são realizadas em um ou mais passos, cada passo demorando um ciclo de relógio
- Gera sinais de "status" que são usados pelo Bloco de Controle para definir a sequência de operações a serem realizadas (às vezes são chamados de "flags")

Bloco Operativo: componentes




- Unidades Funcionais (UFs): somadores, subtratores, deslocadores, multiplicadores, UFs combinadas (somadores/subtratores, ULAs)
- Elementos de armazenamento: registradores ou banco de registradores, memórias (SRAM)
- Rede de interconexão: fios, multiplexadores, barramentos + *buffers tri-state*

Bloco de Controle: funções




- Gera comandos, que são sinais de controle na ordem necessária para que o bloco operativo realize os passos desejados
- Recebe sinais de controle do ambiente externo: opcode, no caso de CPUs, sinais específicos (por exemplo, "iniciar"), no caso de CPUs dedicadas e de blocos aceleradores
- Pode gerar uma ou mais saídas de controle para se comunicar com outros sistemas digitais (p. ex.: "done", "bus request", "ack")

Bloco de Controle: componentes




- Em um esquema monociclo: é um bloco combinacional
- Em um esquema multiciclo: é uma máquina de estados (FSM Finite State Machine)

O Modelo Bloco Operativo / Bloco de Controle




• Este é um modelo simples de sistemas digitais, porém didático e aplicável na maioria dos casos.

Método de Projeto




Método de Projeto



FSMD é uma extensão de uma máquina de estados, na qual:

- Entradas e saídas correspondem a dados com mais de um bit.
- Há variáveis locais para armazenar dados temporários e entradas/saídas (se necessário)
- Ações e condições podem envolver equações e expressões aritméticas (ao invés de apenas equações e expressões Booleanas).


Método de Projeto



Analisando a FSMD, identificar:


- Os registradores para armazenar dados.
- As operações aritméticas (e lógicas)
 necessárias para operar os dados e para
 as expressões a serem usadas como
 condições de troca de estados.
- Selecionar os componentes do nível RT para implementar, conforme identificado no passo anterior.
- Conectar os componentes do nível RT selecionados no passo anterior.

Método de Projeto



- Desenhar o diagrama de blocos segundo o modelo BO/BC.
- No desenho, identificar todas os sinais (nome e número de bits): entradas, saídas, sinais de status, sinais de comando.

Método de Projeto




 A partir da FSMD inicial e observando os nomes dos sinais definidos no passo 3, projetar a FSM que deve controlar o BO projetado (conforme visto na parte anterior desta disciplina).

Máquinas de Estados Finitos (FSM)

- Podem ser síncronas (cadenciadas por um sinal monótono chamado relógio ou *clock*) ou assíncronas (sem relógio).
- Máquina Sequenciais Síncronas são mais utilizadas porque:
 - São mais fáceis de projetar e de validar.
 - Têm operação mais segura, são mais robustas.
- Há dois modelos: Moore e Mealy.
- Registradores podem ser vistos como Máquina Sequenciais Síncronas.


Modelo de Moore

Característica principal: as saídas dependem apenas do estado atual.




Modelo de Moore

Característica principal: as saídas dependem apenas do estado atual.



Modelo de Mealy

Característica principal: as saídas dependem do estado atual e de entrada(s) primária(s)



Síntese de Circuitos Sequenciais

Roteiro para a Síntese (=Projeto)

- 1. Determinar quantos estados são necessários (e o nº de variáveis de estado)
- 2. Construir o diagrama de estados, observando com cuidado o comportamento solicitado para a FSM e adotando um modelo de FSM (Moore ou Mealy):
 - Determinar as transições entre estados necessárias
 - Selecionar um estado para servir como estado inicial
- 3. Construir a tabela de próximo estado e a tabela das saídas
- 4. Escolher uma codificação para os estados e definir o tipo de flip-flops para compor o registrador de estados.
- 5. Sintetizar (projetar) os circuitos combinacionais: lógica de próximo estado e lógica de saída.