
### 本科试题 (三)

### 一、选择题(每小题2分,共20分。)

1. 与最小项表达式  $F(A,B,C)=m_0+m_3+m_4+m_7$  相等的逻辑函数为(  $\bigwedge$  )。



2. 证明  $F = A(BC + \overline{BC}) + A(B\overline{C} + \overline{BC}) = A$  成立的最简单方法是依据以下哪种定律 或规则?( 🖰 )

A. 对偶规则 B. 分配律

C. 反演规则 D. 多余项定律

A.  $(277)_{10}$  B.  $(82)_{10}$  C.  $(59)_{10}$  D.  $(1115)_{10}$ 

4. 一个四输入端与非门,使其输出为0的输入变量取值组合有(一

A. 15 B. 8 C. 7 D. 1

5. (人) )电路在任何时刻只能有一个输入端有效。 A. 普通二进制编码器 B. 优先编码器 C. 七段显示译码器 D. 二进制译码器

6. 中规模集成计数器都具有规定的模值,但可以用( 🔑 )来构成任意进制计数。

A. 复 0 和 复 9 B. 置数法和复位法 C. 改变输入法 D. 控制 CP 脉冲

7. 数字系统级的设计与逻辑部件级设计分别采用( ) 的设计方法。

 A. 自上而下、自上而下
 B. 自下而上、自下而上

 C. 自上而下、自下而上
 D. 自下而上、自上而下

- 8. 使用 ROM 和 PLA 实现组合逻辑时,要将逻辑表达式分别写成( ))。
- A. 最小项之和、最小项之和 B. 最简与-或式、最简与-或式 C. 最简与-或式、最小项之和 D. 最小项之和、最简与-或式

- 9. 下列时序电路状态转移表中,具有自启动功能的是(WTF)。

A. 表

B. 表2

C. 表3

PS			NS			PS			NS			PS			NS		
Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q	Q
3	2	1	3	2	1	3	2	1	3	2	1	3	2	1	3	2	1
0	1	0	0	0	1	0	1	0	0	0	1	0	1	0	0	0	1
0	0	1	0	1	1	0	0	1	0	1	1	0	0	1	0	1	1
0	1	1	1	1	1	0	1	1	1	1	1	0	1	1	1	1	1
1	1	1	1	0	0	1	1	1	1	0	0	1	1	1	1	0	0
1	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0
0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1	0

10. 寻址容量为 16K×8 的 RAM 需要\_\_\_\_\_\_根地址线。( / )

A.14

B.16 C.18

D.20

二、简答题(各5分,共10分)

eavy game!

## ①要烟歇不加3点·

DA 图实体 ③启动体

- 1、简单描述 VHDL 语言程序基本结构所包含的五个部分。(5分)
- 2、简单描述 SRAM 和 DRAM 存储元的存储机理。(5分)


由包集台 图 图 Bekage Configuration

### 三、时序电路分析题(10分)

试分析如图所示电路的功能

- (1) 写出电路的输出函数、激励函数、状态方程。
- (2) 写出状态表、画出状态图。
- (3) 写出电路的功能。





而常在偏极平和平沿岸湖东村月. 意馆之中路不同 3774M 为张在紫,开发飞声平、丛楼

SDAM 为皱成器,对故风高中、当然 DDAM为的的电容器。


 $\overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_2} \cdot \overline{Q_2}$ 


# $Q_{0}^{(t)} = \overline{Q_{0}Q_{1}} + \overline{Q_{1}Q_{2}} + \overline{Q_{1}Q_{2}}$ 四、组合电路设计 (10 分)


Q1 = 120

设计一个如图 7 所示六段显示的驱动译码器。它是为了显示图 7 所示的六个符号中的一个,实线表示亮,虚线表示不亮(图中 e 是垂直线,f 是水平线)。设计的器件有三个输入 A、B、C 及六个输出 a、b、c、d、e、f。图中表示的三位数是输入码,即译码器接收三位码,使适当的段亮。每一段的驱动电位是高电平。没有给出的码作为无关项。


- 1、列真值表。
- 2、求最简逻辑表达式。(卡诺图)
- 3、画出实现的驱动 d 段和 f 段的电路图。可以用与非门和异或门







 $D = \overline{ABC} + \overline{ABC}$   $C = \overline{AB}$   $d = \overline{ABC} + \overline{ABC}$   $e = \overline{AC} + \overline{ABC}$   $f = \overline{AC} + \overline{ABC}$ 



### 五、时序电路设计(12分)

用 D 触发器设计同步五进制计数器。已知状态转换过程的编码是 110→011→100→001 →101→110<sub>°</sub>

√、列出状态转移表。

2、写出状态方程。

3、写出激励方程。


4、画出逻辑电路图。


5、画出允许自启动的状态转移图。



### 六》硬件描述语言设计(14分)

采用 VHDL 语言设计一个时序状态机如图所示。






#### 七、小型控制器设计(14分)

图 9 所示为数字累加系统的数据通路图,设计定序型控制器。寄存器 A 从数据总线上接 收一系列输入数据,寄存器 B 保存它们的累加结果,加法器完成求和运算,控制器指挥执行 部件自动完成上述运算。其中 LDA, LDB 为打入寄存器的控制信号, ADD 为三态门使能信号。 假设累加系统启动之前寄存器 A、B 已清零。控制器的状态变化发生在 T<sub>1</sub> 节拍脉冲时间,打 入寄存器操作发生在 T<sub>2</sub>节拍脉冲时间,控制器状态周期为 T=T<sub>1</sub>+T<sub>2</sub>。

- 1、画出控制器的 ASM 图。
- 2、列出状态转移真值表。
- 3、写出激励方程和控制信号表达式。
- 4、画出定序型控制器电路图。



### 班哈丁重点一番!

D WHOLAS

② 控制器的设计

7.2.您的成了了3.~~~~~~