## 本科生期末试卷(十)

某机字长64位,1位符号位,63位表示尾数,若用定点整数表示,则最

# 一、选择题(每小题 1 分, 共 15 分)

大正整	数位	( ) .							
A	+ (	$2^{63}$ –1)	В	+(2 <sup>64</sup> -1)		C -(:	$2^{63}-1)$	D	$-(2^{64}-1)$
2	请从	人下面浮点	点运算器	中的描述	中选出西	万个描述	比正确的句	子 (	) 。
实现。	A	浮点运算	算器可用	两个松散	连接的眾	足点运算	拿部件一阶	码和尾	数部件来
	В	阶码部件	井可实现	加,减,	乘,除四	]种运算	į.		
	C 阶码部件只进行阶码相加,相减和比较操作。								
	D	尾数部件	牛只进行	乘法和除	法运算。				
3	存储单元是指(  )。								
	A	存放 1 /	个二进制	信息位的	存储元				
	В	存放 1 /	个机器字	的所有存	储元集台	<u></u>			
	С	存放 1 ′	个字节的	所有存储	元集合				
	D	存放 2 /	个字节的	所有存储	元集合				
4	某机	几字长 32	位,存何	诸容量 1ME	3,若按 <del>"</del>	字编址,	它的寻址	拉围是	
A	0-	—1M	В	0—512KB		С 0—	-56K	D	0—256KB
5	用于	F对某个 <b>智</b>	寄存器中	操作数的	寻址方式	<b>戊</b> 为(	) 。		
A	直	接	B 頂	接	C 寄	存器直	接	D 寄	存器间接
6	程月	序控制类的	り指令 丈	能是(	) 。				
A	进	行算术运	算和逻辑	量运算	В	进行主	E存与 CPU	之间的	数据传送
С	进	行 CPU 和	I/0 设行	备之间的数	)据传送		D 改变	程序执	行的顺序
7	指令	<b>〉</b> 周期是打	皆()	) 。					

	CPU 从主存取出一条指令的时间								
	B CPU 执行一条指令的时间								
	CPU 从主存取出一条指令加上执行一条指令的时间								
	时钟周期时间								
8	描述当代流行总线结构中基本概念不正确的句子是(  )。								
	A 当代流行的总线不是标准总线								
相连	B 当代总线结构中,CPU 和它私有的 cache 一起作为一个模块与总线								
	C 系统中允许有一个这样的 CPU 模块								
9	CRT 的颜色为 256 色,则刷新存储器每个单元的字长是()。								
	A 256 位 B 16 位 C 8 位 D 7 位								
10	发生中断请求的条件是( )。								
A	一条指令执行结束 B 一次 I/O 操作结束								
С	机器内部发生故障 D 一次 DMA 操作结束								
11	中断向量地址是(  )。								
A	子程序入口地址 B 中断服务程序入口地址								
С	中断服务程序入口地址指示器 D 例行程序入口地址								
12	IEEE1394 所以能实现数据传送的实时性,是因为( )。								
A	除异步传送外,还提供同步传送方式								
В	提高了时钟频率								
С	除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式								
D	能够进行热插拔								
13	直接映射 cache 的主要优点是实现简单。这种方式的主要缺点是()。								
A	它比其他 cache 映射方式价格更贵								

В	如果使用中的2个或多个块映射到 cache 同一行,命中率则下降					
С	它的存取时间大于其它 cache 映射方式					
D	cache 中的块数随着主存容量增大而线性增加					
14	虚拟存储器中段页式存储管理方案的特性为(  )。					
A	空间浪费大,存储共享不易,存储保护容易,不能动态连接					
В	空间浪费小,存储共享容易,存储保护不易,不能动态连接					
С	空间浪费大,存储共享不易,存储保护容易,能动态连接					
D	空间浪费小,存储共享容易,存储保护容易,能动态连接					
15	安腾处理机的指令格式中,操作数寻址采用( )。					
	A R-R-S 型 B R-R-R 型					
	C R-S-S 型 D S-S-S 型					
二、填	草空题(每小题 2 分,共 20 分)					
1 IEEE6754 标准规定的 64 位浮点数格式中,符号位为 1 位,阶码为 11 位,尾数为 52 位。则它所能表示的最大规格化正数为( )。						
<b>2</b> 的(	直接使用西文键盘输入汉字,进行处理,并显示打印汉字,要解决汉字)、( )和( )三种不同用途的编码。					
3 示法,	数的真值变成机器码时有四种表示方法,即 ( )表示法, ( )表 ( )表示法, ( )表示法。					
4	主存储器的技术指标有( ),( ),( )。					
5	cache 和主存构成了(  ),全由(  )来实现。					
6	根据通道的工作方式,通道分为(  )通道和(  )通道两种类型。					
7	SCSI 是 ( ) I/0 标准接口, IEEE1394 是 ( ) I/0 标准接口。					
8 周期中 ( )	某系统总线的一个存取周期最快为3个总线时钟周期,总线在一个总线可以存取32位数据。如总线的时钟频率为8.33MHz,则总线的带宽是。					

- **9** 操作系统是计算机硬件资源管理器,其主要管理功能有( )管理、( )管理和( )管理。
- 10 安腾处理机采用 VLIW 技术,编译器经过优化,将多条能并行执行的指令合并成一个具有( )的超长指令字,控制多个独立的( )同时工作。

### 三、简答题(每小题8分,共16分)

- 1 画图说明当代总线的内部结构与外部功能部件的联系,做简要说明。
- 2 比较 cache 与虚存的相同点和不同点。

#### 四、证明题(10分)

设 $[N]_{*}=a_na_{n-1}\cdots a_1a_0$ ,其中 $a_n$ 是符号位。

求证: 
$$N=-a_n 2^n + \sum_{i=0}^{n-1} a_i 2^i$$

### 五、分析题(12分)

判断以下三组指令中各存在哪种类型的数据相关?

(1)I1 LDA R1,A ; M(A)→R<sub>1</sub>,M(A)是存储器单元

I2 ADD R2,R1  $(R_2)+(R_1)\rightarrow R_2$ 

(2)I3 ADD R3,R4  $;(R_3)+(R_4)\to R_3$ 

I4 MUL R4,R5  $;(R_4)\times(R_5)\rightarrow R_4$ 

(3)I5 LDA R6,B ; M(B)→R<sub>6</sub>,M(B)是存储器单元

I6 MUL R6,R7  $;(R_6)\times(R_7)\rightarrow R_6$ 

#### 六、设计题(15分)

一个 CPU 周期中需要 4 个节拍脉冲  $T_1 \sim T_4$ 。每个  $T_i$  的持续间隔为 200ns。请设计:

- ① 节拍脉冲产生器;
- ② 启停控制逻辑电路。要求  $T_1$  前沿开启、 $T_4$  后沿关闭节拍脉冲产生器。

# 七、简答题(12分)

为什么 MESI 协议能够解决多处理机系统中的 Cache 一致性?