大专生期末试卷(九)

某机字长64位,1位符号位,63位表示尾数,若用定点整数表示,则最

一、选择题(每小题 2 分, 共 30 分)

大正整	数位	() 。							
A	+ (2	2^{63} –1)	В	+(2 ⁶⁴ -1)		С	$-(2^{63}-1)$	D	$-(2^{64}-1)$
2	请从	人下面浮点员	5算器	中的描述	中选出	两个	描述正确的	句子() 。
实现。	A	浮点运算器	署可用	两个松散	连接的	定点	运算部件一	阶码和尾	数部件来
	В	阶码部件可	可实现	加,减,	乘,除	:四种:	运算。		
	С	阶码部件员	只进行	阶码相加	,相减	和比	较操作。		
	D	尾数部件兒	只进行	乘法和除	法运算	• 0			
3	存储单元是指()。								
	A	存放1个二	二进制	信息位的	存储元	ì			
	В	存放1个标	几器字	的所有存	储元集	合			
	С	存放1个气	字节的	所有存储	元集合	-			
	D	存放2个气	字节的	所有存储	元集合	-			
4	某机	1字长 32 位	,存储	者容量 1MI	3,若按	安编	址,它的寻	址范围是	<u>.</u> () .
A	0-	—1M	В	0—512KB	1	С	0—56K	D	0—256KB
5	用于	一对某个寄存	字器中	操作数的	寻址方	式为	() 。		
A	直	接 B	间	接	C 5	寄存器	 直接	D 答	存器间接
6	程序	序控制类的扩	旨令功	能是() 。				
	A	进行算术	运算和	逻辑运算					
	В	进行主存占	ヺ CPU	之间的数	据传送				
	С	进行 CPU 和	∏ I/0	设备之间	的数据	传送			

		D	改变程序执行的顺序							
7	7	指令	令周期是指 ()。							
		A	CPU 从主存取出一条指令的时间							
		В	CPU 执行一条指令的时间							
		С	CPU 从主存取出一条指令加上执行一条指令的时间							
		D	时钟周期时间							
8	3	描述	3当代流行总线结构中基本概念不正确的句子是()。							
		A	当代流行的总线不是标准总线							
相连	<u>.</u>	В	当代总线结构中,CPU 和它私有的 cache 一起作为一个模块与总线							
,,,,	_	С	系统中允许有一个这样的 CPU 模块							
ç	7	CRT	的颜色为 256 色,则刷新存储器每个单元的字长是()。							
		A	256 位 B 16 位 C 8 位 D 7 位							
1	10	发	生中断请求的条件是()。							
		A	一条指令执行结束 B 一次 I/O 操作结束							
		С	机器内部发生故障 D 一次 DMA 操作结束							
1	11	IEI	EE1394 所以能实现数据传送的实时性,是因为()。							
		A	除异步传送外,还提供同步传送方式							
		В	提高了时钟频率							
		С	除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式							
		D	能够进行热插拔							
1	12	中	新向量地址是 ()。							
		A	子程序入口地址							
		В	中断服务程序入口地址							

	С	中断服务程序入口地址指示器
	D	例行程序入口地址
13	直	接映射 cache 的主要优点是实现简单。这种方式的主要缺点是()。
	A	它比其他 cache 映射方式价格更贵
	В	如果使用中的2个或多个块映射到 cache 同一行,命中率则下降
	С	它的存取时间大于其它 cache 映射方式
	D	cache 中的块数随着主存容量增大而线性增加
14	虚	拟存储器中段页式存储管理方案的特性为()。
	A	空间浪费大,存储共享不易,存储保护容易,不能动态连接
	В	空间浪费小,存储共享容易,存储保护不易,不能动态连接
	С	空间浪费大,存储共享不易,存储保护容易,能动态连接
	D	空间浪费小,存储共享容易,存储保护容易,能动态连接
15	安	腾处理机的指令格式中,操作数寻址采用()。
	A	R-R-S 型 B R-R-R 型
	С	R-S-S 型 D S-S-S 型
二、填	真空是	题(每小题 2 分,共 12 分)
1	TEE	Œ6754 标准规定的 64 位浮点数格式中, 符号位为 1 位, 阶码为 11 位,
1 尾数为		立。则它所能表示的最大规格化正数为()。
2		妾使用西文键盘输入汉字,进行处理,并显示打印汉字,要解决汉字
		()和()三种不同用途的编码。
3 示法,		的真值变成机器码时有四种表示方法,即()表示法,()表)表示法,()表示法。
4	主存	字储器的技术指标有(),(),()。
5	cac	the 和主存构成了(),全由()来实现。

6 安腾处理机采用 VLIW 技术,编译器经过优化,将多条能并行执行的指令合并成一个具有()的超长指令字,控制多个独立的()同时工作。

三、简答题(每小题8分,共16分)

- 1 总线的集中式仲裁有哪几种方式?各有什么优缺点?
- **2** 画出 SRAM 和 DRAM 的存储元结构图,它们的存储机理有什么不同?后者的创新意义何在?

四、计算题(10分)


若浮点数 x 的 IEEE754 标准存储格式为 $(41260000)_{16}$,求其浮点数的十进制数值。

五、计算题(10分)

CPU 执行一段程序时, cache 完成存取的次数为 2000 次, 主存完成存取的次数为 100 次,已知 cache 存取周期为 50ns,主存存取周期 200ns,求 cache/主存系统的效率和平均访问时间。

六、设计题(12分)

图 1 表示运算器数据通路图,单线表示控制信号,x 和 y 是三选一多路 开关,按互斥方式工作。假定微指令字长判别测试字段占 2 位,下址字段占 6 位,请设计微指令格式,用直接控制微命令控制此数据通路。画出微指令结构。



七、设计题(10分)

假设有磁盘、磁带、打印机三个设备同时工作,磁盘以 $30~\mu~s$ 的间隔向 多路型 DMA 控制器发出 DMA 请求。磁带以 $45~\mu~s$ 的间隔发出 DMA 请求,打印机以 $150~\mu~s$ 的间隔发 DMA 请求。根据传输速率,优先级次序安排为磁盘、磁带、打印机。假设多路 DMA 控制器每完成一次 DMA 传送所需时间是 $5~\mu~s$ 。请画出 DMA 控制器服务三个设备的工作时空图。