## 本科试题 (六)

一、 选择题(每小题 2 分, 共 20 分)
1、函数 $F(ABCD)=\Sigma m(0,2,8,10,13,15)$ ,它的最简与或表达式 $F=$ 。
A. $F = \overline{A}\overline{B}\overline{D} + ABD + A\overline{B}\overline{D}$
B. $F = A\overline{B}C + \overline{A}\overline{D} + \overline{A}\overline{B}D$
C. $F = A\overline{B}\overline{C} + A\overline{B}D + \overline{A}\overline{B}$
D. $F = ABD + \overline{BD}$
2、在下列电路中,不是组合逻辑电路的是       B. 锁存器       C. 全加器       D. 门电路         3、八路数据分配器,其数据输入端有       A. 1       D. 门电路         A. 1       B. 2       D. D. A. 1
4、电路如图 $1$ 所示,其中完成 $Q^{n+1} = \overline{Q^n} + A$ 电路是  CP  CP  K  Q  (b)
5、采用四位比较器(74LS85)对两个四位数进行比较时,先比较 <u></u> 位。 A. 最低 B. 最高 C. 次低 D.次高 6、用 n 个触发器构成计数器,可得到的最大计数模为 。
6、用 n 个触发器构成计数器,可得到的最大计数模为。 A. n B. 2n C. 2 <sup>n</sup> D.2 <sup>n-1</sup>
7、FPLA器件的与门阵列
8、使用 2K×8 的 EEPROM 芯片,构成 4096×32 的存储器,共需要
芯片。 A. 4 B. 8 C. 16 D. 2048 2 <sup>12</sup> x32 で (14)
24.0
9、ispLSI 器件中的缩写 GLB 是指       3         A. 巨块       B. 通用逻辑块         C. 全局布线区       D. 输出布线区
10、构成数字系统必不可少的逻辑执行部件为。 A. 控制器 B. 计数器 C. 基本子系统 D. 逻辑门
二、简答题(每小题 5 分,共 20 分)

1、八路数据选择器电路如图 2 所示,该电路实现的逻辑函数最小项表达式是什么?

EN

 $A_2$ 

## T= A2 AAO + AAIAO E + A ~ E + B - - + + B


图 2

2、某时序电路的状态转移真值表如右表,该电路 是模几计数器?电路是否能够自启动?


PS			NS			Z
Q₃	Q <sub>2</sub>	$Q_1$	Q₃	Q <sub>2</sub>	$Q_1$	_
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	1	1	0	0
1	1	0	0	1	0	1
1	1	1	1	0	1	n

R AM

3、分析由 FPLA 组成的电路如图 3,写出  $F_1$  和  $F_2$  的表i



- (1)列出真值表;
- (2)卡诺图化简;
- 8421 + moll/
- (3) 写出表达式;
- (4) 画出由与非门实现的逻辑图。
- 2、分析图 4 所示同步计数电路。
  - (1) 写出激励方程和状态方程;
  - (2) 做出状态转移表和状态转移图;
  - (3) 计数器是几进制计数器?能否自启动?
  - (4) 画出在时钟作用下各触发器输出波形。




1/



- 3、画出 1011 序列检测器的状态转移图。(序列不重叠)
  - (1) 确定该状态转移图是什么型的时序逻辑描述?
  - (2) 列出状态转移真值表;
  - (3) 若采用"计数器法"需要几个D触发器


/用 JK 触发器设计同步五进制递减计数器。状态转换图 5 如下。

- (1)写出状态转移表
- (2)写出激励方程、状态方程
- (3)画出逻辑图



5、用 VHDL 设计一个化进制计数器。设时钟输入为 CLK, 复位输入为 CR, 进位输出为 CAO。 写出完整设计源程序。

- 6、将图 6 所示的状态图:
- ① 转换为 ASM 图;
- ② 并根据 ASM 图设计多路选择器型控制器。



## X进制计加器, CLK, CR, CAO

LIBDARY ZEEG; USB JEEB. STD-106711-1164-AU;

ENTITY count IS

CLK CR: IN STD-20672C.

CAO: DUT STD-LOGIE.

count: END

ARCHITECTURE FUNC OF COUT IS

SIGNAL 9-temp STD-18621 ... + 3 Dumilo 0) BEGILN

PAOCESS (CLF, CR)

IF (CR=18) THEN

9-4emp <= "0000"}

ELSIF ( CLR'EVENT AND CLK=1) THEN

IF (9-tonp="0[11") THEN 9.8000 <="0000" CAD=11"

ELSE 9-loup = 9-tup+

END IF EN TF END PROCESS...

并经型与输入有关

康工學天美