微处理器作业 3 方佳豪 集电硕 21 2021211066

一、设计目标

实现一条 CLZ 指令,要求得到 32 比特输入数的前导零的个数,比如 00010001 的前导零个数为 3。

二、设计思路

分而治之,先设计 8 比特功能,然后 16,32 比特在此基础上完成。8 比特输入,输出为 4 比特,代表值为 0000-1000。用 $A_7A_6 \dots A_0$ 表示输入,用 $VZ_2Z_1Z_0$ 表示输出。

逻辑表达式如下:

$$\begin{split} \overline{V} &= A_7 + A_6 + A_5 + A_4 + A_3 + A_2 + A_1 + A_0 \\ \overline{Z_2} &= A_7 + A_6 + A_5 + A_4 \\ \overline{Z_1} &= A_7 + A_6 + \overline{A_5} \cdot \overline{A_4} (A_3 + A_2) \\ \overline{Z_0} &= A_7 + \overline{A_6} \cdot A_5 + \overline{A_6} \cdot \overline{A_4} \cdot A_3 + \overline{A_6} \cdot \overline{A_4} \cdot \overline{A_2} \cdot A_1 \end{split}$$

由上述位逻辑可直接映射到门电路。32 比特 CLZ 电路框图如下所示:




图 1 32bit CLZ 结构图

大体思路为,只有当高位 31–24 比特输入对应的 V^0 有效时,表明高 8 比特全 0,后面的 0 才能参与结果的运算,否则直接输出高 8 比特的输出值。依次类推。

红色部分是在论文[1]的基础上进行的修改。原工作已经基于 65nm 工艺进行过流片设计, 其延迟为 0.23ns。而本次作业工艺库为.18 工艺, 性能下降两倍左右。

三、仿真与综合

经过自己 testbanch 测试,证明功能的正确性,图 2 所示。并进行 dc 综合得到结果如 表 1 所示。详细报告见附件。

测试	数值
timing/ns	0.41
power/mw	0. 1881
area	1583. 366424

图 2 32bit CLZ 指令向量测试

[1] Miao, J., and S. Li. "A design for high speed leading-zero counter." 2017:22-23.