

计算机组织与结构 II：CPU 设计文档

李勃璘

吴健雄学院

版本：1.0

日期：2025 年 3 月 22 日

摘要

本设计文档详细阐述了一款基于五级流水线的 CPU 体系结构及其 Verilog 实现。CPU 采用取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回（WB）五级流水线，以提高指令执行效率。文档首先介绍了 CPU 的总体架构，包括时钟与复位机制、关键存储单元、内部数据通路与控制信号，并详细说明了指令集架构及其编码格式。随后，针对流水线执行过程中可能出现的数据冒险、控制冒险、流水线暂停等问题，提出了旁路（Forwarding）、分支预测（Branch Prediction）、冒险检测（Hazard Detection）等优化方案，并给出了相应的 Verilog 设计。最后，文档分析了 CPU 与内存、总线及外部控制信号的交互方式，并探讨了 Verilog 在 FPGA 上的实现方案。该设计通过流水线优化与高效控制信号管理，提升了 CPU 的吞吐率，为后续硬件优化和扩展提供了良好的基础。

版本更新记录：

版本号	日期	更新内容
v1.0	2025-03-22	初始版本，包含基本 CPU 设计框架，流水线结构，Verilog 实现。
v1.1	2025-03-25	修正部分时序问题，优化 Forwarding 和 Hazard Detection。
v1.2	2025-03-28	增加 FPGA 实现部分，优化数据路径，改进分支预测机制。
v1.3	2025-04-01	修正了一些公式错误，完善了性能分析和实验数据记录。

目录

1 概述	1
2 体系结构设计	1
2.1 总体架构	1
2.2 指令集架构	1
2.2.1 位宽设计	1
2.2.2 寻址方式	1
2.2.3 指令集支持的指令	2
2.3 CPU 内部寄存器	2
2.4 CPU 内部数据通路、控制信号与微操作指令 (Micro-Operations)	3
2.4.1 数据通路与控制信号	3
2.4.2 微操作指令 (Micro-Operations)	3
2.5 内存 (RAM)	3
2.6 总线与外部控制信号	4
2.6.1 地址总线	4
2.6.2 数据总线	4
2.6.3 控制总线与外部控制信号	4
2.7 流水线架构与优化策略	4
2.7.1 总体架构	4
2.7.2 流水线各阶段工作	5
2.7.3 流水线优化：分支预测	5
3 模块设计	5
3.1 时钟与复位	5
3.2 ALU	5
3.3 CU	5
3.4 Memory	6
4 仿真验证	6
4.1 时延分析	6
4.2 并行计算加速比 (Speed-up Factor) 分析	6
4.3 激励设置	6
5 FPGA 实现	6
附录	7
A 完整设计代码	7

表格目录

2	指令集支持的寻址方式	1
3	指令集包含指令及功能（立即数寻址下）	2
4	CPU 内部寄存器的含义、总存储条数、单位位宽和数据解释格式	2
5	状态寄存器列表	3
6	数据通路与控制信号一览	3
7	外部控制信号一览	4

1 概述

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut purus elit, vestibulum ut, placerat ac, adipiscing vitae, felis. Curabitur dictum gravida mauris. Nam arcu libero, nonummy eget, consectetur id, vulputate a, magna. Donec vehicula augue eu neque. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Mauris ut leo. Cras viverra metus rhoncus sem. Nulla et lectus vestibulum urna fringilla ultrices. Phasellus eu tellus sit amet tortor gravida placerat. Integer sapien est, iaculis in, pretium quis, viverra ac, nunc. Praesent eget sem vel leo ultrices bibendum. Aenean faucibus. Morbi dolor nulla, malesuada eu, pulvinar at, mollis ac, nulla. Curabitur auctor semper nulla. Donec varius orci eget risus. Duis nibh mi, congue eu, accumsan eleifend, sagittis quis, diam. Duis eget orci sit amet orci dignissim rutrum.¹

2 体系结构设计

2.1 总体架构

CPU 由控制单元（CU），逻辑运算单元（ALU），内存（Memory）和寄存器组（Registers）组成，除内存以外，其余单元由被 CU 生成的控制信号控制的数据通路（Data Path）连接。另外，MAR 和 MBR 分别还和地址总线、数据总线相连接，用于与内存交互。控制单元和内存都和控制总线相连接，用于与外部控制信号交互。

为简单起见，CPU 的计算全部为 **16 位定点有符号数**计算。

[这里需要一张图!!!](#)

2.2 指令集架构

指令集是指 CPU 能够对数据进行的所有操作的集合。每一条指令都可以被解释为寄存器与寄存器、内存、I/O 端口之间的交互。交互方式由 CU 中的微指令（Micro-operation）给出，且每一条微指令都需要一个时钟执行（如不进行优化）。

2.2.1 位宽设计

地址段长为 **8 位**，指令码（Opcode）宽度为 **8 位**。因此，每一条指令的位宽为 **16 位**。

2.2.2 寻址方式

寻址方式指对地址段数据的解释方式。寻址方式由对应指令指定，支持表 2 中的全部寻址方式。由于给定的指令集高四位均空闲，使用最高位存储支持的寻址方式。

表 2: 指令集支持的寻址方式

寻址方式	描述	最高位
立即数寻址	地址字段是操作数本身，数据为补码格式	0
直接寻址	地址字段为存放操作数的地址	1

¹手搓 CPU 是人类文明的伟大工程——沃兹基硕德

2.2.3 指令集支持的指令

指令集共支持 13 条不同的指令，列于表 3。每一条指令包含一个指令码，使用 16 进制格式存储。指令码的最高位为 0 时，寻址方式为立即数寻址；指令码的最高位为 1 时，寻址方式为直接寻址（此时 HEX 高位为 8）。

表 3: 指令集包含指令及功能（立即数寻址下）

助记符	指令码 (HEX)	描述
STORE X	01	$[X] \leftarrow \text{ACC}$
LOAD X	02	$\text{ACC} \leftarrow [X]$
ADD X	03	$\text{ACC} \leftarrow \text{ACC} + [X]$
SUB X	04	$\text{ACC} \leftarrow \text{ACC} - [X]$
JGZ X	05	$\text{ACC} \geq 0 ? \text{PC} \leftarrow X : \text{PC} \leftarrow \text{PC} + 1$
JMP X	06	$\text{PC} \leftarrow X$
HALT	07	Stop
MPY X	08	$\text{MR}, \text{ACC} \leftarrow \text{ACC} * [X]$, MR 用于存储高 16 位
AND X	10	$\text{ACC} \leftarrow \text{ACC} \& [X]$
OR X	11	$\text{ACC} \leftarrow \text{ACC} [X]$
NOT X	12	$\text{ACC} \leftarrow [X]$
SHIFTR	13	$\text{ACC} \leftarrow \text{ACC} \ggg 1$, 算术右移
SHIFTL	14	$\text{ACC} \leftarrow \text{ACC} \lll 1$, 算术左移

2.3 CPU 内部寄存器

该部分描述 CPU 内部寄存器的含义、存储格式和数据被解释为的格式。这些寄存器通过 CPU 的内部数据通路相连接。寄存器操作是 CPU 快速操作的核心。

表 4: CPU 内部寄存器的含义、总存储条数、单位位宽和数据解释格式

寄存器	含义	条数	位宽	数据解释格式	归属模块
PC	程序计数器，存储当前指令地址	1	8	指令码（Opcode）	/
MAR	内存地址寄存器，存储要访问的内存地址	1	8	地址码（Address）	/
MBR	内存缓冲寄存器，存储从内存读取或写入的数据	1	16	二进制补码	/
IR	指令寄存器，存储当前正在执行的指令	1	8	指令码（Opcode）	/
BR	通用寄存器，存储 ALU 计算中间结果	1	16	二进制补码	ALU
ACC	累加寄存器，存储 ALU 运算结果	1	16	二进制补码	ALU
MR	乘法寄存器，存储 ALU 乘法高 16 位	1	16	二进制补码	ALU
CM	控制存储器，存储微指令控制信号	未定	14	控制信号	CU
CAR	控制地址寄存器，指向当前执行的微指令	1	4	CM 中的条数下标	CU
CBR	控制缓冲寄存器，存储当前微指令的控制信号	1	14	控制信号	CU

除上述寄存器以外，ALU 进行运算时还会更改状态寄存器（Flags），用于 CU 进行条件判断。例如，JGZ 命令需要判断上一步的运算结果是否是 0，CU 可以直接通过状态寄存器中的 ZF（Zero Flag）寄存器直接进行判断。本设计中使用的所有状态寄存器见表 5，它们都直接连向 CU，通路不受控制信号的控制。

表 5: 状态寄存器列表

寄存器	全称	行为
ZF	Zero Flag	ALU 运算结果（通常为 ACC）为 0 时置 1
CF	Carry Flag	存储算术移位移出的比特（由于有符号数不存储进位）
OF	Overflow Flag	ALU 运算结果发生溢出时置 1
NF	Negative Flag	ALU 运算结果为负数时置 1

2.4 CPU 内部数据通路、控制信号与微操作指令（Micro-Operations）

2.4.1 数据通路与控制信号

关键存储单元之间通过数据通路进行连接。每条数据通路都由一位控制信号控制。控制信号为 1 时表示通路打开，数据沿指定流向进行传输。该 CPU 共有 14 位控制信号。

表 6: 数据通路与控制信号一览

控制信号位	源寄存器/单元	目的寄存器/单元
0	MAR	地址总线
1	PC	MBR
2	PC	MAR
3	MBR	PC
4	MBR	IR
5	数据总线	MBR
6	MBR	ALU（待处理数据）
7	ACC	ALU
8	MBR	MAR
9	ALU	ACC
10	MBR	ACC
11	ACC	MBR
12	MBR	数据总线
13	IR	CU

2.4.2 微操作指令（Micro-Operations）

为了实现指令集中所有指令，需要将指令集的指令分解为多步微操作指令。在本设计中，采用水平微指令（Horizontal Micro-operation）设计。

2.5 内存（RAM）

内存（RAM）存储指令集和 CPU 保存的数据。内存的大小为 512 Byte，每条存入内存的数据位宽为 16，共能存入 256 条数据。其中，内存地址 0 到内存地址 12 预留为指令集。为了节省内存，不同寻址方式下的相同指令不占用两条内存，由 CU 改变指令的 Opcode。

内存支持总线读写，并受三条总线控制：地址总线、数据总线和控制总线。控制总线中的外部控制信号决定在这个周期中内存的读/写状态，是否向数据总线写入，同步时序等功能。CPU 与内存（RAM）

通过两条总线交互，分别为**地址总线**和**数据总线**。内存通过读取地址总线决定写入内存中的地址，通过读取数据总线决定写入指定地址中的数据。关于总线的具体配置见 2.6。

2.6 总线与外部控制信号

2.6.1 地址总线

地址总线为 **8 位**单向总线，提供 CPU（即 MAR）到内存的地址传送通路。由于其为单向总线，仅需内存侧读使能信号与 CPU 侧 MAR 的控制信号控制即可，无需复用。

2.6.2 数据总线

数据总线为 **16 位**双向总线，提供 CPU（即 MBR）与内存的双向数据通路。数据总线采用分时复用的方式进行设计。如果 MEM 和 WB 在同一时钟下，会出现流水线冲突，需要考虑是否引入旁路。

2.6.3 控制总线与外部控制信号

外部控制信号是一组单比特信号，通过控制总线控制 CU 和 RAM 的行为，它们受流水线周期的控制置 0 或置 1。CU 和 RAM 通过内部映射决定监视哪些位的信号。外部控制信号主要包括以下功能：

- RAM 读写控制；
- 流水线控制信号。

所有外部控制信号列于表 7。

表 7: 外部控制信号一览

控制信号位/类型	别名	有效模块	高电平时作用	低电平时作用
RAM 读写控制				
0	MemoryWrite	RAM	RAM 写数据总线	无
1	MemoryRead	RAM	RAM 读数据总线和地址总线	无
分支预测				
2	BranchTaken	CU	执行 Branch	顺序执行
3	Jump	CU	执行 Jump	顺序执行
流水线控制				
4	PipelineStall	CU	流水线暂停（如数据冒险、存储器访问延迟）	无
5	PipelineFlush	CU	流水线清空（如错误预测、异常发生）	无

2.7 流水线架构与优化策略

2.7.1 总体架构

为了加速 CPU 的指令执行速度，采用 **5 级同步流水线**完成 CPU 执行指令的全流程。分别为：取指令（IF），指令译码（ID），指令执行（EX），内存访问（MEM）和写回（WB）五个阶段。流水线的五个阶段如下所示。

IF → ID → EX → MEM → WB

对于本设计的指令集，仅 LOAD 和 STORE 指令涉及内存访问（MEM），STORE 指令不需要写回（WB）阶段，因为内存写入在 MEM 阶段已经完成。

2.7.2 流水线各阶段工作

2.7.3 流水线优化：分支预测

在本设计中，采用 1 比特分支预测进行流水线优化。分支预测的控制信号由控制总线输入到 CU 中。分支预测的步骤如算法 1。

Algorithm 1 1-bit 分支预测

```
1: Note: 使用 1-bit 预测器预测分支是否跳转
2: Input: PC, BranchTaken
3: Output: NextPC
4: Internal Registers: PredictorBit, BranchTarget
5: procedure BRANCH PREDICTION
6:   if PredictorBit == 1 then
7:     PredictedTaken  $\leftarrow$  True
8:     NextPC  $\leftarrow$  BranchTarget
9:   else
10:    PredictedTaken  $\leftarrow$  False
11:    NextPC  $\leftarrow$  PC + 2
12:   end if
13: end procedure
14: procedure BRANCH RESOLUTION
15:   if BranchTaken  $\neq$  PredictedTaken then                                ▶ 预测错误
16:     Flush  $\leftarrow$  1                                                    ▶ 清空错误指令
17:     NextPC  $\leftarrow$  if BranchTaken then BranchTarget else PC + 2
18:   end if
19:   Update Predictor:
20:     PredictorBit  $\leftarrow$  BranchTaken                                ▶ 更新 1-bit 预测器
21: end procedure
```

3 模块设计

3.1 时钟与复位

CPU 由全局同步时钟控制，所有控制逻辑与计算逻辑全部在时钟上升沿进行。CPU 设有全局异步复位信号，低电平有效。当异步复位时，内存中除指令集数据以外所有数据清空，所有寄存器清空，控制信号全部归为断开（0）。

3.2 ALU

3.3 CU

参考表 6，确定指令集中的每一条指令对应的控制信号，并存储到 CU 的内部寄存器中，即可完成 CU 的主要功能设计。

3.4 Memory

4 仿真验证

4.1 时延分析

4.2 并行计算加速比 (Speed-up Factor) 分析

4.3 激励设置

5 FPGA 实现

A 完整设计代码