计算机组织与结构 II: CPU 设计文档

李勃璘 吴健雄学院

版本: 1.0

日期: 2025年5月6日

摘 要

目录

1	概述		1
2	CPU	结构设计	1
	2.1	总体架构	1
	2.2	指令集架构	1
		2.2.1 位宽设计	1
		2.2.2 指令集支持的指令	1
		2.2.3 寻址方式	2
	2.3	CPU 内部寄存器	3
	2.4	算术逻辑单元 ALU	4
	2.5	控制单元 CU	4
		2.5.1 控制单元结构	4
		2.5.2 微操作指令(Micro-Operations)	5
		2.5.3 CU 控制信号(Control Signals)	6
	2.6	CPU 内部总线和外部总线	8
3	外围		8
	3.1		8
	3.2		9
			9
		200 200 200 CONTRACTOR	9
	3.3	数据内存	
	3.4	用户交互设计 10	0
4	核心	模块设计 1	1
	4.1	时钟、复位与停止信号 1	1
	4.2	UART 传输与指令内存	
		4.2.1 UART 模块	
		4.2.2 FIFO 模块	
		4.2.3 指令 BRAM 模块	
	4.3	控制单元	4
		4.3.1 Control Memory	
		4.3.2 CAR	
	4.4	内部寄存器和 ALU 设计	
		4.4.1 ALU	
		4.4.2 MAR	
		4.4.3 MBR	
		4.4.4 PC	
		4.4.5 IR	
		4.4.6 ACC	
	4.5	数据内存设计	
	4.6	外部总线设计	
	4.7	用户面设计	
	/	//w/	

		4.7.1	按键消抖模块	23
		4.7.2	七段显示器	24
		4.7.3	LED 灯显示	25
	4.8	时序仇	改化	25
5	仿真	验证		25
	5.1	CPU 5	<mark>力能验证</mark>	25
		5.1.1	简单加法器	25
		5.1.2	乘法与溢出验证	26
		5.1.3	移位运算验证	27
		5.1.4	逻辑运算与无条件跳转验证	28
	5.2	时序分	▷析	29
	5.3	FPGA	实物验证	29
6	总结			29
附	录			31
A	完整	设计代	·····································	31
	A.1	汇编程	是序处理 Python 脚本	31
	A.2	UART	接收与指令内存模块	34
	A.3	控制单	皇元设计	44
	A.4		子存器与 ALU 设计	
	A.5	数据内	J存设计	69
	A.6		3. 线设计	
	۸ 7		5.投升	72

表格目录

1	指令集包含指令及功能	2
2	指令集支持的寻址方式	3
3	CPU 内部寄存器的含义、总存储条数、单位位宽和数据解释格式	3
4	状态寄存器列表	3
5	ALU _{op} 与执行运算的对应关系	4
6	CPU 微操作指令表	5
7	寄存器控制信号一览	7
8	CPU 控制信号表	7
9	指令内存模块外部接口	11
10	UART 模块外部接口	12
11	FIFO 模块外部接口	12
12	指令 BRAM 模块外部接口	13
13	Control Memory 模块外部接口	14
14	CAR 模块外部接口	15
15	ALU 模块外部接口	16
16	MAR 模块外部接口	17
17	MBR 模块外部接口	18
18	PC 模块外部接口	19
19	IR 模块外部接口	20
20	ACC 模块外部接口	21
21	数据内存模块外部接口	22
22	外部总线模块外部接口	23
23	KEY_JITTER 模块外部接口	24
24	KEY JITTER 模块外部接口	25

1 概述

中央处理单元(CPU)是计算机系统的核心组件,负责执行程序中的指令并处理数据。它由多个核心部件组成,包括算术逻辑单元(ALU)、控制单元(CU)、寄存器、缓存、总线以及与外部存储和外设的接口。CPU的设计和实现是计算机体系结构的基础,决定了计算机的性能、效率以及可扩展性。随着现代计算机技术的不断发展,CPU的设计已经经历了从单核到多核、从简单指令集到复杂指令集的转变,涉及到流水线、缓存管理、指令调度等多个高级设计问题。

在现代 CPU 中,指令集架构(ISA)定义了 CPU 能够识别并执行的指令类型,而 ALU 则负责执行这些指令中的算术和逻辑运算。控制单元(CU)则根据指令的操作码生成控制信号,协调 CPU 内部和外部的各个组件进行协作。此外,寄存器和缓存等存储单元在数据处理和存储中起着至关重要的作用。通过高效的设计和优化,CPU 能够实现高速的计算和响应能力,从而支持各种计算任务的执行。

本文通过设计一个基于 FPGA 的简化 CPU 架构,探索了 CPU 的基本组成与工作原理。整个项目的设计过程中,从指令集的定义到硬件实现,涵盖了计算机体系结构中的核心概念与技术,旨在帮助深入理解 CPU 设计的各个方面。

本文接下来的章节安排如下:

第二章将介绍 CPU 内部架构,即指令集、内部寄存器、ALU、内外总线以及控制单元设计,第三章将主要介绍 CPU 外部设备的设计,包括前端输入指令、指令传入内存、内存格式和结果显示功能,第四章是二、三章提出的设计方案的 Verilog 实现和分模块仿真结果,第五章是该设计的整体仿真结果和在 NEXYS 4 DDR FPGA 开发板上的测试结果。第六章对该设计进行了总结,并提出一些可改进的方向。另外,附录中还提供了设计的全部 Verilog 代码和项目地址。

2 CPU 结构设计

2.1 总体架构

CPU 的总架构(包括内存、外设等)示意图可见图 1。

CPU 由控制单元(CU),逻辑运算单元(ALU),数据内存(Data Memory)、指令内存(Instruction Memory)和寄存器组(Registers)组成,寄存器组通过被 CU 生成的控制信号控制的数据通路(Data Path)连接。另外,MAR 和 MBR 分别还和外部地址总线、数据总线相连接,用于与内存交互。

2.2 指令集架构

指令集是指 CPU 能够对数据进行的所有操作的集合。每一条指令都可以被解释为寄存器与寄存器、内存、I/O 端口之间的交互。交互方式由 CU 中的微指令(Micro-operation)给出,且每一条微指令都需要一个时钟执行(如不进行优化)。

2.2.1 位宽设计

地址段长为8位,指令码(Opcode)宽度为8位。因此,每一条指令的位宽为16位。

2.2.2 指令集支持的指令

指令集共支持13条不同的指令,列于表1。每一条指令包含一个指令码,使用二进制格式存储。

图 1: CPU 总体架构




表 1: 指令集包含指令及功能

助记符	指令码(低四位)	描述
STORE X	0001	结果存入 数据地址 X
LOAD X	0010	加载 数据地址 X
ADD X	0011	定点数加法
SUB X	0100	定点数减法
JGZ X	0101	结果 > 0 时跳转至 指令地址 X
[®] JMP X	0110	无条件跳转至 指令地址 X
HALT	0111	暂停程序
MPY X	1000	定点数乘法
AND X	1001	按位与
OR X	1010	按位或
NOT X	1011	按位非
SHIFTR X	1100	算术右移X位
SHIFTL X	1101	算术左移 X 位

2.2.3 寻址方式

寻址方式指对地址段数据的解释方式。寻址方式由对应指令指定,支持表 2 中的全部寻址方式。目前设计中指令码的最高位为 1 时,寻址方式为立即数寻址;指令码的最高位为 0 时,寻址方式为直接寻址。

表 2: 指令集支持的寻址方式

寻址方式	描述	最高位
立即数寻址	地址字段是操作数本身,数据为补码格式	1
直接寻址	地址字段为存放操作数的地址	0

在实际编程中,默认所有指令为**直接寻址**,除非指令中通过标注"IMMEDIATE"明确指定为立即数寻址。详细说明见第 3.1 节。

2.3 CPU 内部寄存器

该部分描述 CPU 内部寄存器的含义、存储格式和数据被解释为的格式。这些寄存器通过 CPU 的内部数据通路相连接。寄存器操作是 CPU 快速操作的核心。

表 3: CPU 内部寄存器的含义、总存储条数、单位位宽和数据解释格式

寄存器	含义	条数	位宽	数据解释格式	归属模块
PC	程序计数器,存储当前指令地址	1	8	指令码(Opcode)	/
MAR	内存地址寄存器,存储要访问的内存地址	1	8	地址码(Address)	/
MBR	内存缓冲寄存器,存储从内存读取或写入的数据	1	16	二进制补码	/
IR	指令寄存器,存储当前正在执行的指令	1	8	指令码 (Opcode)	/
BR	ALU 内部寄存器,存储 ALU 计算结果	1	16	二进制补码	ALU
ACC	累加寄存器,存储 ALU 运算结果	1	16	二进制补码	/
MR	ALU 内部寄存器,存储 ALU 乘法高 16 位	1	16	二进制补码	ALU
CM	控制存储器,存储微指令控制信号	37	24	控制信号	CU
CAR	控制地址寄存器,指向当前执行的微指令	1	7	CM 中的条数下标	CU
CBR	控制缓冲寄存器,存储当前微指令的控制信号	1	24	控制信号	CU

除上述寄存器以外,ALU 进行运算时还会更改**状态寄存器**(Flags),用于 CU 进行条件判断。例如,JGZ 命令需要判断上一步的运算结果是否大于 0,CU 便可以直接通过状态寄存器中的 ZF(Zero Flag)和 NF(Negative Flag)寄存器进行判断。本设计中使用的所有状态寄存器见表 4,它们都直接连向 CU,通路不受控制信号的控制。Flags 对用户公开,配置详见用户交互部分(第 3.4 节)。

表 4: 状态寄存器列表

寄存器	全称	行为
ZF	Zero Flag	ALU 运算结果(通常为 ACC)为 0 时置 1
CF	Carry Flag	存储算术移位移出的比特(由于有符号数不存储进位)
OF	Overflow Flag	非乘法运算下 BR 溢出时置 1,乘法运算下 MR 溢出置 1
NF	Negative Flag	ALU 运算结果为负数时置 1

2.4 算术逻辑单元 ALU

算术逻辑单元 ALU 负责进行大部分 CPU 内的计算¹。为简单起见,CPU 的计算全部为 **16 位定点有** 符号数计算。

ALU 与外围寄存器的控制通路见第 2.5.3 节。ALU 受到来自控制单元的 ALUen 和 ALUen 控制,前 者决定 ALU 能否进行运算,后者决定 ALU 执行什么运算。在 ALUen 为 1 时,它通过 ACC 和 MBR 获取 运算的两个数据 ALU_P 和 ALU_Q,并将计算结果存入 16 位 BR 寄存器(若出现过乘法则可能存入 MR 寄存器),同时根据LU_P、ALU_Q和运算结果和更新Flags寄存器。

表 5 描述了 ALU_{op} 与执行运算的对应关系。

ALU_{op}	运算类型	ALU_{op}	运算类型
000	加法 (ADD)	100	或 (OR)
001	减法 (SUB)	101	非(NOT)
010	乘法(MPY)	110	算术右移(SHIFTR)
011	与 (AND)	111	算术左移(SHIFTL)

表 5: ALU_{op} 与执行运算的对应关系

由于在实际运算中,很可能会出现类似 $m \times x + n$ 的运算。如果加法和减法不支持 32 位运算,则很可 能导致乘法的结果也受溢出影响。因此,设计中引入了 MF (Multiply Flag) 寄存器,表示乘法运算的结 果是否超过 16 位且未被存储。在 MF 为 1 时,加减法被允许进行 32 位运算,且在 16 位溢出时不会更新 溢出标志位 OF。而当出现存储指令 STORE 时,系统检测到此时 MR 和 BR 寄存器都不为 0,则会顺次存 储 BR 和 MR 寄存器(即执行 STOREH 指令,该指令是一条内部隐藏指令,具体内容见第 4.3.1 节)。由 于 MR 寄存器被读取, MF 会被清零,以避免后续的加减法运算受到影响。

2.5 控制单元 CU

控制单元(Control Unit, CU)负责协调和控制寄存器、ALU、内存等各个模块以实现指令的执行。它 采用微操作指令模式设计,根据当前指令的操作码和状态寄存器的标志位生成相应的控制信号,指引数 据通路中的各个寄存器、ALU、内存和外设进行正确的操作。2.5.1 节将介绍该控制单元的结构; 2.5.2 节 将具体描述本设计使用的微操作指令,并提供指令集的微操作指令表以供参考; 2.5.3 节将介绍各个控制 信号位的作用以及微操作指令表与控制信号的对应。

2.5.1 控制单元结构

控制单元由控制地址寄存器(Control Address Register, CAR)、控制数据寄存器(Control Buffer Register, CBR)和控制单元内存(Control Memory, CM)组成,并受到寻址逻辑(Sequencing Logic)的控制。在一 个微操作指令周期,控制单元通过完成以下操作执行一个微操作:

- 1. 根据 CAR 的地址,寻找 CM 对应地址存储的控制信号,并传输给 CBR;
- 2. CBR 将控制信号译码, 传输到相应的接收单元, 并将下一跳信息传输给 CAR:
- 3. 寻址逻辑通过下一跳信息、Flags 和 Opcode 确定下一跳地址,并写入 CAR。 控制单元示意图(图2)体现了CU内部的关键单元,以及上述操作的数据流向。

¹自增与 PC 赋值在设计中不引入 ALU。




图 2: 控制单元结构示意图

2.5.2 微操作指令 (Micro-Operations)

指令集中所有指令都需要多个时钟周期完成,因此需要将指令集的指令分解为多步**微操作指令**。每步微操作指令通常为寄存器操作。按照寄存器操作的类型,可以将每条指令的执行整合为以下六个步骤,并按步骤顺序执行。

- IF(Instruction Fetch): 从指令存储器中取出指令,同时确定下一条指令地址(指针指向下一条指令);
- ID(Instruction Decode): 翻译指令,同时让计算机得出要使用的运算,并得出寻址方式。
- FO(Fetch Operands): 取立即操作数到 MBR,即指令的低 8 位。
- **IND(Indirect):** 间接寻址周期,每插入一个 IND 周期则间接寻址深度 +1。不插入 IND 周期则为立即数寻址。在本设计中由于不考虑间接寻址,因此最多只有 1 个 IND 周期。**立即数寻址的指令将跳过这一阶段**。
- EX(Execution): 按照微操作指令指示打开数据通路。
- WB(Write Back): 将运算结果保存到目标寄存器。

注意到:对于所有的指令,前四个阶段的微操作指令是通用的,因此对每一条指令而言,只需要设计 EX 阶段和 WB 阶段的微操作指令即可,这大大缩小了 CM 所需空间。经设计,所有的微操作指令列举于表 6。

	衣 0: CPU				
指令	机器码	EX	WB		
IF	阶段	阶段 t_1 :MAR \leftarrow PC; t_2 : MBR \leftarrow Mem[MAR], F			
ID	ID 阶段 $t_1: IR \leftarrow MBR; t_2:$		$R; t_2: CU \leftarrow IR$		
FO	阶段 MBR ← IR[7:0]		← IR[7:0]		
IND 阶段 t ₁ :MA		t_1 :MAR \leftarrow MBR; t_2	$_2$:MBR \leftarrow Mem[MAR]		
STORE X	0001	$MAR \leftarrow MBR;$	$Mem[MAR] \leftarrow ACC$		


表 6: CPU 微操作指令表

	表 6: (续表) CPU 微操作指令表				
指令	机器码	EX	WB		
LOAD X	0010	无操作	$ACC \leftarrow MBR$		
ADD X	0011	$BR \leftarrow ACC + MBR$	$ACC \leftarrow BR$		
SUB X	0100	$BR \leftarrow ACC - MBR$	$ACC \leftarrow BR$		
MPY X	1000	$MR, BR \leftarrow ACC \times MBR$	$ACC \leftarrow BR$		
JGZ X	0101	判断: ZF=0 且 NF=0?	若满足,PC ← MBR, 否则 NOP)		
JMP X	0110	无操作	$PC \leftarrow MBR$		
HALT	0111	无操作	停止程序		
AND X	1001	$BR \leftarrow ACC \; AND \; MBR$	$ACC \leftarrow BR$		
OR X	1010	$BR \leftarrow ACC \ OR \ MBR$	$ACC \leftarrow BR$		
NOT X	1011	$BR \leftarrow NOT MBR$	$ACC \leftarrow BR$		
SHIFTR X	1100	$BR \leftarrow ACC \ggg X$	$ACC \leftarrow BR$		
SHIFTL X	1101	$BR \leftarrow ACC \lll X$	$ACC \leftarrow BR$		

2.5.3 CU 控制信号 (Control Signals)

采用水平微指令(Horizontal Micro-operation)设计。水平微指令支持并行操作,执行效率高。每一个水平微指令携带**所有控制信号位**和**下一个微操作指令地址的寻址方式**。该 CPU 共有 **24** 位控制信号。其中低 16 位为寄存器控制信号,高 8 位为控制字。(图 3)

图 3: 控制信号示意图



 C_2 (复用): 指令寄存器读、PC 自增

各控制字的意义如下:

- HLT(HALT): 全局暂停控制字,所有 CPU 内部单元停止工作。
- SHP(Store High Part): 存储乘法寄存器高位结果到指定数据内存地址 +1。
- ADDR(Address): CU 内部控制字, 共 2 位, 指示下一步的地址为取指(11)/执行(01)/当前地址+1(10)。
- ALUen: ALU 使能控制字,允许 ALU 进行运算操作。
- ALU $_{op}$: ALU 运算控制字 (3 位),指示 ALU 执行的 8 种运算类型。运算类型编码可见 ALU 部分。
- REG_Control: 寄存器控制信号(16位),每一位代表两个寄存器/总线之间的开关,对应关系见表 7。
- C_2 : 复用控制字。除寄存器控制信号的功能外,还指示指令寄存器读、PC 自增。

关键存储单元之间通过数据通路进行连接。每条数据通路都由一位控制信号控制。控制信号为 1 时表示通路打开,数据沿指定流向进行传输。

表 7: 寄存器控制信号一览

控制信号位 源寄存器/单元 目的寄存器/单元 内部总线控制 地址总线 C_0 MAR C_1 PC MBR C_2 PC MAR PC C_3 MBR C_4 **MBR** IR 数据总线 C_5 MBR C_6 MBR ALU_Q C_7 ACC ALU_P C_8 MBR MAR C_9 BRACC C_{10} MR ACC C_{11} MBR ACC C_{12} ACC MBR 数据总线 C_{13} MBR C_{14} IR CU MBR C_{15} IR[7:0]

由上述的控制信号位设计,便可以将微操作指令一一对应,画出控制信号表(表 8)。控制信号表经过整合后写入 CM,结合 CU 的整体结构和合理的寻址设计,便能完成控制单元的设计。整合逻辑和寻址设计由于涉及到具体电路安排,详见模块设计部分,此处从略。

表 8: CPU 控制信号表

指令	机器码	EX	WB
IF	阶段	$t_1:C_2,t_2:C_0$	C_{5}
ID	阶段	$t_1:C_4,t_2:C_4$	C ₁₄
FO	阶段	C_{15}	
IND	阶段	$t_1:C_8,t_2:C_0$	C_{5}
STORE X	0001	C_8	C_0, C_{12}, C_{13}
LOAD X	0010	无操作	C_{11}
ADD X	0011	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
SUB X	0100	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
MPY X	1000	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
JGZ X	0101	判断: ZF=0 且 NF=0?	若满足, C_3 否则 NOP
JMP X	0110	无操作	C_3
HALT	0111	无操作	HLT

	表 8: (续表)CPU 控制信号表	
指令	机器码	EX	WB
AND X	1001	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
OR X	1010	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
NOT X	1011	C_6 ,ALU _{en} ,ALU _{op}	C_9
SHIFTR X	1100	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9
SHIFTL X	1101	$C_6, C_7, ALU_{en}, ALU_{op}$	C_9

2.6 CPU 内部总线和外部总线

为了实现 CU 对 CPU 内部寄存器的控制,所有内部寄存器均连接到 CPU 内部总线。CU 可对 CPU 内部总线写控制信号,而所有内部寄存器通过读取内部总线中的某一位或几位控制信号,决定打开自身与某寄存器的数据通路。在本设计中,所有的控制信号作用于**源寄存器**,使得在控制信号关时,数据通路上没有来自源寄存器的数据,避免了可能的误读。例如:对于 PC 寄存器,其向 MAR、MBR 输出自身数据,并从 MBR 获取数据,三个行为分别由 C_1,C_2 和 C_3 控制,那么 PC 只需要读取 C_1,C_2 ,并在它们打开时输出自身寄存器的值。

MAR 和 MBR 寄存器是 CPU 与内存或外设的交互接口。由表 7 可知:他们连向了地址总线和数据总线,这两根总线合称外部总线。地址总线为 8 位单向总线,提供 CPU (即 MAR)到内存的地址传送通路。数据总线为 16 位双向总线,提供 CPU (即 MBR)与内存的双向数据通路。

外部总线还负责管理内存的读写以及选择读写内存设备,受到控制信号 C_0 、 C_2 、 C_5 、 C_{13} 的控制,他们被称为"控制总线"。由于指令和数据的物理存储空间不同,外部总线首先需要确定写入/读取的设备。在整个指令执行的流程中,仅 IF 阶段需要访问指令内存进行寻址,故该判决逻辑可通过复用控制信号的 C_2 完成。CPU 读内存时, C_0 、 C_5 开,故当且仅当两者同开时,总线可向选中的内存发出读信号,内存读地址总线,向数据总线输出相应地址的数据。CPU 写内存时, C_0 、 C_{13} 开,故当且仅当两者同开时,总线可向选中的内存发出写信号,内存读地址总线,读数据总线并存入对应地址。

3 外围设备

3.1 用户端代码解释

目前采用**用户编写汇编代码** → **转换为 16 位机器码**的方式输入指令。用户可在文本编辑器中编写类 汇编代码,而解释器负责将其解释为机器码。

以从1加到100的程序举例:

```
LOAD IMMEDIATE O; 初始化累加器为O → ACC=O
 STORE 1
              ;存储到地址1(SUM变量)
 LOAD IMMEDIATE 1; 初始化计数器为1 → ACC=1
 STORE 2
             ;存储到地址2(i计数器)
                ; 读取当前累加值 → ACC=SUM
LOOP: LOAD O
              ; 加上当前计数器值 → ACC=SUM+i
 ADD 1
              ; 更新累加值 → SUM=SUM+i
 STORE 1
              ; 读取计数器 → ACC=i
 ADD IMMEDIATE 1 ; 计数器自增 → ACC=i+1
              ; 更新计数器 → i=i+1
 STORE 2
```

```
SUB IMMEDIATE 100; 比较是否达到100 → ACC=i-100

JGZ LOOP; 如果i<=100(即ACC<=0),继续循环

HALT
```

代码最终将被解释为一串二进制比特流,解释服从:

- 地址占 1byte, Opcode 占 1byte;
- 含 IMMEDIATE 关键字的行, Opcode 的 MSB 为 1;
- 在代码解释的过程中,标签(LOOP)应映射到相同行指令的地址;
- 第一条指令的地址为1, 依次递增。

3.2 UART 接收与指令内存写入设计

本设计基于 NEXYS 4 DDR 开发板,通过其板载的 UART 接口完成主机与 FPGA 之间的数据传输。该方案无需额外的数据线或 I/O 资源,即可实现对 FPGA 内部 RAM 的程序写入与指令输入,提升了系统的硬件集成度与使用便捷性。

3.2.1 UART 接收逻辑

开发板主系统时钟频率为 100 MHz, 串口通信波特率设定为 115 200 bps。根据 UART 通信协议,每接收 1 位数据所需的时钟周期数为:

CLK_BAUD =
$$\frac{\text{CLK_FREQ}}{\text{BAUD_RATE}} = \frac{100\,000\,000}{115200} \approx 868$$
 (1)

采用常见的 8N1 格式传输,即每帧包括:

- 1 位起始位 (Start Bit);
- 8 位数据位 (Data Bits);
- 1 位停止位(Stop Bit)。

因此,每帧共10位,总计需要约:

$$CLK_FRAME = 10 \times CLK_BAUD = 10 \times 868 = 8680 \text{ cycles}$$
 (2)

接收端在每位开始时执行采样,认为超过 0.5 秒 RX 端仍无新数据填入时,指令传输完成。CPU 会向用户发出提示,指示接收完成。

3.2.2 数据缓冲与存储结构

为保证串口数据完整接收,接收模块首先将每帧数据写入异步 FIFO 缓冲区。随后由控制逻辑从 FIFO 中读取数据,并写入开发板内部的块 RAM。

数据写入格式:

- RAM 的每个地址对应两个字节(16位)数据;
- 高字节为操作码(Opcode), 低字节为立即数或地址(Operand);
- 若当前行含有 IMMEDIATE 关键字,则 Opcode 的最高位(MSB)为 1。

写入控制规则:

- 每一条指令都为 2byte 指令,对于没有操作数的情况,将操作数位置补零。
- RAM 地址从地址 0 开始顺序写入。
- 程序中如含有 LOOP 标签,将在 RAM 地址分配完毕后由软件在解析阶段回填其地址位置。

另外,传入 FPGA 的所有指令将存于单独的指令内存中,与 CPU 数据内存隔离开来。CPU 内存仅存数据,这符合用户编写的直观感受。每条存入内存的数据位宽为 16,即每个地址按顺序存放一条指令。地址从 1 开始依次递增,防止复位时地址位初始化为 0 导致出错。指令写入在 CPU 开机之前,写入成功后开发板亮蓝灯。若在 CPU 运行时没有指令,则开发板亮红灯。

这种方法通过串口实现了简洁的二进制指令数据装载方式,降低了外设复杂性,为后续的控制单元译码与执行单元操作提供了明确的数据支持。

3.3 数据内存

数据内存(RAM)存储 CPU 保存的数据。内存的大小为 512 Byte,每条存入内存的数据位宽为 16, 共能存入 256 条数据。数据内存初始为空,起始写入地址为 0,采用 Little Endian 写入方式²。

CPU 与数据内存通过三条总线交互,分别为**控制总线、地址总线**和**数据总线**。控制总线中的控制信号决定在这个周期中内存的读/写状态,是否向数据总线写入,同步时序等功能。内存通过读取地址总线决定写入内存中的地址,通过读取数据总线决定写入指定地址中的数据。关于总线的具体配置见 2.6。

3.4 用户交互设计

该部分描述用户与 FPGA 的交互接口(按钮、开关等)以及运行状态信息和结果显示的设计。

全局复位 按下上侧按钮(BTNH)时,CPU 触发全局复位信号,所有寄存器和内存数据清空,控制信号 复位为初始状态。

运行与停止 最右侧开关控制 CPU 的运行状态:

- 开启状态: CPU 开始执行指令。
- 关闭状态: CPU 停止运行并保持当前状态。

当 CPU 发出停止信号(HALT)时,右侧 LED 灯亮红色;当 CPU 处于运行状态时,右侧 LED 灯亮蓝色。

运行模式与单步调试模式 CPU 支持两种模式:

- 运行模式: CPU 自动连续执行指令直至停止,适合快速验证结果。
- 单步调试模式:用户通过按下最中间的按钮(BTNC)控制 CPU 逐条执行指令。每次执行完一条指令后,CPU 暂停,等待用户操作。

CPU 运行开关左侧相邻开关控制模式选择:

- 开启状态: 单步调试模式, 左侧 LED 灯亮红色。
- 关闭状态:运行模式,左侧 LED 灯亮蓝色。

结果与指令查看

- 按下左侧按钮 (BTNL): 查看当前运算结果。
- 按下右侧按钮(BTNR): 查看当前指令码和指令地址。
- 按下下侧按钮(BTND): 查看当前 Flags 寄存器的值。

10

²即高位存储于高地址,低位存储于低地址。

4 核心模块设计

4.1 时钟、复位与停止信号

CPU 由**全局同步时钟**控制,时钟主频为 100MHz。除复位信号外,所有控制逻辑与计算逻辑全部在时钟上升沿进行。

CPU 设有**全局异步复位**信号,低电平有效。当异步复位时,内存中除指令集数据以外所有数据清空,所有寄存器清空,控制信号全部归为断开(0)。

当 CPU 执行 07 号指令 HALT 时,CPU 处于停止状态。与复位不同的是,此时所有寄存器不清空,但 所有通路断开。解除该状态的唯一方法是全局复位。

4.2 UART 传输与指令内存

指令写入通过 Python 脚本(附录 A.1)完成,其可以根据用户输出一串 UART 格式的比特流。用户可通过 PC 上的串口调试设备连接 UART 端口进行传输,或复制脚本的输出作为输入测试样例。

模块代码: 见附录 A.2。

功能块基本信息:

• 模块名: INSTR_ROM

• 最新更新日期: 4.14

• 是否经过测试: 是

功能块外部接口:

表 9: 指令内存模块外部接口

方向	位宽	描述
输入	1	时钟信号(100MHz)
输入	1	全局复位信号
输入	1	绑定至 UART 接收引脚
输入	8	读 RAM 地址
输出	16	指令输出信号
输出	1	指令完成传入标志
输出	8	最大地址输出
	输输输输输输	输入 1 输入 1 输入 1 输入 8 输出 16 输出 1

4.2.1 UART 模块

模块基本信息:

• 模块名: UART

• 最新更新日期: 4.30

• 是否经过测试: 是

模块功能: 将用户输入代码比特流(8N1 格式)译码为 1 字节数据。分频时钟代码见clk_divider.v。

模块外部接口:

表 10: UART 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	分频后的时钟信号
i_rst_n	输入	1	全局复位信号
i_rx	输入	1	UART 接收引脚
o_data	输出	8	接收到的一帧数据
o_valid	输出	1	数据有效标志,高电平表示 o_data 已生成
o_clear_sign	输出	1	表示 UART 输入结束 (第一次输入结束后 0.5 秒内无新的输入)

模块行为:

- 当 i_rst_n 为低电平时,模块复位,状态机进入 START 状态,清空接收寄存器和计数器;
- 在 START 状态下,若 i_rx 信号检测到起始位(低电平),状态机在下一波特率时钟进入 DATA 状态;
- 在 DATA 状态下,按照波特率时钟采样 8 位数据,依次存入移位寄存器;
- 在接收完 8 位数据后, 状态机进入 STOP 状态, 检测停止位 (高电平);
- 若停止位有效,输出接收到的 8 位数据到 o_data,并将 o_valid 置高,表示数据有效;状态机在 完成当前帧的接收后返回 START 状态,等待下一帧数据。
- 若在 START 状态下超过 0.5 秒未接收到新数据, o_clear_sign 置高,表示 UART 输入结束;

4.2.2 FIFO 模块

模块基本信息:

- 模块名: FIFO
- 最新更新日期: 4.13
- 是否经过测试: 是

模块功能: 异步 FIFO,缓存 UART 数据并处理 UART 模块和 CPU 主模块的跨时钟域问题。它将每两个读出的 UART 数据拼成 2 字节的指令输出给 BRAM。

模块外部接口:

表 11: FIFO 模块外部接口

信号名	方向	位宽	描述
i_rst_n	输入	1	异步复位信号,低有效
i_clk_wr	输入	1	写时钟信号, UART 使用的 100MHz 时钟
i_valid_uart	输入	1	表示当前 UART 输入数据有效
i_data_uart	输入	8	UART 接收到的 8 位数据字节
i_clk_rd	输入	1	读时钟信号,使用 100MHz 时钟
o_data_bram	输出	16	两个 UART 字节拼接后的数据,写入 BRAM
o_addr_bram	输出	8	BRAM 写入地址,从0开始自增
o wr en bram	输出	1	BRAM 写使能,高电平表示写入有效

(续表) FIFO 模块外部接口

信号名	方向	位宽	描述
o_fifo_empty	输出	1	表示 FIFO 空(作为输入完成的判据)

模块行为:

- 当 i_rst_n 为低电平时, FIFO 复位:
 - 写指针 wr_ptr_bin 和读指针 rd_ptr_bin 清零;
 - FIFO 存储器 fifo_mem 清空;
 - 输出信号 o_data_bram、o_addr_bram 和 o_wr_en_bram 复位为 0。
- 当 i_valid_uart 信号有效时:
 - 若 FIFO 未满 (!fifo_full), 将 i_data_uart 写入 fifo_mem 中 wr_ptr_bin 指向的地址;
 - 写指针 wr_ptr_bin 递增,并更新为 Gray 码 wr_ptr_gray。
- 在读时钟域(i_clk_rd):
 - 若 FIFO 非空(!fifo_empty), 从 fifo_mem 中 rd_ptr_bin 指向的地址读取数据;
 - 若当前为第一个字节(byte_flag为0),将数据存入缓冲区 data_buffer;
 - 若当前为第二个字节 (byte_flag 为 1),将缓冲区 data_buffer 与当前读取的数据拼接为 16 位数据,输出到 o_data_bram;
 - 读指针 rd_ptr_bin 递增,并更新为 Gray 码 rd_ptr_gray;
 - 输出写使能信号 o_wr_en_bram,并将地址 o_addr_bram 递增。
- 当 FIFO 为空时, o_fifo_empty 置高,表示数据传输完成。

备注: 设计思路参照文献[1]。

4.2.3 指令 BRAM 模块

模块基本信息:

- 模块名: BRAM_INSTR
- 最新更新日期: 4.28
- 是否经过测试: 否

模块功能: 描述一指令块 RAM, 可存放 256 条 2byte 指令。读写双口,拥有写使能(FIFO 传入)。外部设备可通过开读使能信号并传入地址读取对应地址的 2byte 指令。

模块外部接口:

表 12: 指令 BRAM 模块外部接口

信号名	方向	位宽	描述				
i_clk	输入	1	系统时钟信号,驱动读写操作				
en_write	输入	1	写使能信号,高电平时允许将指令写入 BRAM				
en_read	输入	1	读使能信号,高电平时允许外部总线从 BRAM 中读取指令				
i_addr_write	输入	8	要写入的指令地址				
i_instr_write	输入	16	要写入的指令内容				
i_addr_read	输入	8	要读取的指令地址				

(续表) 指令 BRAM 模块外部接口

信号名	方向	位宽	描述
o_instr_read	输出	16	从 BRAM 中读取的指令内容

模块行为:

- 在 en_write 有效时,将指令内容写入指令地址;
- 在 en_read 有效时,将要读取的指令地址中的内容输出到连接外部总线的 o_instr_read。

4.3 控制单元

控制单元由 CAR、CBR 寄存器和 CM(Control Memory)只读模块组成。控制单元通过将存储于 CM 的微操作指令和控制信号输出至 CBR 后,再通过内部控制总线输出到各个单元(寄存器、ALU、外部总线)控制整个系统。控制单元每个时钟周期执行一条微操作指令,由表 6 可知平均每条指令需要执行 8 条 微操作指令,故每条指令约需要 8 个周期执行完成。

4.3.1 Control Memory

模块基本信息:

- 模块名: CONTROL_MEMORY
- 最新更新日期: 4.23
- 是否经过测试: 否

模块功能: 存储 CPU 的水平微操作指令,并根据输入的微操作指令地址写出控制信号到 CBR。微操作指令表参考表 8。另外,为了更好地支持乘法后存储高位、跳转补全周期等操作,CM 还存储了两条非指令集中的指令: NOP 和 STOREH。它们的作用分别是:

- NOP: 无操作指令, CPU 在执行该指令时不进行任何操作。该指令的作用是占位, 保证 JGZ 指令可以和其余指令执行时间相同。
- STOREH: 存储高位指令,在上一条指令为乘法时,若本次指令为 STORE,则在存放 ACC 寄存器后,继续将 MR 寄存器的高位通过 ACC 寄存器存入地址 +1 位置的内存。该指令的作用是将乘法运算的高位低位结果都存储到内存中。

模块外部接口:

表 13: Control Memory 模块外部接口

信号名	方向	位宽	描述
car	输入	7	要读取的微操作指令地址
control_word	输出	24	从 CM 中读取的控制信号

模块行为: 输出 car 地址存储的 control_word。

4.3.2 CAR

模块基本信息:

• 模块名: CAR

- 最新更新日期: 4.23
- 是否经过测试: 是

模块功能: 根据控制信号中 ADDR 控制字、IR Opcode 和 Flags,综合判断出下一条指令所在微操作指令的地址。

模块外部接口:

表 14: CAR 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	 时钟信号
i_rst_n	输入	1	全局复位信号
ctrl_cpu_start	输入	1	用户面控制,控制 CPU 启动与停止
ctrl_step_execution	输入	1	用户面控制,控制 CPU 逐条执行指令
i_next_instr_stimulus	输入	1	用户面控制,控制 CPU 执行下一条指令
i_ctrl_halt	输入	1	HLT 控制字
i_control_word_car	输入	2	ADDR 控制字(参照 2.5.3)
i_ir_data	输入	5	IR 的最高位 + IR 的低四位
i_ctrl_ZF	输入	1	ZF 值
i_ctrl_NF	输入	1	NF 值
i_ctrl_MF	输入	1	MF 值
o_car_data	输入	7	待取指令在 CM 中的地址

模块行为:

- 时钟上升沿时,若 i_ir_data 有效,从外部更新 ir_data 寄存器的值;
- 根据 ir_data 最高位判断是否需要 IND 周期,若最高位为 0 则置 indirect_flag 为 1,标志需要 IND 周期;
- 根据 ADDR 控制字决定下一条微操作指令地址:
 - 跳转(01): indirect_flag 为 1 时,将 IND 周期的微指令地址写入 CAR,否则进入 EX 阶段,根据 ir_data 低四位决定具体执行指令,并将微指令地址写入 CAR;
 - 自增(10): CAR 自增;
 - 指令结束 (11): 若 HLT 为 1, CAR 保持不变; 若在单步调试功能下, CAR 跳转到 NOP 的 WB 阶段,等待 i_next_instr_stimulus 信号将 CAR 归零,否则 CAR 归零,自动获取下一条指令。

4.4 内部寄存器和 ALU 设计

4.4.1 ALU

ALU(Arithmetic Logic Unit)是算术逻辑单元,负责执行 CPU 中的算术和逻辑运算。

模块基本信息:

- 模块名: ALU
- 最新更新日期: 2025.4.25

• 是否经过测试: 是

模块功能: ALU 模块支持以下功能:

- 在控制信号 ctrl_alu_en 有效时,根据 ctrl_alu_op 执行指定的运算;
- 支持的运算包括加法、减法、乘法、按位与、按位或、按位非、算术左移和算术右移;
- 运算结果存储在 BR (低 16 位) 和 MR (高 16 位) 寄存器中;
- 更新状态寄存器 (Flags),包括 ZF (零标志)、CF (进位标志)、OF (溢出标志)、NF (负数标志)和 MF (乘法标志)。

模块外部接口:

表 15: ALU 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
i_acc_alu_p	输入	16	ALU 的第一个操作数
i_acc_alu_q	输入	16	ALU 的第二个操作数
ctrl_alu_op	输入	3	运算类型控制信号
ctrl_alu_en	输入	1	ALU 使能信号
o_br	输出	16	运算结果的低 16 位
o_mr	输出	16	运算结果的高 16 位(仅乘法有效)
o_flags	输出	5	状态寄存器(ZF, CF, OF, NF, MF)
i_user_sample	输入	1	用户采样信号
o_mr_user	输出	16	输出到用户接口的 MR 寄存器数据

模块行为:

- 当 i_rst_n 为低电平时, BR 和 MR 寄存器复位为 16'b0, Flags 寄存器复位为 5'b0;
- 当 ctrl_alu_en 信号有效时,根据 ctrl_alu_op 执行以下运算:
 - 000: 加法 (ADD), 结果存入 BR (若高 16 位存在,则存入 MR 和 BR);
 - 001: 减法(SUB), 结果存入 BR(若高 16 位存在,则存入 MR 和 BR);
 - 010: 乘法 (MPY), 低 16 位存入 BR, 高 16 位存入 MR;
 - 011: 按位与 (AND), 结果存入 BR;
 - 100: 按位或 (OR), 结果存入 BR;
 - 101: 按位非 (NOT), 结果存入 BR;
 - 110: 算术右移 (SHIFTR), 结果存入 BR;
 - 111: 算术左移 (SHIFTL), 结果存入 BR。
- 根据运算结果更新 Flags 寄存器:
 - ZF: 结果为0时置1;
 - CF: 移位操作时存储移出的位;
 - OF: 加法或减法溢出时置 1;
 - NF: 结果为负数时置 1;
 - MF: 乘法运算时置 1。
- 当 i_user_sample 信号有效时,将 MR 寄存器的数据输出到 o_mr_user。

• 在其他情况下, BR 和 MR 寄存器保持当前值。

4.4.2 MAR

MAR(Memory Address Register)是内存地址寄存器,用于存储当前访问的内存地址。它通过地址总 线与内存交互,决定内存的读写地址。

模块基本信息:

- 模块名: MAR
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: MAR 模块支持以下功能:

- 在控制信号 C8 打开时,从 MBR 寄存器读取地址;
- 在控制信号 C2 打开时,从 PC 寄存器读取地址;
- 在 ctrl_mar_increment 信号有效时, 自增地址 (用于支持 STOREH 指令的高位存储操作)。

模块外部接口:

信号名 描述 方向 位宽 输入 系统时钟信号 i_clk 1 输入 全局复位信号 i_rst_n 1 i_mbr_mar 输入 8 从 MBR 传入的地址 输入 从PC传入的地址 8 i_pc_mar ctrl_mar_increment 输入 1 自增控制信号 C2 输入 1 控制信号,允许从PC 读取地址 控制信号,允许从 MBR 读取地址 C8 输入 1 输出到地址总线的地址 输出 8 o_mar_address_bus

表 16: MAR 模块外部接口

模块行为:

- 当 i rst n 为低电平时, MAR 寄存器复位为 8'b0;
- 当 ctrl_mar_increment 信号有效时, MAR 寄存器的值自增;
- 当 C8 信号有效时, MAR 从 i_mbr_mar 读取地址;
- 当 C2 信号有效时, MAR 从 i_pc_mar 读取地址;
- 在其他情况下, MAR 保持当前值。

4.4.3 MBR

MBR(Memory Buffer Register)是内存缓冲寄存器,用于存储从内存读取或写入的数据。它通过数据总线与内存交互,是内存与 CPU 之间的数据桥梁。

模块基本信息:

- 模块名: MBR
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: MBR 模块支持以下功能:

- 在控制信号 C5 打开时, 从数据总线读取数据;
- 在控制信号 C13 打开时,将数据写入数据总线;
- 在控制信号 C6 打开时,将数据传输到 ALU 的 ALU_Q 输入端;
- 在控制信号 C8 打开时,将数据传输到 MAR 寄存器;
- 在控制信号 C11 打开时,将数据传输到 ACC 寄存器。

模块外部接口:

表 17: MBR 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
i_data_bus	输入	16	从数据总线传入的数据
o_data_bus	输出	16	输出到数据总线的数据
o_alu_q	输出	16	输出到 ALU 的 ALU_Q 输入端的数据
o_mar	输出	8	输出到 MAR 寄存器的地址
o_acc	输出	16	输出到 ACC 寄存器的数据
C5	输入	1	控制信号,允许从数据总线读取数据
C13	输入	1	控制信号,允许将数据写入数据总线
C6	输入	1	控制信号,允许将数据传输到 ALU_Q
C8	输入	1	控制信号,允许将数据传输到 MAR
C11	输入	1	控制信号,允许将数据传输到 ACC

模块行为:

- 当 i_rst_n 为低电平时, MBR 寄存器复位为 16'b0;
- 当 C5 信号有效时, MBR 从 i_data_bus 读取数据;
- 当 C13 信号有效时,MBR 将数据输出到 o_data_bus;
- 当 C6 信号有效时, MBR 将数据输出到 o_alu_q;
- 当 C8 信号有效时, MBR 将数据输出到 o_mar;
- 当 C11 信号有效时, MBR 将数据输出到 o_acc;
- 在其他情况下, MBR 保持当前值。

4.4.4 PC

PC(Program Counter)是程序计数器,用于存储当前指令的地址,并在指令执行后指向下一条指令的地址。

模块基本信息:

- 模块名: PC
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: PC 模块支持以下功能:

- 在控制信号 C1 打开时,将当前地址传输到 MBR 寄存器;
- 在控制信号 C2 打开时, 自增地址 (用于指令取址阶段);
- 在控制信号 C3 打开时,从 MBR 寄存器读取地址;
- 在复位信号有效时, PC 寄存器复位为 8'd1。

模块外部接口:

表 18: PC 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
i_mbr_pc	输入	8	从 MBR 传入的地址
C1	输入	1	控制信号,允许将当前地址传输到 MBR
C2	输入	1	控制信号,允许PC 自增
C3	输入	1	控制信号,允许从 MBR 读取地址
o_pc_mar	输出	8	输出到 MAR 寄存器的地址
o_pc_mbr	输出	8	输出到 MBR 寄存器的地址
o_pc_user	输出	8	输出到用户接口的地址

模块行为:

- 当 i_rst_n 为低电平时, PC 寄存器复位为 8'd1;
- 当 C2 信号有效时, PC 寄存器的值自增;
- 当 C3 信号有效时, PC 从 i_mbr_pc 读取地址;
- 当 C1 信号有效时, PC 将当前地址输出到 o_pc_mbr;
- 在其他情况下, PC 保持当前值。

4.4.5 IR

IR(Instruction Register)是指令寄存器,用于存储当前正在执行的指令,并将指令的操作码和操作数分离,供控制单元和其他模块使用。

模块基本信息:

- 模块名: IR
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: IR 模块支持以下功能:

- 在控制信号 C4 打开时,从 MBR 寄存器读取指令;
- 在控制信号 C14 打开时,将操作码输出到控制单元 (CU);
- 在控制信号 C15 打开时,将操作数输出到 MBR 寄存器;
- 在用户采样信号有效时,将操作码输出到用户接口。

模块外部接口:

表 19: IR 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
i_mbr_ir	输入	16	从 MBR 传入的指令
C4	输入	1	控制信号,允许从 MBR 读取指令
C14	输入	1	控制信号,允许将操作码输出到 CU
C15	输入	1	控制信号,允许将操作数输出到 MBR
i_user_sample	输入	1	用户采样信号
o_ir_cu	输出	8	输出到 CU 的操作码
o_ir_mbr	输出	8	输出到 MBR 的操作数
o_ir_user	输出	8	输出到用户接口的操作码

模块行为:

- 当 i rst n 为低电平时, IR 寄存器复位为 8'b0;
- 当 C4 信号有效时,从 i_mbr_ir 读取指令,并将高 8 位存储为操作码,低 8 位存储为操作数;
- 当 C14 信号有效时,将操作码输出到 o ir cu;
- 当 C15 信号有效时,将操作数输出到 o_ir_mbr;
- 当 i_user_sample 信号有效时,将操作码输出到 o_ir_user;
- 在其他情况下, IR 保持当前值。

4.4.6 ACC

ACC(Accumulator)是累加寄存器,用于存储 ALU 运算的结果低 16 位,并作为 ALU 的输入之一。

模块基本信息:

- 模块名: ACC
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: ACC 模块支持以下功能:

- 在控制信号 C9 打开时,从 BR 寄存器读取数据;
- 在控制信号 C10 打开时,从 MR 寄存器读取数据;
- 在控制信号 C11 打开时,从 MBR 寄存器读取数据;
- 在控制信号 C12 打开时,将数据传输到 MBR 寄存器;
- 在控制信号 C7 打开时,将数据传输到 ALU 的 ALU_P 输入端;

• 在用户采样信号有效时,将数据输出到用户接口。

模块外部接口:

表 20: ACC 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
i_br_acc	输入	16	从 BR 传入的数据
i_mr_acc	输入	16	从 MR 传入的数据
i_mbr_acc	输入	16	从 MBR 传入的数据
C7	输入	1	控制信号,允许将数据传输到 ALU_P
C9	输入	1	控制信号,允许从BR 读取数据
C10	输入	1	控制信号,允许从 MR 读取数据
C11	输入	1	控制信号,允许从 MBR 读取数据
C12	输入	1	控制信号,允许将数据传输到 MBR
i_user_sample	输入	1	用户采样信号
o_acc_alu_p	输出	16	输出到 ALU 的 ALU_P 输入端的数据
o_acc_mbr	输出	16	输出到 MBR 的数据
o_acc_user	输出	16	输出到用户接口的数据

模块行为:

- 当 i_rst_n 为低电平时, ACC 寄存器复位为 16'b0;
- 当 C9 信号有效时, ACC 从 i_br_acc 读取数据;
- 当 C10 信号有效时, ACC 从 i_mr_acc 读取数据;
- 当 C11 信号有效时, ACC 从 i_mbr_acc 读取数据;
- 当 C12 信号有效时, ACC 将数据输出到 o_acc_mbr;
- 当 C7 信号有效时, ACC 将数据输出到 o_acc_alu_p;
- 当 i_user_sample 信号有效时, ACC 将数据输出到 o_acc_user;
- 在其他情况下, ACC 保持当前值。

4.5 数据内存设计

数据内存(Data RAM)是用于存储 CPU 运行过程中产生的数据的存储单元。它通过外部总线与 CPU 交互,支持数据的读写操作。

模块基本信息:

- 模块名: DATA_RAM
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: 数据内存模块支持以下功能:

- 根据输入的写地址和数据,在写使能信号有效时,将数据写入指定地址;
- 根据输入的读地址,在读使能信号有效时,从指定地址读取数据;

• 支持 256 条 16 位数据的存储。

模块外部接口:

表 21: 数据内存模块外部接口

 信号名	方向	位宽	
i_clk	输入	1	系统时钟信号
i_rst_n	输入	1	全局复位信号
ctrl_write	输入	1	写使能信号,高电平表示写入有效
i_addr_write	输入	8	写入地址
i_data_write	输入	16	写入的数据
ctrl_read	输入	1	读使能信号,高电平表示读取有效
i_addr_read	输入	8	读取地址
o_data_read	输出	16	读取的数据

模块行为:

- 当 i_rst_n 为低电平时,数据内存保全部清空并置 0;
- 当 ctrl_write 信号有效时,在时钟上升沿将 i_data_write 写入 i_addr_write 指定的地址;
- 当 ctrl_read 信号有效时,从 i_addr_read 指定的地址读取数据,并输出到 o_data_read;
- 在其他情况下,数据内存保持当前值。

4.6 外部总线设计

外部总线(External Bus)是 CPU 与内存或外设之间的数据交互桥梁,负责管理地址传输、数据传输以及内存设备的选择。

模块基本信息:

- 模块名: EXTERNAL_BUS
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: 外部总线模块支持以下功能:

- 根据控制信号决定内存的读写操作;
- 通过地址总线传输内存地址;
- 通过数据总线传输数据;
- 根据控制信号选择访问指令内存(ROM)或数据内存(RAM)。³

模块外部接口:

³尽管指令内存是可写的,但由于指令内存在初次写入后,内容不会在复位前发生变化,因此在此处将其视为只读存储器。

表 22: 外部总线模块外部接口

	方向	位宽	
i_clk	输入	1	 系统时钟信号
i_rst_n	输入	1	全局复位信号
i_mbr_data_bus	输入	16	从 MBR 传入的数据
i_mar_address_bus	输入	8	从 MAR 传入的地址
i_instr	输入	16	从指令内存读取的数据
i_data	输入	16	从数据内存读取的数据
o_data_bus_mbr	输出	16	输出到 MBR 的数据
o_data_bus_memory	输出	16	输出到内存的数据
o_address_bus_memory	输出	8	输出到内存的地址
o_instr_rom_read	输出	1	指令内存读使能信号
$o_data_ram_read$	输出	1	数据内存读使能信号
o_data_ram_write	输出	1	数据内存写使能信号
CO	输入	1	控制信号,允许地址总线传输
C2	输入	1	控制信号,选择指令内存
C5	输入	1	控制信号,允许数据总线读取
C13	输入	1	控制信号,允许数据总线写入

模块行为:

- 当 i_rst_n 为低电平时,所有输出信号复位为0;
- 当 CO 信号有效时,地址总线传输 i_mar_address_bus 的值;
- 当 C5 和 C0 信号同时有效时:
 - 若 C2 信号有效, 读取指令内存, o_instr_rom_read 置 1, o_data_bus_mbr 输出 i_instr;
 - 若 C2 信号无效,读取数据内存,o_data_ram_read 置 1, o_data_bus_mbr 输出 i_data。
- 当 C13 和 C0 信号同时有效时:
 - 数据总线传输 i_mbr_data_bus 的值;
 - o_data_ram_write 置 1, 写入数据内存。
- 在其他情况下, 所有输出信号保持为 0。

4.7 用户面设计

所有来自用户的输入信号(按钮、开关)在按键消抖后传递给 CPU 和外设控制逻辑,所有来自 CPU 的输出信号通过 FPGA 外设(LED 灯、七段显示器)控制逻辑传递给用户。

4.7.1 按键消抖模块

按键消抖模块(KEY_JITTER)用于对用户输入的按钮或开关信号进行消抖处理,确保输入信号的稳定性,避免因机械抖动导致的误触发。

模块基本信息:

- 模块名: KEY JITTER
- 最新更新日期: 2025.4.25

• 是否经过测试: 是

模块功能: KEY JITTER 模块支持以下功能:

- 对输入的按键信号进行采样和稳定性检测;
- 通过计数器延迟, 过滤掉机械抖动产生的短暂信号变化;
- 输出稳定的按键信号,供其他模块使用。

模块外部接口:

表 23: KEY JITTER 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
key_in	输入	1	原始按键输入信号
key_out	输出	1	消抖后的稳定按键信号

模块行为:

- 按键输入信号 key in 通过两级寄存器进行采样,检测信号变化;
- 当检测到信号变化时, 计数器 cnt_base 清零并开始计数;
- 如果信号在计数器达到最大值 CNT_MAX 之前保持稳定,则更新输出信号 key_out;
- 如果信号在计数器计满之前发生变化,则重新开始计数;
- 输出信号 key_out 仅在信号稳定后更新,根据 POSEDGE 参数决定是否仅在上升沿触发。

模块参数:

- CNT_MAX: 计数器的最大值,用于设置消抖时间窗口。默认值为 20'hf_fffff,对应较长的消抖时间。此参数可在最上层模块自定义。
- POSEDGE: 用于设置输出是否仅在按键上升沿触发(冲激信号)。对于开关类型的信号, POSEDGE 应设置为 0, 以捕获持续的高电平信号; 对于按钮类型的信号, POSEDGE 应设置为 1, 以捕获按键按下的瞬时信号。

4.7.2 七段显示器

顶层模块基本信息:

- 模块名: SEVEN_SEGMENT_DISPLAY
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

显示模块基本信息:

- 模块名: SEVEN_SEGMENT
- 最新更新日期: 2025.4.25
- 是否经过测试: 是

模块功能: 七段显示器使用两个模块实现,一个为显示编码模块,用于将数字转换为七段显示器的编码,并输出轮询信号用于更新七段显示器的显示;另外一个为顶层模块,根据用户请求将待显示的数字传入显示模块。

模块外部接口:

表 24: KEY_JITTER 模块外部接口

信号名	方向	位宽	描述
i_clk	输入	1	系统时钟信号
key_in	输入	1	原始按键输入信号
key_out	输出	1	消抖后的稳定按键信号

4.7.3 LED 灯显示

4.8 时序优化

经由时序分析工具分析,CPU 的时序路径集中在内存和 CAR 模块、ALU 和 CAR 模块之间。如果发生时序违例,可能会导致数据错误或系统不稳定。为了解决这个问题,我们对时序路径进行了优化,确保在时钟周期内完成数据传输和处理。

时序路径分析: 整个系统受 CAR 模块的控制,由于 ALU 为纯组合单元,在 ALU 内部的 Flags 寄存器 还依赖 ALU 的组合逻辑结果,并且 CAR 通过控制内部总线控制内存读写,通过寄存器操作故 Flags 寄存器距离 CAR 模块的组合路径最长。在实现 ZF 和 NF 的功能时进行了组合路径优化,避免时序违例。

5 仿真验证

5.1 CPU 功能验证

5.1.1 简单加法器

仿真内容: 计算 $1+2+\cdots+99+100=5050$ 。

激励设置: 用户首先编写源程序如下:

```
LOAD IMMEDIATE O
STORE IMMEDIATE 1
LOAD IMMEDIATE 1
STORE IMMEDIATE 2
LOOP: LOAD 1
ADD 2
STORE IMMEDIATE 1
LOAD 2
ADD IMMEDIATE 1
STORE IMMEDIATE 2
LOAD IMMEDIATE 101; faster
SUB 2
JGZ IMMEDIATE LOOP
LOAD 1
HALT
; Expected 5050
```

通过 python 脚本将其转换为 UART 接收模块可以识别的二进制流,具体转换过程见附录 A.1。采用 115200 波特率输入指令内存,当指令内存发出"传输完成"信号后,打开 CPU 的单步调试功能。每间隔 0.1ms,向 CPU 发出一次"下一条指令"信号,直到 CPU 发出"停止"信号。

这个测试样例可以测试 CPU 的条件跳转指令功能、加减法功能和 ZF 功能的正确性。

仿真结果: 取 100 轮循环中的最后两个周期,观察 ALU 运算结果的变化如图 4 所示。在第一轮循环中,被加数为累计的和,其值为 4851,加数为 99。程序首先执行 99 + 4851 = 4950。接着程序将结果存入内存地址 1(累计和存放于此),然后程序将加数自增 1 后,加载立即数 101 并减去此时的加数 100,得到结果大于 0, ZF、NF 均为 0, JGZ 跳转到循环开始。

第二轮循环,程序累加结果为 4950 + 100 = 5050,并存入内存地址 1。此时,自增后的加数也为 101,减法运算结果为 0,ZF 置 1,JGZ 跳转条件不满足,循环终止,程序运行到 HALT 后自动终止。

通过 LOAD 指令查看内存地址 1 的值,可知运算结果为 5050,结果正确。




图 4: 简单加法器最后两次循环仿真结果

5.1.2 乘法与溢出验证

仿真内容: 计算 255 × 254 × 255。

在 16 位有符号数乘法中,由于 $32768 < 255 \times 254 < 65536$,会导致符号位溢出,但不会使用高 16 位,计算结果应为 $255 \times 254 - 2^{16} = -766$ 。第二次乘 255 会导致使用高 16 位存储,计算结果应为 $-766 \times 255 = -195330$,映射回 32 位有符号数,则为 FFFD04FE。

激励设置: 用户首先编写源程序如下:

```
LOAD IMMEDIATE 255

MPY IMMEDIATE 254

STORE IMMEDIATE 1

LOAD IMMEDIATE 255

MPY 1

STORE IMMEDIATE 3

LOAD 3

LOAD 3

LOAD 4

HALT
```

指令输入配置与激励设置和上测试例相同。这个测试样例可以测试 CPU 在乘法运算下的结果存储与置标志位行为。CPU 需要合理判断引入高 16 位前后 OF 标志位的判决规则改变,以及在存在高 16 位时调用 STOREH 指令存储高位。




图 5: 乘法与溢出测试例仿真结果

仿真结果: 如图 5 所示,乘法运算的低位、高位结果正确地存储在内存地址 3 和 4,表明 STOREH 成功触发并正确执行。使用 LOAD 指令查看内存地址 3、4 的值,可知:

- 第一次乘法运算结果高 16 位为 0, 低 16 位为 FD02, OF、NF 置 1, 表明乘法溢出且结果为负;
- 第二次乘法运算结果高 16 位为 FFFD, 低 16 位为 04FE。由于乘数符号不同,乘法结果为负数, NF 置 1; 未发生 32 位溢出,故 OF 为 0。

5.1.3 移位运算验证

仿真内容:

- **算术左右移测试:** 1 <<< 15 = 32768, 32768 >> 10 = 32, 存入内存地址 1;
- 移出标志位测试: 32 << 11 = 65536 (溢出), 存入内存地址 2;

激励设置: 用户首先编写源程序如下:

```
LOAD IMMEDIATE 1

SHIFTL IMMEDIATE 15

SHIFTR IMMEDIATE 10

STORE IMMEDIATE 1

SHIFTL IMMEDIATE 11

STORE IMMEDIATE 2

LOAD 1

LOAD 2

HALT
```

指令输入配置与激励设置和上测试例相同。这个测试样例可以测试 CPU 的算术左移(SHIFTL)和算术右移(SHIFTR)指令的正确性。

仿真结果: 如图 6 所示,移位运算的结果正确地存储在内存地址 1 和 2,表明移位指令执行正确。使用 LOAD 指令查看内存地址 1、2 的值,可知:

- 算术左移 15 位后,结果为 8000 (-32768), NF 置 1,表明最高位正确移入符号位;
- 算术右移 10 位后,结果为 FFEO (-32),表明符号位成功填充到移入的空位;
- 再算术左移 11 位后,结果为 0000 (65536,最高位移出), CF 置 1,表明移出标志位正确赋值。




图 6: 移位运算验证仿真结果

5.1.4 逻辑运算与无条件跳转验证

仿真内容: 依次完成以下操作:

• 99 - 100 = -1(0xFFFF);

- 0xFFFF & 0x000C = 0x000C;
- $0x000C \mid 0x0003 = 0x000F$;
- $\neg 0x000F = 0xFFF0$;
- 跳过第 10 条指令,直接跳转到 HALT 指令,停止执行。

激励设置: 用户首先编写源程序如下:

```
LOAD IMMEDIATE 100

STORE IMMEDIATE 1

LOAD IMMEDIATE 99

SUB 1

AND IMMEDIATE 12; 1100

OR IMMEDIATE 3; 0011

STORE IMMEDIATE 2

NOT 2

JMP IMMEDIATE 11

ADD IMMEDIATE 1

HALT
```

指令输入配置与激励设置和上测试例相同。这个测试样例可以测试 CPU 的逻辑运算指令 (AND、OR、NOT) 和无条件跳转指令的正确性。

仿真结果: 如图 7 所示,正确的逻辑运算的结果依次显示在用户面接口中,且 ADD 指令并未执行,可知无条件跳转指令和逻辑指令运行正确。



图 7: 逻辑运算与无条件跳转验证仿真结果

- 5.2 时序分析
- 5.3 FPGA 实物验证
- 6 总结

参考文献

- [1] 菜鸟教程. Verilog FIFO 设计[EB/OL]. 2020. https://www.runoob.com/w3cnote/verilog2-fifo.html.
- [2] 赖兆磬. 基于 FPGA 流水线 CPU 的设计与实现[D]. 桂林电子科技大学, 2008.

A 完整设计代码

该部分以数据流向和 CPU 从内向外的顺序,给出设计的完整代码。项层模块放在每节的最后,展示了各个模块的连接方式。测试时使用的汇编代码由于和本设计关联不大,且在正文中有所展现,故在附录部分不再单独列出。另外,该项目代码已开源于Github,欢迎提交项目相关的 issues 或 PR。

A.1 汇编程序处理 Python 脚本

```
import re
import serial
import os
# memonics
MEMONICS = {
   "STORE": 0x01,
   "LOAD": 0x02,
   "ADD": 0x03,
   "SUB": 0x04,
   "JGZ": 0x05,
   "JMP": 0x06,
   "HALT": 0x07,
   "MPY": 0x08,
   "AND": 0x09,
   "OR": 0x0A,
   "NOT": OxOB,
   "SHIFTR": 0x0C,
   "SHIFTL": 0x0D
}
def parse_assembly(lines):
   machine_code = []
   labels = {}
   pending = []
   # First pass: find labels
   addr = 1
   for line in lines:
      line = line.split(';')[0].strip() # clear comments
      if not line:
          continue
      if ':' in line:
          label, rest = map(str.strip, line.split(':', 1))
          labels[label] = addr
          if rest:
             addr += 1
      else:
          addr += 1
```

```
# Second pass: generate code
addr = 1
for line in lines:
   line = line.split(';')[0].strip()
   if not line:
       continue
   if ':' in line:
      parts = line.split(':', 1)
      line = parts[1].strip()
       if not line:
          continue
   tokens = line.split()
   if not tokens:
       continue
   instr = tokens[0]
   immediate = False
   if instr in ["HALT"] : # No operand, fill with 0
       opcode = MEMONICS[instr]
       operand = 0x00
   else:
       if len(tokens) < 2:</pre>
          raise ValueError(f"Missing operand in line: {line}")
       if tokens[1] == "IMMEDIATE":
          immediate = True
          operand_str = tokens[2]
          opcode = MEMONICS[instr] | 0x80 # MSB = 1
       else:
          operand_str = tokens[1]
          opcode = MEMONICS[instr] # MSB = 0
       if operand_str.isdigit():
          operand = int(operand_str)
       elif operand_str in labels:
          operand = labels[operand_str]
       else:
          try:
              operand = int(operand_str, 0) # Support 0x form operand
          except:
              raise ValueError(f"Unknown operand: {operand_str}")
   if operand < 0 or operand > 255:
       raise ValueError(f"Operand out of 8-bit range: {operand}")
```

```
machine_code.append((opcode << 8) | operand)</pre>
         addr += 1
     return machine_code
  def assemble_to_bytes(code: list[int]) -> bytearray:
     result = bytearray()
     for word in code:
         result.append((word >> 8) & 0xFF) # opcode
         result.append(word & 0xFF)
                                    # operand
     return result
  def send_to_serial(bitstream:bytearray) -> None:
     # must run on Linux system
     # FPGA Config: Baud rate = 115200, 8N1 Transmission
     write_port = '/dev/ttyUSB0'
     ser = serial.Serial(
     port= write_port,
     baudrate= 115200,
     timeout=1,
     bytesize=8,
     parity= "N",
     stopbits=1
     # 向 FPGA 发送数据
     ser.write(bitstream) # 将字符串转换为字节并发送
     # print(f"Write bit {bitstream} to serial port {write_port}\n")
     print("Write successfully")
     ## 读取来自 FPGA 的数据
     # response = ser.readline() # 读取一行数据(假设 FPGA 发送数据是以换行符结尾)
     # print(f"Received from FPGA: {response.decode().strip()}")
     # 关闭串口
     ser.close()
  def main():
124
     os.chdir("./designs/input_src")
125
     with open('add_one_to_hundred.txt', 'r') as file:
         lines = file.readlines()
127
     machine_words = parse_assembly(lines)
     binary = assemble_to_bytes(machine_words)
     # For Reference:
     print("Machine Code:")
```

```
for i, word in enumerate(machine_words):
    print(f"{i+1:02}: {word:04X}")

# For Simulation Testbench input drive:

print("\nGenerated UART Send Bitstream:")

for b in binary:
    bits = f"{b:08b}"

reversed_bits = bits[::-1]

print(f"uart_send_byte(8'b{reversed_bits});")

# print(binary)

# For FPGA Verification:
send_to_serial(binary)

## main()
```

Listing 1: write_bistream.py

A.2 UART接收与指令内存模块

该部分包含了 UART 接收模块、FIFO 模块和指令内存模块的设计代码。

```
`timescale 1ns / 1ps
 // 5.5 Update: adapt 8N1 format
 // 5.6 Update: always module driven by i_clk rather than i_clk_uart
 module UART (
          i_clk,
          i_clk_uart,
          i_rst_n,
          i_rx,
          o_data,
          o_valid,
          o_clear_sign
       );
 input wire
               i_clk;
 input wire
               i_clk_uart;
 input wire
                i_rst_n;
 input wire
               i_rx;
 output reg [7:0] o_data;
                            // on data is translated
 output reg
               o_valid;
              o_clear_sign; // on no more data is received
 output wire
 // 0.5s no new data
 parameter MAX_WAITING_CLK = 434;
s // parameter IDLE = 3'b000;
 parameter START = 2'b00;
parameter DATA = 2'b01;
```

```
parameter STOP = 2'b10;
reg [1:0] current_state, next_state;
reg [2:0] bit_counter;
                              // At most 8bit data
reg [25:0] rx_no_data_counter; // time-out counter
 reg [7:0] rx_shift_reg;  // data storage
reg clear;
reg i_clk_uart_dly;
wire i_clk_uart_rising = (i_clk_uart && !i_clk_uart_dly);
always @(posedge i_clk or negedge i_rst_n) begin
    if (!i_rst_n)
       i_clk_uart_dly <= 0;</pre>
    else
       i_clk_uart_dly <= i_clk_uart;</pre>
end
 // data storage update
 always @(posedge i_clk or negedge i_rst_n) begin
    if (!i_rst_n) begin
        current_state <= START;</pre>
    end
    else begin
        if(i_clk_uart_rising) begin
           current_state <= next_state;</pre>
        end
    end
 end
 // State Shift
 always @(*) begin
    case (current_state)
        START:
           next_state = (i_rx == 1'b0) ? DATA : START;
       DATA:
           next_state = (bit_counter == 7) ? STOP : DATA;
        STOP:
           next_state = START;
        default:
           next_state = START;
    endcase
 end
    数据接收与控制逻辑
```

```
always @(posedge i_clk or negedge i_rst_n) begin
      if (!i_rst_n) begin
          bit_counter <= 0;</pre>
          rx_shift_reg <= 8'd0;</pre>
          o_valid
                       <= 0;
          o_data
                      <= 8'<mark>d0</mark>;
      end
      else begin
          if(i_clk_uart_rising) begin
              case (current_state)
                  START: begin
                     bit_counter <= 0;</pre>
                      o_valid <= 0;</pre>
                     rx_shift_reg <= 0;</pre>
                  DATA: begin
                     // LSB first
                      rx_shift_reg <= {rx_shift_reg[6:0],i_rx};</pre>
                      bit_counter <= bit_counter + 1;</pre>
                  end
                  STOP: begin
                     o_data <= rx_shift_reg;
                     o_valid <= 1'b1;</pre>
                  end
                  default: begin
                     o_valid <= 0;</pre>
                  end
              endcase
          end
      end
  end
  // Time-out detect
  always @(posedge i_clk or negedge i_rst_n) begin
      if (!i_rst_n) begin
          clear <= 0;</pre>
          rx_no_data_counter <= 0;</pre>
      end
      else begin
          if(i_clk_uart_rising) begin
115
              case (current_state)
116
                  START: begin
                      if (rx_no_data_counter == MAX_WAITING_CLK) begin
                          rx_no_data_counter <= 0;</pre>
119
                          clear <= 1;</pre>
                      end
```

Listing 2: uart.v

```
// Date: 25.4.13
 // Author: LiPtP
 `timescale 1ns / 1ps
 module FIFO (
          i_rst_n,
          i_clk_wr,
          i_valid_uart,
          i_data_uart,
          i_clk_rd,
          o_data_bram,
          o_addr_bram,
          o_wr_en_bram,
          o_fifo_empty
       );
 input i_rst_n;
 // UART (100MHz)
 input i_clk_wr;
 input i_valid_uart;
 input [7:0] i_data_uart;
2 // CPU (50MHz)
 input i_clk_rd;
 output reg [15:0] o_data_bram;
 output reg [7:0] o_addr_bram;
 output reg o_wr_en_bram;
 // for judging completion
output o_fifo_empty;
```

```
localparam DEPTH = 16; // FIFO depth, for storing full commands
localparam ADDR_WIDTH = 4; // Address for FIF0
reg [7:0] fifo_mem[0:DEPTH-1];
reg [ADDR_WIDTH:0] wr_ptr_bin, rd_ptr_bin;
reg [ADDR_WIDTH:0] wr_ptr_gray, rd_ptr_gray;
reg [ADDR_WIDTH:0] wr_ptr_gray_sync1, wr_ptr_gray_sync2;
reg [ADDR_WIDTH:0] rd_ptr_gray_sync1, rd_ptr_gray_sync2;
// Read is faster than Write, so we use newer wr_sync pointer
wire fifo_empty = (wr_ptr_gray_sync2 == rd_ptr_gray);
wire fifo_full = ((rd_ptr_gray[ADDR_WIDTH] != wr_ptr_gray_sync2[ADDR_WIDTH]) &&
                 (rd_ptr_gray[ADDR_WIDTH-1:0] == wr_ptr_gray_sync2[ADDR_WIDTH-1:0]));
reg clk_wr_d;
wire clk_wr_rising = (clk_wr_d && !i_clk_wr);
always @(posedge i_clk_rd or negedge i_rst_n) begin
    if (!i_rst_n) begin
       clk_wr_d <= 0;
    end
    else begin
       clk_wr_d <= i_clk_wr;</pre>
    end
// i_clk_rd is the system clock
always @(posedge i_clk_rd) begin
    if(clk_wr_rising) begin
       if (i_valid_uart && !fifo_full)
           fifo_mem[wr_ptr_bin[ADDR_WIDTH-1:0]] <= i_data_uart;</pre>
    end
end
// Write Time Zone (UART, 1.8432MHz)
always @(posedge i_clk_rd or negedge i_rst_n) begin
    if (!i_rst_n) begin
       wr_ptr_bin <= 0;</pre>
       wr_ptr_gray <= 0;</pre>
    end
    else begin
       if(clk_wr_rising) begin
           if (i_valid_uart && !fifo_full) begin
              wr_ptr_bin <= wr_ptr_bin + 1;</pre>
              wr_ptr_gray <= (wr_ptr_bin + 1) ^ ((wr_ptr_bin + 1) >> 1);
```

```
end
      \quad \text{end} \quad
  end
  // 同步读指针 (Gray) 到写时钟域
  always @(posedge i_clk_rd or negedge i_rst_n) begin
      if (!i_rst_n) begin
         rd_ptr_gray_sync1 <= 0;</pre>
         rd_ptr_gray_sync2 <= 0;</pre>
      end
      else begin
         if(clk_wr_rising) begin
             rd_ptr_gray_sync1 <= rd_ptr_gray;</pre>
             rd_ptr_gray_sync2 <= rd_ptr_gray_sync1;</pre>
         end
      end
  end
  // Read Clock Zone (CPU, 100MHz)
  // -----
  reg [7:0] data_buffer;
          byte_flag; // flag of the first UART byte is read
  reg
  always @(posedge i_clk_rd or negedge i_rst_n) begin
      if (!i_rst_n) begin
         rd_ptr_bin <= 0;</pre>
         rd_ptr_gray <= 0;</pre>
         byte_flag <= 0;</pre>
         o_data_bram <= 0;
         o_addr_bram <= 0;</pre>
         o_wr_en_bram <= 0;
         data_buffer <= 0;</pre>
      else begin
         o_wr_en_bram <= 0;
         // Read a byte to data_buffer if it's odd or write out
         if (!fifo_empty) begin
118
             rd_ptr_bin <= rd_ptr_bin + 1;</pre>
             rd_ptr_gray <= (rd_ptr_bin + 1) ^ ((rd_ptr_bin + 1) >> 1);
121
             if (!byte_flag) begin
```

```
data_buffer <= fifo_mem[rd_ptr_bin[ADDR_WIDTH-1:0]];</pre>
              byte_flag <= 1;</pre>
           end
           else begin
               o_data_bram <= {data_buffer, fifo_mem[rd_ptr_bin[ADDR_WIDTH-1:0]]}; // opcode +
                   operand
              o_addr_bram <= o_addr_bram + 1;</pre>
              o_wr_en_bram <= 1;</pre>
              byte_flag <= 0;</pre>
           end
       end
       // end else if (byte_flag) begin
       //
           // if there are odd bytes from UART, fill zero
            o_data_bram <= {data_buffer, 8'h00};
       // o_addr_bram <= o_addr_bram + 1;</pre>
       //
           o_wr_en_bram <= 1;
           byte_flag <= 0;</pre>
       // end
    end
end
// 同步写指针 (Gray) 到读时钟域
always @(posedge i_clk_rd or negedge i_rst_n) begin
    if (!i_rst_n) begin
       wr_ptr_gray_sync1 <= 0;</pre>
       wr_ptr_gray_sync2 <= 0;</pre>
    end
    else begin
       wr_ptr_gray_sync1 <= wr_ptr_gray;</pre>
       wr_ptr_gray_sync2 <= wr_ptr_gray_sync1;</pre>
    end
end
assign o_fifo_empty = fifo_empty;
endmodule
```

Listing 3: fifo.v

```
o_instr_read,
          i_instr_write,
         o_max_addr
      );
input i_clk;
                           // flag of write instructions.
input en_write;
input en_read;
                            // flag of read instructions.
input [7:0] i_addr_write; // address of the upcoming instruction
input [15:0] i_instr_write; // content of the upcoming instruction
input [7:0] i_addr_read;
                            // address of instruction to be read, starts from 1
output [15:0] o_instr_read; // content of instruction to be read
output [7:0] o_max_addr; // current max address of instr BRAM
reg [15:0] mem [0:255];
reg [7:0] current_addr;
always @(posedge i_clk) begin
   if (en_write) begin
       mem[i_addr_write] <= i_instr_write;</pre>
       current_addr <= i_addr_write;</pre>
   end
end
assign o_instr_read = en_read ? mem[i_addr_read] : 16'b0; // read fully combinational
assign o_max_addr = current_addr;
endmodule
```

Listing 4: bram_instr.v

```
module CLK_DIVIDER #(
    parameter DIVIDE_BY = 2 // 2 or 868
)(
input wire i_clk,
input wire i_rst_n_sync,
output reg o_clk_div
);
reg rst_n_sync_reg;
reg [9:0] div_cnt;

always @(posedge i_clk or negedge i_rst_n_sync) begin
    if (!i_rst_n_sync)
        rst_n_sync_reg <= 1'b0;
else
        rst_n_sync_reg <= 1'b1;
end</pre>
```

```
always @(posedge i_clk or negedge i_rst_n_sync) begin
       if (!i_rst_n_sync) begin
           div_cnt <= 0;</pre>
           o_clk_div <= 1'b1;
       end else if (!rst_n_sync_reg) begin
          div_cnt <= 0;</pre>
           o_clk_div <= 1'b1;</pre>
       end else begin
           if (div_cnt == DIVIDE_BY/2 - 1) begin
              o_clk_div <= ~o_clk_div;
              div_cnt <= 0;</pre>
           end else begin
              div_cnt <= div_cnt + 1'b1;</pre>
           end
   end
endmodule
```

Listing 5: clk_divider.v

```
`timescale 1ns / 1ps
 module INSTR_ROM (
          i_clk,
          i_rst_n,
          i_rx,
           en_read,
          i_addr_read,
          o_instr_read,
          o_instr_transmit_done,
          o_max_addr
       );
 input i_clk; // Board Freqency: 100MHz
 input i_rst_n; // Global Reset
 input i_rx;
 input en_read; // Read Enable Signal
 input [7:0] i_addr_read;
 output [15:0] o_instr_read;
 output o_instr_transmit_done;
 output [7:0] o_max_addr;
// Baud Rate Settings
 parameter BAUD_RATE = 115200;
 parameter CLK_FREQ = 100000000;
```

```
localparam CLK_DIV = CLK_FREQ / BAUD_RATE;
wire valid_uart;
wire [7:0] data_uart;
wire [15:0] data_bram;
wire [7:0] addr_bram;
wire enable_write_bram;
wire clear_uart;
wire clear_fifo;
CLK_DIVIDER #(
              .DIVIDE_BY(CLK_DIV)
          )
          {\tt instr\_fetch\_clk\_divide}
           (
              .i_clk(i_clk),
              .i_rst_n_sync(i_rst_n),
             .o_clk_div(i_clk_uart)
          );
UART instr_load_uart (
        .i_clk(i_clk),
        .i_clk_uart(i_clk_uart),
        .i_rst_n(i_rst_n),
        .i_rx(i_rx),
        .o_data(data_uart),
        .o_valid(valid_uart),
        .o_clear_sign(clear_uart)
    );
FIFO instr_load_fifo (
        .i_rst_n(i_rst_n),
        .i_clk_wr(i_clk_uart),
        .i_valid_uart(valid_uart),
        .i_data_uart(data_uart),
        .i_clk_rd(i_clk),
        .o_data_bram(data_bram),
        .o_addr_bram(addr_bram),
        .o_wr_en_bram(enable_write_bram),
        .o_fifo_empty(clear_fifo)
    );
BRAM_INSTR instr_load_bram (
             .i_clk(i_clk),
             .en_write(enable_write_bram),
```

```
.en_read(en_read),
.i_addr_write(addr_bram),
.i_addr_read(i_addr_read),
.o_instr_read(o_instr_read),
.i_instr_write(data_bram),
.o_max_addr(o_max_addr)
);

// needs fix
sassign o_instr_transmit_done = clear_uart & clear_fifo;
endmodule
```

Listing 6: top_instr_rom.v

A.3 控制单元设计

该部分包含了控制单元的设计模块,包括控制存储器 CM、控制地址寄存器 CAR、控制缓冲寄存器 CBR 和顶层模块。

```
* 1 global halt
* 1 MAR self increment
* 2 CAR
* 1 ALU_enable
* 3 ALU
* 16 internal bus
* C2: Control for PC+1
* Critical path: STOREH with indirect for 10 clock cycles
`timescale 1ns / 1ps
module CONTROL_MEMORY (
         car,
         control_word
      );
input wire [6:0] car; // From CAR
output reg [23:0] control_word; // Output Ctrl Signal
always @(*) begin
   case (car)
      // Instruction
       7'h00:
          control_word = 24'b00_10_0000_00000000_00000100; // IF1, 2 PC+1
       7'h01:
          control_word = 24'b00_10_0000_00000000_00100001; // IF2, 0 5
          control_word = 24'b00_10_0000_00000000_00010000; // ID1, 4
```

```
7'h03:
   control_word = 24'b00_10_0000_01000000_000000000; // ID2, 14
// Operand
7'h04:
   control_word = 24'b00_01_0000_10000000_00000000; // F0, 15
7'h05:
   control_word = 24'b00_10_0000_00000001_00000000; // IND1, 8
7'h06:
   control_word = 24'b00_01_0000_00000000_00100001; // IND2, 0 5
// STORE
7'h07:
   control_word = 24'b00_10_0000_00010001_00000000; // EX, 8 12
7'h08:
   control_word = 24'b00_11_0000_00100000_00000001; // WB, 0 13
// LOAD
7'h09:
   control_word = 24'b00_10_0000_00000000_00000000; // EX
7'h0A:
   control_word = 24'b00_11_0000_00001000_00000000; // WB, 11
// ADD
7'h0B:
   control_word = 24'b00_10_1000_00000000_11000000; // EX, 6 7
7'h0C:
   control_word = 24'b00_11_0000_00000010_000000000; // WB, 9
// SUB
7'hOD:
   control_word = 24'b00_10_1001_00000000_11000000; // EX, 6 7
7'h0E:
   control_word = 24'b00_11_0001_00000010_00000000; // WB, 9
// MPY
7'h0F:
   control_word = 24'b00_10_1010_00000000_11000000; // EX, 6 7
7'h10:
   control_word = 24'b00_11_0010_00000010_00000000; // WB, 9
// JGZ & JMP
7'h11:
   control_word = 24'b00_10_0000_00000000_00000000; // EX
7'h12:
   control_word = 24'b00_11_0000_00000000_00001000; // WB, 3
```

```
// HALT
         // Stop and reset control word to IF
             control_word = 24'b00_10_0000_00000000_00000000; // EX
         7'h14:
             control_word = 24'b10_11_0000_00000000_00000000; // WB, HALT
         // AND
         7'h15:
             control_word = 24'b00_10_1011_00000000_11000000; // EX, 6 7
         7'h16:
             control_word = 24'b00_11_0011_00000010_00000000; // WB, 9
         // OR
         7'h17:
             control_word = 24'b00_10_1100_00000000_11000000; // EX, 6 7
         7'h18:
             control_word = 24'b00_11_0100_00000010_000000000; // WB, 9
         // NOT
         7'h19:
             control_word = 24'b00_10_1101_00000000_01000000; // EX, 6
         7'h1A:
             control_word = 24'b00_11_0101_00000010_00000000; // WB, 9
         // SHIFTR
         7'h1B:
             control_word = 24'b00_10_1110_00000000_11000000; // EX, 6 7
         7'h1C:
            control_word = 24'b00_11_0110_00000010_00000000; // WB, 9
         // SHIFTL
         7'h1D:
             control_word = 24'b00_10_1111_00000000_11000000; // EX, 6 7
110
         7'h1E:
             control_word = 24'b00_11_0111_00000010_00000000; // WB, 9
         // Implicit Instructions
114
         // NOP
116
         // Used for completing the instruction cycle.
         // Executed if JGZ is judged false.
118
         7'h1F:
120
             control_word = 24'b00_10_0000_00000000_00000000; // EX
         7'h20:
             control_word = 24'b00_11_0000_00000000_000000000; // WB
```

```
// STOREH (fixed on 25/5/3)

// Used for storage of high bytes of multiply results.

// Executed after STORE Operation on MF = 1.

7'h21:
control_word = 24'b00_10_0000_0001001_00000000; // EX1, 8 12

7'h22:
control_word = 24'b01_10_0000_0010010_00000001; // WB1, 0 10 13 MAR+1

7'h23:
control_word = 24'b00_10_0000_0010000_0000000; // EX2, 12

7'h24:
control_word = 24'b00_11_0000_0010000_0000001; // WB2, 0 13

default:
control_word = 24'b00_11_0000_00100000_0000000; // Back to zero addr
endcase
end

endmodule
```

Listing 7: cu_control_memory.v

```
`timescale 1ns / 1ps
// Sequencing Logic & CAR
/* Sequencing Logic of CAR
  10 self increment
  11 back to 0
  01 jump
   00 nothing
module CAR (
         ctrl_cpu_start,
         ctrl_step_execution,
         i_ctrl_halt,
         i_next_instr_stimulus,
         i_clk,
         i_rst_n,
         i_control_word_car,
         i_ir_data,
         i_ctrl_ZF,
         i_ctrl_NF,
         i_ctrl_MF,
         o_car_data
      );
input wire ctrl_cpu_start;
input wire ctrl_step_execution;
```

```
input wire i_clk;
 input wire i_rst_n;
 input wire i_next_instr_stimulus;
 input wire [1:0] i_control_word_car;
 input wire [4:0] i_ir_data; // MSB + IR[3:0]
 input wire i_ctrl_ZF; // ZF Flag
 input wire i_ctrl_NF; // NF Flag
 input wire i_ctrl_MF; // MF Flag
 input wire i_ctrl_halt; // C23
 output wire [6:0] o_car_data;
 reg ctrl_cpu_start_reg;
 always @(posedge i_clk) begin
    ctrl_cpu_start_reg <= ctrl_cpu_start;</pre>
 end
 reg [4:0] ir_data;
 reg [6:0] CAR;
 reg indirect_done;
 wire indirect_flag = ctrl_cpu_start ? (!ir_data[4] && (ir_data[3:0]!= 4'b0)) : 1'b0;
 always @(posedge i_clk or negedge i_rst_n) begin
     if (!i_rst_n) begin
        ir_data <= 5'b0;</pre>
     end
     else begin
        if (i_ir_data[3:0] != 3'b0) begin
           ir_data <= i_ir_data[4:0];</pre>
     end
 end
 // always @(*) begin
 //
      if(i_ir_data[3:0] != 3'b0) begin
 //
       ir_data = i_ir_data[4:0];
 //
       else begin
4 //
       ir_data = ir_data;
       end
66 // end
 always @(posedge i_clk or negedge i_rst_n) begin
    if (!i_rst_n) begin
        CAR \leftarrow 7'b0;
        indirect_done <= 1'b0;</pre>
     end
```

```
else if (ctrl_cpu_start && !ctrl_cpu_start_reg) begin
          CAR <= 7'b0;
      \quad \text{end} \quad
      else begin
          case (i_control_word_car)
              2'b01: begin // Jump to execution or indirect
                  // indirect at previlige
                  if (indirect_flag && !indirect_done) begin
                     CAR <= 7'h05;
                     indirect_done <= 1'b1;</pre>
                  end
                  else begin
                      case (ir_data[3:0])
                         4'd1: begin
                             if (i_ctrl_MF) begin
                                 CAR <= 7'h21; // STORE & STOREH
                             \quad \text{end} \quad
                             else begin
                                 CAR <= 7'h07; // STORE Only
                             end
                         end
                         4'd2:
                             CAR <= 7'h09; // LOAD
                         4'd3:
                             CAR <= 7'hOB; // ADD
                         4'd4:
                             CAR <= 7'hOD; // SUB</pre>
                         4'd5: begin // JGZ
                             if (i_ctrl_ZF || i_ctrl_NF)
                                 CAR <= 7'h00;
                             else
                                 CAR <= 7'h11;
                         end
                         4'd6:
                             CAR <= 7'h11; // JMP</pre>
                         4'd7:
109
                             CAR <= 7'h13; // HALT
110
                         4'd8:
                             CAR <= 7'hOF; // MPY</pre>
                         4'd9:
113
                             CAR <= 7'h15; // AND
114
                         4'd10:
                             CAR <= 7'h17; // OR
116
117
                             CAR <= 7'h19; // NOT
                         4'd12:
```

```
CAR <= 7'h1B; // SHIFTR</pre>
                         4'd13:
                            CAR <= 7'h1D; // SHIFTL</pre>
                         default:
                            CAR <= 7'h00;
                     endcase
                 end
             end
             2'b10: begin
                 CAR <= CAR + 1; // Next Micro-instruction</pre>
             end
             2'b11: begin
                 if (i_ctrl_halt) begin
                     // Previliage HALT
                     CAR <= CAR;
                 end
                 else if (ctrl_step_execution) begin
                     // Step-by-step instruction fetch
                     if (i_next_instr_stimulus) begin
                         CAR <= 7'h00;
                         indirect_done <= 1'b0;</pre>
                     end
                     else begin
                        // NOP WB Stage
                        CAR <= 7'h20;
                     end
                 end
                 else begin
                     // Auto fetch
                     CAR <= 7'h00; // Fetch next instruction
                     indirect_done <= 1'b0; // Reset Indirect Flag</pre>
                 end
             end
             default:
                 CAR <= CAR; // Prevent latch
          endcase
      \quad \text{end} \quad
156
  end
157
  assign o_car_data = ctrl_cpu_start ? CAR : 7'b0;
  endmodule
```

Listing 8: cu_control_address_register.v

```
`timescale 1ns / 1ps
module CBR (
```

```
ctrl_cpu_start,
         memory,
         ctrl_global_halt,
         ctrl_mar_increment,
         next_addr,
         ALU_op,
         CO,
         C1,
         C2,
         СЗ,
          C4,
         C5,
         C6,
         C7,
         C8,
         C9,
         C10,
         C11,
         C12,
         C13,
         C14,
         C15
      );
input ctrl_cpu_start;
input [23:0] memory;
output ctrl_global_halt; // C23
output ctrl_mar_increment; // C22
output [1:0] next_addr; // C21-C20
output [3:0] ALU_op; // C19-C16
output CO, C1, C2, C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C13, C14, C15;
assign C0 = ctrl_cpu_start & memory[0];
assign C1 = ctrl_cpu_start & memory[1];
assign C2 = ctrl_cpu_start & memory[2];
assign C3 = ctrl_cpu_start & memory[3];
assign C4 = ctrl_cpu_start & memory[4];
assign C5 = ctrl_cpu_start & memory[5];
assign C6 = ctrl_cpu_start & memory[6];
assign C7 = ctrl_cpu_start & memory[7];
assign C8 = ctrl_cpu_start & memory[8];
assign C9 = ctrl_cpu_start & memory[9];
assign C10 = ctrl_cpu_start & memory[10];
assign C11 = ctrl_cpu_start & memory[11];
assign C12 = ctrl_cpu_start & memory[12];
assign C13 = ctrl_cpu_start & memory[13];
assign C14 = ctrl_cpu_start & memory[14];
assign C15 = ctrl_cpu_start & memory[15];
```

```
assign ALU_op = ctrl_cpu_start ? memory[19:16] : 4'b0;

assign next_addr = ctrl_cpu_start ? memory[21:20] : 2'b0;

assign ctrl_mar_increment = ctrl_cpu_start & memory[22];

assign ctrl_global_halt = ctrl_cpu_start & memory[23];

endmodule
```

Listing 9: cu_control_buffer_register.v

```
// The top module of the CU
// Author: LiPtP
// Date: 2025.4.25
// Should be connected to:
// * All internal registers via Internal Bus
// * ALU
// * External Bus
// 4.28\ \mbox{Update:} Add \mbox{start\_cpu} signal to control the CPU execution
module CU_TOP (
          ctrl_cpu_start,
          ctrl_step_execution,
          i_next_instr_stimulus,
          i_clk,
          i_rst_n,
          i_flags,
          i_ir_data,
          o_alu_op,
          o_ctrl_halt,
          o_IF_stage,
          o_ctrl_mar_increment,
          CO,
          C1,
          C2.
          СЗ,
          C4,
          C5,
          C6,
          C7,
          C8,
          C9,
          C10,
          C11,
          C12,
          C13,
          C14,
          C15
```

```
// External signals
input ctrl_cpu_start;
input ctrl_step_execution;
input i_next_instr_stimulus;
input i_clk;
input i_rst_n;
input [7:0] i_ir_data;
input [4:0] i_flags; // ZF, CF, OF, NF, MF
output [3:0] o_alu_op;
output o_ctrl_mar_increment; // C23
output o_IF_stage; // C2
output o_ctrl_halt; // C23
output CO, C1, C2, C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C13, C14, C15;
// Internal signals
wire [ 1:0] next_addr;
wire [ 6:0] car_data;
wire [23:0] control_word;
CAR control_CAR (
       .ctrl_cpu_start(ctrl_cpu_start),
       .ctrl_step_execution(ctrl_step_execution),
       .i_next_instr_stimulus(i_next_instr_stimulus),
       .i_clk(i_clk),
       .i_rst_n(i_rst_n),
       .i_control_word_car(next_addr),
       .i_ir_data({i_ir_data[7], i_ir_data[3:0]}),
       .i_ctrl_ZF(i_flags[4]),
       .i_ctrl_NF(i_flags[1]),
       .i_ctrl_MF(i_flags[0]),
       .i_ctrl_halt(o_ctrl_halt),
       .o_car_data(car_data)
   );
CONTROL_MEMORY control_memory (
                .car(car_data),
                .control_word(control_word)
             );
CBR control_CBR (
       .ctrl_cpu_start(ctrl_cpu_start),
       .memory(control_word),
       .ctrl_global_halt(o_ctrl_halt),
```

```
.ctrl_mar_increment(o_ctrl_mar_increment),
       .next_addr(next_addr),
       .ALU_op(o_alu_op),
       .CO(CO),
       .C1(C1),
       .C2(C2),
       .C3(C3),
       .C4(C4),
       .C5(C5),
       .C6(C6),
       .C7(C7),
       .C8(C8),
       .C9(C9),
       .C10(C10),
       .C11(C11),
       .C12(C12),
       .C13(C13),
       .C14(C14),
       .C15(C15)
   );
// Assignments
assign o_IF_stage = C2;
endmodule
```

Listing 10: cu_top.v

A.4 内部寄存器与 ALU 设计

```
ctrl_alu_en,
          C9,
          C10,
          o_mr,
          o_br,
          o_flags,
          i_user_sample,
          o_mr_user
       );
 input i_clk;
 input i_rst_n;
 input [15:0] i_acc_alu_p;
 input [15:0] i_acc_alu_q;
 input [2:0] ctrl_alu_op;
 input ctrl_alu_en;
 input C9;
 input C10;
 output [15:0] o_mr;
 output [15:0] o_br;
 output [4:0] o_flags;
 input i_user_sample;
 output [15:0] o_mr_user;
// Re-interpret input to signed values
wire signed [15:0] ALU_P;
 wire signed [15:0] ALU_Q;
// Calculation result
 reg signed [15:0] ALU_RES_LOW;
reg signed [15:0] ALU_RES_HIGH;
// Output registers
reg [15:0] BR;
 reg [15:0] MR;
// Flags
reg ZF, CF, OF, NF, MF;
4 // Combinational logic: ALU Operation
 always @(*) begin
    // Default
    ALU_RES_LOW = 16'b0;
    ALU_RES_HIGH = 16'b0;
    case (ctrl_alu_op)
        3'b000: begin // ADD
           if(MF) begin
```

```
{ALU_RES_HIGH, ALU_RES_LOW} = {16'b0, ALU_P} + {16'b0, ALU_Q};
          end
          else begin
             ALU_RES_LOW = ALU_P + ALU_Q;
          end
      end
      3'b001: begin // SUB
          if(MF) begin
             {ALU_RES_HIGH, ALU_RES_LOW} = {16'b0, ALU_P} - {16'b0, ALU_Q};
          end
          else begin
             ALU_RES_LOW = ALU_P - ALU_Q;
          end
      end
      3'b010: begin // MPY
          {ALU_RES_HIGH, ALU_RES_LOW} = ALU_P * ALU_Q;
      end
      3'b011: begin // AND
          ALU_RES_LOW = ALU_P & ALU_Q;
      end
      3'b100: begin // OR
          ALU_RES_LOW = ALU_P | ALU_Q;
      3'b101: begin // NOT
          ALU_RES_LOW = ~ALU_Q;
      3'b110: begin // SHIFTR
          ALU_RES_LOW = ALU_P >>> ALU_Q;
      end
      3'b111: begin // SHIFTL
          ALU_RES_LOW = ALU_P <<< ALU_Q;
      end
      default: begin
          ALU_RES_LOW = 16'b0;
          ALU_RES_HIGH = 16'b0;
      end
   endcase
end
// Sequential logic: Update BR and MR upon ctrl_alu_en
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
      BR <= 16'b0;
      MR <= 16'b0;
   else if (ctrl_alu_en) begin
     BR <= ALU_RES_LOW;
```

```
if(ctrl_alu_op == 3'b010) begin
             MR <= ALU_RES_HIGH;</pre>
         end
         else begin
             MR <= MR;
         end
117
      // On write back, BR and MR are set to {\tt O}
      else if (C9) begin
         BR <= 16'b0;
      else if (C10) begin
        MR <= 16'b0;
      else begin
         BR <= BR;
         MR <= MR;
      end
  end
129
  // Sequential logic: Update Flags upon ctrl_alu_en
131
  always @(posedge i_clk or negedge i_rst_n) begin
      if (!i_rst_n) begin
         ZF <= 1'b0;</pre>
         CF <= 1'b0;</pre>
         OF <= 1'b0;
         NF <= 1'b0;
         MF <= 1'b0;
      else if (ctrl_alu_en) begin
         ZF \leftarrow (\{MR, BR\} == 32'b0);
                                                               // Wait one cycle to update ZF
         CF <= (ctrl_alu_op == 3'b110) ? ALU_P[15 - ALU_Q] : // SHIFTL highest shiftout bit
            (ctrl_alu_op == 3'b111) ? ALU_P[ALU_Q] : 1'b0; // SHIFTR lowest shiftout bit
         OF <= (ctrl_alu_op == 3'b000) ? ((ALU_P[15] == ALU_Q[15]) && (ALU_RES_LOW[15] != ALU_P
              [15])) : // ADD overflow
            (ctrl_alu_op == 3'b001) ? ((ALU_P[15] != ALU_Q[15]) && (ALU_RES_LOW[15] != ALU_P[15]))
                  : // SUB overflow
            (ctrl_alu_op == 3'b010 && MR != 16'b0) ? ((ALU_P[15] == ALU_Q[15]) &&(ALU_RES_HIGH[15]
                  != 16'b0)) :
            (ctrl_alu_op == 3'b010 && MR == 16'b0) ? ((ALU_P[15] == ALU_Q[15]) &&(ALU_RES_LOW[15]
                 != 16'b0)): 1'b0; // MPY overflow
         NF <= (ALU_RES_HIGH != 16'b0) ? ALU_RES_HIGH[15] : ALU_RES_LOW[15];</pre>
         MF <= (MR != 16'b0); // only for STOREH
      end
      else begin
         ZF \le ZF;
```

```
CF <= CF;

OF <= OF;

NF <= NF;

MF <= (MR != 16'b0); // preventing one cycle ctrl_en

end

end

is end

// Input

assign ALU_P = i_acc_alu_p;

assign ALU_Q = i_acc_alu_q;

// Output

assign o_br = C9 ? BR : 16'b0;

assign o_mr = C10 ? MR : 16'b0;

assign o_flags = {ZF, CF, OF, NF, MF};

assign o_mr_user = i_user_sample ? MR : 16'b0;

endmodule
```

Listing 11: alu.v

```
module ACC (
         i_clk,
         i_rst_n,
         i_br_acc,
         i_mr_acc,
         i_mbr_acc,
         C7,
         C9,
         C10,
         C11,
         C12,
         o_acc_alu_p,
         o_acc_mbr,
         i_user_sample,
         o_acc_user
      );
input i_clk;
input i_rst_n;
input [15:0] i_br_acc;
input [15:0] i_mr_acc;
input [15:0] i_mbr_acc;
input C7;
input C9;
input C10;
input C11;
input C12;
input i_user_sample;
```

```
output [15:0] o_acc_alu_p;
output [15:0] o_acc_mbr;
output [15:0] o_acc_user;
reg [15:0] ACC;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
      ACC <= 16'b0;
   end
   else begin
       if (C9) begin
          ACC <= i_br_acc;
       end
       else if (C10) begin
         ACC <= i_mr_acc;
       else if (C11) begin
          ACC <= i_mbr_acc;
       else begin
         ACC <= ACC;
       end
   end
end
assign o_acc_alu_p = C7 ? ACC : 16'b0;
assign o_acc_mbr = C12 ? ACC : 16'b0;
assign o_acc_user = i_user_sample ? ACC : 16'b0;
endmodule
```

Listing 12: acc.v

```
o_mar_address_bus
      );
input i_clk;
input i_rst_n;
input ctrl_mar_increment;
input C2;
input C8;
input [7:0] i_mbr_mar;
input [7:0] i_pc_mar;
output [7:0] o_mar_address_bus;
reg [7:0] MAR;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       MAR <= 8'b0;
   end
   else begin
       if (ctrl_mar_increment) begin
          MAR <= MAR + 1;
       end
       else begin
           if (C8) begin
              MAR <= i_mbr_mar;</pre>
           end
           else if (C2) begin
              MAR <= i_pc_mar;</pre>
           end
           else begin
              MAR <= MAR;
           end
       end
   end
end
// Address bus judgement logic at reg_top
assign o_mar_address_bus = MAR;
endmodule
```

Listing 13: mar.v

```
/*
module MBR
Author: LiPtP
function:
1. write value sequence: Bus > IR > PC > ACC

*/
Timescale 1ns / 1ps
```

```
module MBR (
          i_clk,
          i_rst_n,
          i_pc_mbr,
          i_ir_mbr,
          i_data_bus_mbr,
          i_acc_mbr,
          o_mbr_data_bus,
          o_mbr_pc,
          o_mbr_ir,
          o_mbr_mar,
          o_mbr_acc,
          o_mbr_alu_q,
          C1,
          СЗ,
          C4,
          C5,
          C6,
          C8,
          C11,
          C12,
          C15
       );
input i_clk;
 input i_rst_n;
 input [7:0] i_pc_mbr;
input [7:0] i_ir_mbr;
 input [15:0] i_data_bus_mbr;
 input [15:0] i_acc_mbr;
 input C1;
 input C3;
 input C4;
 input C5;
 input C6;
 input C8;
 input C11;
 input C12;
 input C15;
 output [15:0] o_mbr_data_bus;
 output [7:0] o_mbr_pc;
// IR stages the storage of MBR on ID Stage, in order that MBR can directly receive immaculate
     operand on immediate addressing.
output [15:0] o_mbr_ir;
output [7:0] o_mbr_mar;
output [15:0] o_mbr_acc;
```

```
output [15:0] o_mbr_alu_q;
reg [15:0] MBR;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       MBR <= 16'b0;
   else begin
       if (C5) begin
           MBR <= i_data_bus_mbr;</pre>
       end
       else if (C15) begin
           MBR <= {8'b0, i_ir_mbr};</pre>
       else if (C1) begin
           MBR <= {8'b0, i_pc_mbr};</pre>
       else if (C12) begin
           MBR <= i_acc_mbr;</pre>
       end
       else begin
           MBR <= MBR;
       end
   \quad \text{end} \quad
end
assign o_mbr_acc = C11 ? MBR : 16'b0;
assign o_mbr_alu_q = C6 ? MBR : 16'b0;
assign o_mbr_ir = C4 ? MBR : 16'b0;
assign o_mbr_mar = C8 ? MBR[7:0] : 8'b0;
assign o_mbr_pc = C3 ? MBR[7:0] : 8'b0;
// Data bus judgement logic at reg_top
assign o_mbr_data_bus = MBR;
endmodule
```

Listing 14: mbr.v

```
/*
module PC
Author: LiPtP
function:
1. self increment upon C2
2. write value sequence: MBR
3. PC starts from 1 (0428 updated)
```

```
module PC (
         i_clk,
          i_rst_n,
          i_mbr_pc,
          C1,
          C2,
          СЗ,
         o_pc_mar,
          o_pc_mbr,
         i_user_sample,
         o_pc_user
      );
input i_clk;
input i_rst_n;
input i_user_sample;
input [7:0] i_mbr_pc;
input C1;
input C2;
input C3;
output [7:0] o_pc_mar;
output [7:0] o_pc_mbr;
output [7:0] o_pc_user;
reg [7:0] PC;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       PC <= 8'd1;
   end
   else begin
       \ensuremath{//} when C2 is open, it must be fetch stage
       if (C2) begin
          PC <= PC + 1;
       else begin
          PC <= C3 ? i_mbr_pc : PC;
   end
end
assign o_pc_mbr = C1 ? PC : 8'b0;
assign o_pc_mar = C2 ? PC : 8'b0;
assign o_pc_user = i_user_sample ? PC : 8'b0;
endmodule
```

Listing 15: pc.v

```
module IR
Author: LiPtP
function:
1. dump high 8 bits to CU
2. store immediate opcode and operand from MBR and push back operand on FO stage
module IR (
         i_clk,
          i_rst_n,
          i_mbr_ir,
          C4,
          C14.
          C15,
         o_ir_cu,
         o_ir_mbr,
         i_user_sample,
          o_ir_user
      );
input i_clk;
input i_rst_n;
input [15:0] i_mbr_ir;
input C4;
input C14;
input C15;
input i_user_sample;
output [7:0] o_ir_cu;
output [7:0] o_ir_mbr;
output [7:0] o_ir_user;
reg [7:0] IR_opcode;
reg [7:0] IR_operand;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       IR_opcode <= 8'b0;</pre>
       IR_operand <= 8'b0;</pre>
   end
   else begin
       IR_operand <= C4 ? i_mbr_ir[7:0] : IR_operand;</pre>
       IR_opcode <= C4 ? i_mbr_ir[15:8] : IR_opcode;</pre>
   end
end
assign o_ir_cu = C14 ? IR_opcode : 8'b0;
assign o_ir_mbr = C15 ? IR_operand : 8'b0;
```

```
assign o_ir_user = i_user_sample ? IR_opcode : 8'b0;
endmodule
```

Listing 16: ir.v

```
module REG_TOP
 Author: LiPtP
 Should be connected with:
 1. External Bus
 2. Control Unit
 and they should be at the same hierarchy level.
 module REG_TOP(
           ctrl_cpu_start,
           i_user_sample,
           o_ACC_user,
           o_MR_user,
           o_PC_user,
           o_IR_user,
           i_clk,
           i_rst_n,
           i_memory_data,
           o_memory_addr,
           o_memory_data,
           o_ir_cu,
           o_flags,
           i_alu_op,
           i_ctrl_halt,
           i_ctrl_mar_increment,
           C1,
           C2,
           СЗ,
           C4,
           C5,
           C6,
           C7,
           C8,
           C9,
           C10,
           C11,
           C12,
           C14,
           C15
       );
input ctrl_cpu_start;
```

```
input i_user_sample;
 input i_clk;
 input i_rst_n;
 // From External Bus
input [15:0] i_memory_data;
// From Control Unit
input [3:0] i_alu_op; // C19 - C16
 input i_ctrl_halt; // C23
 input i_ctrl_mar_increment; // C22
input C1, C2, C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C14, C15;
// To External Bus
 output [7:0] o_memory_addr;
 output [15:0] o_memory_data;
d // To Control Unit
 output [7:0] o_ir_cu;
 output [4:0] o_flags;
// To User Interface
output [15:0] o_ACC_user;
 output [15:0] o_MR_user;
 output [7:0] o_PC_user;
 output [7:0] o_IR_user;
// Internal signals (16 Data Path)
 wire [7:0] MAR_ADDR_BUS; // CO
 wire [7:0] PC_MBR;
                      // C1
                       // C2
 wire [7:0] PC_MAR;
                       // C3
 wire [7:0] MBR_PC;
 wire [15:0] MBR_IR;
                       // C4
 wire [15:0] DATA_BUS_MBR; // C5
 wire [15:0] MBR_ALU_Q; // C6
 wire [15:0] ACC_ALU_P; // C7
 wire [7:0] MBR_MAR; // C8
 wire [15:0] BR_ACC; // C9
 wire [15:0] MR_ACC; // C10
 wire [15:0] MBR_ACC; // C11
 wire [15:0] ACC_MBR; // C12
 wire [15:0] MBR_DATA_BUS; // C13
 wire [7:0] IR_CU;
                       // C14
                        // C15
 wire [7:0] IR_MBR;
 // Instantiate the registers
```

```
ACC reg_ACC(
          .i_clk(i_clk),
          .i_rst_n(i_rst_n),
          .i_br_acc(BR_ACC),
          .i_mr_acc(MR_ACC),
         .i_mbr_acc(MBR_ACC),
         .C7(C7),
         .C9(C9),
         .C10(C10),
         .C11(C11),
         .C12(C12),
         .o_acc_alu_p(ACC_ALU_P),
          .o_acc_mbr(ACC_MBR),
          .i_user_sample(i_user_sample),
         .o_acc_user(o_ACC_user)
      );
  // The first command in CM is open C2
  PC reg_PC(
         .i_clk(i_clk),
         .i_rst_n(i_rst_n),
         .i_mbr_pc(MBR_PC),
         .C1(C1),
         .C2(C2 & ctrl_cpu_start),
         .C3(C3),
         .o_pc_mar(PC_MAR),
116
         .o_pc_mbr(PC_MBR),
         .i_user_sample(i_user_sample),
         .o_pc_user(o_PC_user)
119
    );
120
  MBR reg_MBR(
121
          .i_clk(i_clk),
          .i_rst_n(i_rst_n),
          .i_pc_mbr(PC_MBR),
          .i_ir_mbr(IR_MBR),
          .i_data_bus_mbr(DATA_BUS_MBR),
          .i_acc_mbr(ACC_MBR),
         .o_mbr_data_bus(MBR_DATA_BUS),
          .o_mbr_pc(MBR_PC),
          .o_mbr_ir(MBR_IR),
         .o_mbr_mar(MBR_MAR),
         .o_mbr_acc(MBR_ACC),
         .o_mbr_alu_q(MBR_ALU_Q),
         .C1(C1),
         .C3(C3),
          .C4(C4),
          .C5(C5),
```

```
.C6(C6),
         .C8(C8),
         .C11(C11),
         .C12(C12),
         .C15(C15)
      );
  MAR reg_MAR(
145
         .i_clk(i_clk),
         .i_rst_n(i_rst_n),
         .i_mbr_mar(MBR_MAR),
         .i_pc_mar(PC_MAR),
         .ctrl_mar_increment(i_ctrl_mar_increment),
         .o_mar_address_bus(MAR_ADDR_BUS),
         .C2(C2),
         .C8(C8)
      );
  ALU reg_ALU(
         .i_clk(i_clk),
         .i_rst_n(i_rst_n),
         .i_acc_alu_p(ACC_ALU_P),
         .i_acc_alu_q(MBR_ALU_Q),
         .ctrl_alu_op(i_alu_op[2:0]),
         .ctrl_alu_en(i_alu_op[3]),
         .C9(C9),
         .C10(C10),
         .o_mr(MR_ACC),
         .o_br(BR_ACC),
         .o_flags(o_flags),
         .i_user_sample(i_user_sample),
         .o_mr_user(o_MR_user)
      );
  IR reg_IR(
170
        .i_clk(i_clk),
         .i_rst_n(i_rst_n),
        .i_mbr_ir(MBR_IR),
        .C4(C4),
        .C14(C14),
         .C15(C15),
         .o_ir_cu(IR_CU),
        .o_ir_mbr(IR_MBR),
         .i_user_sample(i_user_sample),
         .o_ir_user(o_IR_user)
     );
181
  // Assignments to external bus
184 // Logic are defined in external_bus module
```

```
assign o_memory_data = MBR_DATA_BUS;
assign o_memory_addr = MAR_ADDR_BUS;
assign DATA_BUS_MBR = i_memory_data;

// Assignments to CU
assign o_ir_cu = i_ctrl_halt ? 8'b0 : IR_CU;

// Assignments to User interface
// As they are existing for only one clock cycle, the signals should be stored at user interface.
```

Listing 17: reg_top.v

A.5 数据内存设计

```
module DATA_RAM
 Author: LiPtP
 function:
 O. Write means write to RAM, READ means read from RAM
 1. Write data to itself according to input address and data
 2. Output data according to input address
 module DATA_RAM (
           i_clk,
           ctrl_write,
           i_addr_write,
           i_data_write,
           ctrl_read,
           i_addr_read,
           o_data_read
       );
 input
               i_clk;
 input
               ctrl_write;
 input [7:0] i_addr_write;
 input [15:0] i_data_write;
 input
               ctrl_read;
 input [7:0] i_addr_read;
 output [15:0] o_data_read;
26 // 256 x 16 RAM storage
reg [15:0] mem [0:255];
 // Write Operation, no initialization of data RAM \,
integer i;
```

```
always @(posedge i_clk) begin

if (ctrl_write) begin

mem[i_addr_write] <= i_data_write;

end

end

// Read Operation

assign o_data_read = ctrl_read ? mem[i_addr_read] : 16'b0;

end

end

end
```

Listing 18: top_data_ram.v

A.6 外部总线设计

```
module EXTERNAL_BUS (
         i_clk,
         i_rst_n,
         i_mbr_data_bus,
         i_mar_address_bus,
         i_instr,
         i_data,
         o_data_bus_mbr,
         o_data_bus_memory,
         o_address_bus_memory,
         o_instr_rom_read,
         o_data_ram_read,
         o_data_ram_write,
         CO,
         C2,
         C5,
         C13
      );
input i_clk;
input i_rst_n;
input CO;
input C2;
input C5;
input C13;
// reg <-> bus
```

```
input [15:0] i_mbr_data_bus;
 input [7:0] i_mar_address_bus;
 output [15:0] o_data_bus_mbr;
5 // memory <-> bus
 input [15:0] i_instr; // Instruction from Instr ROM
input [15:0] i_data; // Data from Data RAM
 output o_instr_rom_read;
 output o_data_ram_read;
 output o_data_ram_write;
 output [15:0] o_data_bus_memory;
 output [7:0] o_address_bus_memory;
 wire memory_read_en = CO & C5; // Memory read enable,
 wire memory_write_en = CO & C13; // Memory write enable
 reg [15:0] DATA_BUS;
 wire [7:0] ADDRESS_BUS = i_mar_address_bus;
reg memory_select;
 // Memory Select logic on t1
 always @(posedge i_clk or negedge i_rst_n) begin
    if(!i_rst_n) begin
        memory_select <= 1'b0; // Default to RAM</pre>
    end
    else begin
        if(C2) begin
           memory_select <= 1'b1; // ROM</pre>
        end
        else begin
           memory_select <= 1'b0; // RAM</pre>
    end
 end
 // Data Bus
 always @(*) begin
    if(memory_read_en) begin
        DATA_BUS = memory_select ? i_instr : i_data;
    end
    else if (memory_write_en) begin
        DATA_BUS = i_mbr_data_bus;
    end
```

```
else begin

DATA_BUS = 16'b0;

end

end

Assign o_instr_rom_read = memory_select & memory_read_en;

assign o_data_ram_read = "memory_select & memory_read_en;

assign o_data_ram_write = "memory_select & memory_write_en;

// Data Connections

assign o_data_bus_mbr = memory_read_en ? DATA_BUS : 16'b0;

assign o_data_bus_memory = memory_write_en ? DATA_BUS : 16'b0;

// memory r/w both need address bus

assign o_address_bus_memory = (memory_write_en || memory_read_en) ? ADDRESS_BUS : 8'b0;

endmodule
```

Listing 19: external_bus.v

A.7 用户面设计

```
`timescale 1ns / 1ps
module KEY_JITTER #(
         parameter CNT_MAX = 20'hf_fffff,
         parameter POSEDGE = 1'b0
      )(
         i_clk,
         key_in,
         key_out
      );
input i_clk;
input key_in;
output key_out;
reg [1:0] key_in_r;
reg [19:0] cnt_base;
reg key_value_r;
reg key_value_rd;
reg key_posedge;
// Sample and stage key input
```

```
always @(posedge i_clk) begin
    key_in_r <= {key_in_r[0], key_in};</pre>
end
// Counter starts if key changes
always @(posedge i_clk) begin
    if (key_in_r[0] != key_in_r[1]) begin
       cnt_base <= 20'b0;</pre>
    end
    else if(key_in_r[0] == key_in_r[1]) begin
       if (cnt_base < CNT_MAX) begin</pre>
           cnt_base <= cnt_base + 1'b1;</pre>
       else if (cnt_base == CNT_MAX) begin
           cnt_base <= 20'b0;</pre>
       end
    end
    else begin
       // reset logic
       cnt_base <= 20'b0;</pre>
    end
end
// Prevent Synthesis from optimizing out the register
always @(posedge i_clk) begin
    if (cnt_base == CNT_MAX) begin
       key_value_r <= key_in_r[0];</pre>
    end
end
always @(posedge i_clk) begin
    key_value_rd <= key_value_r;</pre>
    key_posedge <= (key_value_r & ~key_value_rd);</pre>
end
assign key_out = POSEDGE ? key_posedge : key_value_rd;
endmodule
```

Listing 20: key_jitter.v

```
button_check_flags,
          button_check_result,
          light_instr_transmit_done,
          segment_current_PC,
          segment_current_Opcode,
          segment_flags,
          segment_result_high,
          segment_result_low,
          segment_max_instr_addr,
          o_seg_valid,
         o_seg_value
      );
input i_clk;
input i_rst_n;
input [7:0] segment_current_PC;
input [7:0] segment_current_Opcode;
input [4:0] segment_flags;
input [15:0] segment_result_high;
input [15:0] segment_result_low;
input [7:0] segment_max_instr_addr;
input button_check_instruction;
input button_check_flags;
input button_check_result;
input light_instr_transmit_done;
input switch_start_cpu;
output [7:0] o_seg_valid;
output [7:0] o_seg_value;
reg [31:0] segment_data;
// 状态定义
localparam STATE_DEFAULT = 3'b000;
localparam STATE_INSTRUCTION = 3'b001;
localparam STATE_FLAGS = 3'b010;
localparam STATE_RESULT = 3'b011;
localparam STATE_MAX_ADDR = 3'b100;
reg [2:0] current_state, next_state;
// 状态机: 状态切换逻辑
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       current_state <= STATE_DEFAULT;</pre>
   end
   else begin
       current_state <= next_state;</pre>
    end
```

```
end
// 状态机: 下一状态逻辑
always @(*) begin
   case (current_state)
      STATE_DEFAULT: begin
          if (button_check_instruction) begin
             next_state = STATE_INSTRUCTION;
          end
          else if (button_check_flags) begin
             next_state = STATE_FLAGS;
          else if (button_check_result) begin
             next_state = STATE_RESULT;
          else if (light_instr_transmit_done && !switch_start_cpu) begin
             next_state = STATE_MAX_ADDR;
          end
          else begin
             next_state = STATE_DEFAULT;
          end
      end
      STATE_INSTRUCTION: begin
          if (!button_check_instruction) begin
             next_state = STATE_DEFAULT;
          end
          else begin
             next_state = STATE_INSTRUCTION;
          end
      end
      STATE_FLAGS: begin
          if (!button_check_flags) begin
             next_state = STATE_DEFAULT;
          end
          else begin
             next_state = STATE_FLAGS;
      end
      STATE_RESULT: begin
          if (!button_check_result) begin
             next_state = STATE_DEFAULT;
          end
          else begin
             next_state = STATE_RESULT;
          end
       end
      STATE_MAX_ADDR: begin
```

```
if (!(light_instr_transmit_done && !switch_start_cpu)) begin
                 next_state = STATE_DEFAULT;
             end
             else begin
                 next_state = STATE_MAX_ADDR;
             end
         end
         default: begin
             next_state = STATE_DEFAULT;
         end
      endcase
112
  end
115 // 状态机: 输出逻辑
  always @(posedge i_clk or negedge i_rst_n) begin
116
      if (!i_rst_n) begin
         segment_data <= 32'b0;</pre>
      end
      else begin
120
         case (current_state)
121
             STATE_DEFAULT: begin
                 segment_data <= segment_data;</pre>
             end
             STATE_INSTRUCTION: begin
                 segment_data <= {16'b0, segment_current_PC, segment_current_Opcode};</pre>
             end
             STATE_FLAGS: begin
                 segment_data <= {27'b0, segment_flags};</pre>
             end
             STATE_RESULT: begin
                 segment_data <= {segment_result_high, segment_result_low};</pre>
             end
             STATE_MAX_ADDR: begin
                 segment_data <= {24'b0, segment_max_instr_addr};</pre>
             end
             default: begin
                 segment_data <= 32'b0;</pre>
             end
         endcase
      end
  end
144 SEVEN_SEGMENT #(
                   .SCAN_INTERVAL(SCAN_INTERVAL)
               ) seven_segment (
                   .i_clk(i_clk),
                   .i_rst_n(i_rst_n),
```

```
.i_data(segment_data),
.o_seg_valid(o_seg_valid),
.o_seg_value(o_seg_value)
);
endmodule
```

Listing 21: top_seven_segment.v

```
`timescale 1ns / 1ps
module SEVEN_SEGMENT #(
          parameter SCAN_INTERVAL = 16'd49999
      ) (
          i_clk,
         i_rst_n,
          i_data,
          o_seg_valid,
          o_seg_value
      );
input i_clk;
input i_rst_n;
input [31:0] i_data;
output reg [7:0] o_seg_valid;
output reg [7:0] o_seg_value;
// Clock Divider
reg [15:0] count_num;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       count_num <= 3'b0;</pre>
   else begin
       if (count_num == SCAN_INTERVAL) begin
           count_num <= 16'd0;</pre>
       end
       else begin
          count_num <= count_num + 1'd1;</pre>
       end
   end
end
// Segment Select & Polling the segments
reg [2:0] seg_num;
always @(posedge i_clk or negedge i_rst_n) begin
   if (!i_rst_n) begin
       seg_num <= 3'b0;
```

```
o_seg_valid <= 8'b0111_1111;</pre>
   end
   else begin
       if (count_num == SCAN_INTERVAL) begin
           if (seg_num == 3'd7) begin
              seg_num <= 3'd0;</pre>
              o_seg_valid <= 8'b0111_1111;</pre>
           end
           else begin
              seg_num <= seg_num + 1'd1;</pre>
              o_seg_valid <= {o_seg_valid[0], o_seg_valid[7:1]};</pre>
           end
       end
   end
end
// Display Control
reg [4:0] display_value;
always @(*) begin
   \ensuremath{//} Add Control Logic here to display other things
   case (seg_num)
       3'd0:
           display_value = {1'b0, i_data[31:28]};
       3'd1:
           display_value = {1'b0, i_data[27:24]};
       3'd2:
           display_value = {1'b0, i_data[23:20]};
       3'd3:
           display_value = {1'b0, i_data[19:16]};
           display_value = {1'b0, i_data[15:12]};
       3'd5:
           display_value = {1'b0, i_data[11:8]};
           display_value = {1'b0, i_data[7:4]};
       3'd7:
           display_value = {1'b0, i_data[3:0]};
       default:
           display_value = 5'b0;
    endcase
end
// Encoder of 7-segment display
localparam SEG_0 = 8'b1100_0000, SEG_1 = 8'b1111_1001,
         SEG_2 = 8'b1010_0100, SEG_3 = 8'b1011_0000,
         SEG_4 = 8'b1001_1001, SEG_5 = 8'b1001_0010,
         SEG_6 = 8'b1000_0010, SEG_7 = 8'b1111_1000,
```

```
SEG_8 = 8'b1000_0000, SEG_9 = 8'b1001_0000,
           SEG_A = 8'b1000_1000, SEG_B = 8'b1000_0011,
           SEG_C = 8'b1100_0110, SEG_D = 8'b1010_0001,
           SEG_E = 8'b1000_0110, SEG_F = 8'b1000_1110;
  // Something else to display
  localparam SEG_S = 8'b1011_1111, SEG_r = 8'b1010_1111,
           SEG_o = 8'b1010_0011, SEG_n = 8'b1111_1111,
           SEG_ot =8'b1001_1100, SEG_left = 8'b1111_1100,
           SEG_right = 8'b1101_1110, SEG_happy =8'b1110_0011,
           SEG_sad = 8'b1010_1011;
  always @(*) begin
      case (display_value)
         5'd0:
             o_seg_value = SEG_0;
         5'd1:
            o_seg_value = SEG_1;
            o_seg_value = SEG_2;
         5'd3:
             o_seg_value = SEG_3;
         5'd4:
110
            o_seg_value = SEG_4;
         5'd5:
             o_seg_value = SEG_5;
         5'd6:
114
            o_seg_value = SEG_6;
         5'd7:
116
            o_seg_value = SEG_7;
117
         5'd8:
118
             o_seg_value = SEG_8;
119
         5'd9:
120
            o_seg_value = SEG_9;
121
         5'd11:
122
             o_seg_value = SEG_B;
         5'd10:
124
            o_seg_value = SEG_A;
         5'd12:
             o_seg_value = SEG_C;
128
             o_seg_value = SEG_D;
129
         5'd14:
             o_seg_value = SEG_E;
             o_seg_value = SEG_F;
         5'd16:
```

```
o_seg_value = SEG_S;
         5'd17:
            o_seg_value = SEG_r;
         5'd18:
138
            o_seg_value = SEG_o;
         5'd19:
            o_seg_value = SEG_n;
         5'd20:
            o_seg_value = SEG_ot;
         5'd21:
            o_seg_value = SEG_left;
            o_seg_value = SEG_right;
         5'd23:
            o_seg_value = SEG_happy;
         5'd24:
            o_seg_value = SEG_sad;
         default:
            o_seg_value = 8'b1;
     endcase
  end
  endmodule
```

Listing 22: seven_segment.v

```
module LED_DISPLAY (
         i_clk,
         i_rst_n,
         i_instr_transmit_done,
         i_halt,
         i_step_execution,
         i_start_cpu,
         RGB1_RED,
         RGB1_BLUE,
         RGB2_RED,
         RGB2_BLUE,
         RGB2_GREEN
      );
input i_clk;
input i_rst_n;
input i_instr_transmit_done;
input i_halt;
input i_step_execution;
input i_start_cpu;
output RGB1_RED;
output RGB1_BLUE;
output RGB2_RED;
output RGB2_BLUE;
```

```
output RGB2_GREEN;
reg RGB1_RED_reg;
reg RGB1_BLUE_reg;
reg RGB2_RED_reg;
reg RGB2_BLUE_reg;
reg RGB2_GREEN_reg;
reg [1:0] state;
localparam STATE_IDLE = 2'b00;
localparam STATE_GREEN = 2'b01;
localparam STATE_BLUE = 2'b10;
localparam STATE_RED = 2'b11;
always @(posedge i_clk or negedge i_rst_n) begin
    if (!i_rst_n) begin
        state <= STATE_IDLE;</pre>
        RGB2_RED_reg <= 1'b0;</pre>
        RGB2_BLUE_reg <= 1'b0;</pre>
        RGB2_GREEN_reg <= 1'b0;</pre>
    end
    else begin
        case (state)
            STATE_IDLE: begin
               RGB2_GREEN_reg <= 1'b0;</pre>
               RGB2_BLUE_reg <= 1'b0;</pre>
               RGB2_RED_reg <= 1'b0;</pre>
               if (i_instr_transmit_done) begin
                   state <= STATE_GREEN;</pre>
               end
            end
            STATE_GREEN: begin
               RGB2_GREEN_reg <= 1'b1;</pre>
               RGB2_BLUE_reg <= 1'b0;</pre>
               RGB2_RED_reg <= 1'b0;</pre>
               if (i_start_cpu) begin
                   state <= STATE_BLUE;</pre>
               end
            end
            STATE_BLUE: begin
               RGB2_GREEN_reg <= 1'b0;</pre>
               RGB2_BLUE_reg <= 1'b1;</pre>
               RGB2_RED_reg <= 1'b0;</pre>
               if (i_halt) begin
```

```
state <= STATE_RED;</pre>
                 end
              end
              STATE_RED: begin
                 RGB2_GREEN_reg <= 1'b0;</pre>
                 RGB2_BLUE_reg <= 1'b0;</pre>
                 RGB2_RED_reg <= 1'b1;</pre>
              end
              default: begin
                 state <= STATE_IDLE;</pre>
              end
          endcase
      end
  end
  always @(posedge i_clk or negedge i_rst_n) begin
      if(!i_rst_n) begin
          RGB1_BLUE_reg <= 1'b0;</pre>
          RGB1_RED_reg <= 1'b0;</pre>
      else begin
      if (i_step_execution) begin
             RGB1_BLUE_reg <= 1'b0;</pre>
              RGB1_RED_reg <= 1'b1;</pre>
          end
          else begin
              RGB1_BLUE_reg <= 1'b1;</pre>
              RGB1_RED_reg <= 1'b0;</pre>
          end
      end
  end
  // Assignments
assign RGB1_RED = RGB1_RED_reg;
  assign RGB1_BLUE = RGB1_BLUE_reg;
  assign RGB2_RED = RGB2_RED_reg;
assign RGB2_BLUE = RGB2_BLUE_reg;
  assign RGB2_GREEN = RGB2_GREEN_reg;
  endmodule
```

Listing 23: led_display.v