
# Proyecto de Arquitectura de Computadoras

Curso 2021

# S-MIPS



Procesador S-MIPS

# Introducción


El proyecto consiste en diseñar en Logisim un procesador que implemente la arquitectura de juegos de instrucciones S-MIPS (Simplified-MIPS). S-MIPS es una arquitectura de 32 bits. El procesador tiene 32 registros de 32 bits, nombrados  $R_0$  a  $R_{31}$ , de propósito general, de ellos  $R_0$  siempre tiene el valor constante 0 independientemente de las operaciones que se realicen sobre él y  $R_{31}$  (SP) que actúa como puntero de la pila (Simplified-Simplified). Cuenta con dos registros adicionales Simplified0 donde se almacena el resultado de la división y la multiplicación. El procesador debe implementarse en el módulo Simplified1 del circuito Simplified3. No debe modificar el circuito RAM ni el circuito Simplified3. Durante la evaluación se utilizarán estos circuitos tal y como se les entregó.

# Instrucciones y sus formatos

## **Notas Generales**

- $R_s$ ,  $R_t$  y  $R_d$  especifican registros de propósito general.
- Un elemento entre corchetes ([]) indica "el contenido de". Por ejemplo  $[R_3] + [R_{22}]$  se refiere a la suma de los valores almacenados en los registros  $R_3$  y  $R_{22}$ .
- [PC] especifica la dirección de la instrucción en ejecución. Por ejemplo, saltar a la próxima instrucción es [PC] = [PC] + 4
- I se refiere a los bits de la instrucción y el subíndice indica a cuáles de estos bits se refiere. [I<sub>15...0</sub>] se refiere al contenido de los 16 primeros bits de la instrucción, que en el caso de las instrucciones de tipo I es la constante.
- || indica la concatenación de bits.
- Los sobre-índices indican la repetición de un valor binario. 0<sup>7</sup> se refiere a: 0000000.
- $M\{I\}$  se refiere a los 32 bits almacenados en la memoria RAM en la dirección divisible por 4 más cercana al valor de I (I-I%4).

Las instrucciones de S-MIPS tienen una longitud constante de 32 bits. Hay 3 formatos de instrucciones distintos:



## Instrucciones

No operation: nop

Formato de tipo R: 000000 00000 00000 00000 00000 000000

Efectos de la instrucción:

 $PC \leftarrow [PC] + 4$ 

Ensamblador: nop

Addition: add

Formato de tipo R: 000000 Rs Rt Rd 00000 100000

Efectos de la instrucción:

$$R_d \leftarrow [R_s] + [R_t]$$

$$PC \leftarrow [PC] + 4$$

Ensamblador:  $add R_d, R_s, R_t$ 

#### **Substract: sub**

Formato de tipo R: 000000 Rs Rt Rd 00000 100010

Efectos de la instrucción:

$$\begin{array}{l} R_d \ \leftarrow [R_s] - [R_t] \\ PC \ \leftarrow [PC] + 4 \end{array}$$

Ensamblador:  $sub R_d$ ,  $R_s$ ,  $R_t$ 

# Multiply: mult

Formato de tipo R:

000000	Rs	Rt	00000	00000	011000
	i				i

Efectos de la instrucción:

$$Hi||Lo \leftarrow [R_s] * [R_t]$$
  
 $PC \leftarrow [PC] + 4$ 

Ensamblador:  $mult R_s, R_t$ 

# Unsigned multiply: mulu

Idéntica a la instrucción mult excepto:

- Func-code = 011001
- El contenido de  $R_s$  y  $R_t$  se considera como enteros sin signo.

Divide: div

Formato de tipo R:

000000	Rs	Rt	00000	00000	011010
--------	----	----	-------	-------	--------

Efectos de la instrucción:

$$Lo \leftarrow [R_s]/[R_t]$$

$$Hi \leftarrow [R_s]mod[R_t]$$

$$PC \leftarrow [PC] + 4$$

Ensamblador:  $div R_s$ ,  $R_t$ 

# Unsigned divide: divu

Idéntica a la instrucción div excepto:

- Func-code = 011011
- ullet El contenido de  $R_s$  y  $R_t$  se considera como enteros sin signo.

Set less than: slt

Formato de tipo R: 000000 Rs Rt Rd 00000 101010

Efectos de la instrucción:

si 
$$[R_s] < [R_t]$$
 entonces  $R_d \leftarrow 0^{31}||1$   
sino  $R_d \leftarrow 0^{32}$   
 $PC \leftarrow [PC] + 4$ 

Ensamblador:  $slt R_d, R_s, R_t$ 

## Unsigned set less than: sltu

Idéntica a la instrucción slt excepto:

- Func-code = 101011
- El contenido de  $R_s$  y  $R_t$  se considera como enteros sin signo.

## Logical and: and

Formato de tipo R:

000000	Rs	Rt	Rd	00000	100100

# Efectos de la instrucción:

$$R_d \leftarrow [R_s] \text{ and } [R_t]$$
  
 $PC \leftarrow [PC] + 4$ 

Ensamblador:  $and R_d, R_s, R_t$ 

# Logical or, nor, xor: or, nor, xor

Idéntica a la instrucción and excepto:

- Func-code = 100101 para la instrucción or
- Func-code = 100111 para la instrucción nor
- Func-code = 101000 para la instrucción **xor**

#### Addition inmediate: addi

Formato de tipo I:

001000	Rs	Rt	constante	1
			<u> </u>	ł

Efectos de la instrucción:

$$\begin{split} R_t \leftarrow [R_s] + ([I_{15}]^{16} \mid\mid [I_{15\dots 0}]) \\ PC \ \leftarrow [PC] + 4 \end{split}$$

Ensamblador:  $addi R_t, R_s, constante$  ejemplo:  $addi R_3, R_8, 34$ 

## Set less than immediate: slti

Formato de tipo I: 001010 Rs Rt constante

#### Efectos de la instrucción:

si 
$$[R_s] < ([I_{15}]^{16} || [I_{15...0}])$$
 entonces  $R_t \leftarrow 0^{31} || 1$  sino  $R_t \leftarrow 0^{32}$   $PC \leftarrow [PC] + 4$ 

Ensamblador:  $slti R_t, R_s, constante$ 

# Set less than immediate unsigned: sltiu

Idéntica a la instrucción slti excepto:

• Func-code = 001011

• El contenido de  $R_s$  y  $R_t$  se considera como enteros sin signo.

## Logical and immediate: andi

Formato de tipo I: 001100 Rs Rt constante

Efectos de la instrucción:

$$\begin{aligned} R_t \leftarrow [R_s] \ and \ (0^{16} \mid\mid [I_{15\dots 0}]) \\ PC \leftarrow [PC] + 4 \end{aligned}$$

Ensamblador: and  $R_t$ ,  $R_s$ , constante

#### Logical or immediate & xor immediate: ori, xori

Idéntica a la instrucción **andi** excepto:

• Func-code = 001101 para la instrucción ori

Func-code = 001110 para la instrucción xori

#### Load word: lw

Formato de tipo I: 100011 Rs Rt offset

Efectos de la instrucción:

$$\begin{array}{l} R_t \leftarrow M\{[R_s] + ([I_{15}]^{16} \mid\mid [I_{15\dots 0}])\} \\ PC \leftarrow [PC] + 4 \end{array}$$

Ensamblador:  $lw R_t$ ,  $offset(R_s)$  ejemplo:  $lw R_3$ ,  $16(R_0)$ 

#### Store word: sw

Formato de tipo I: 101011 Rs Rt offset

Efectos de la instrucción:

$$\begin{array}{ll} M\{[R_s] + ([I_{15}]^{16} \mid\mid [I_{15...0}])\} \leftarrow [R_t] \\ PC \leftarrow [PC] + 4 \end{array}$$

Ensamblador:  $sw R_t$ ,  $offset(R_s)$ 

#### Pop from stack: pop

Formato de tipo R:

111000	00000	00000	Rd	00000	000000	
--------	-------	-------	----	-------	--------	--

Efectos de la instrucción:

 $R_d \leftarrow M\{[SP]\}$   $SP \leftarrow [SP] + 4$   $PC \leftarrow [PC] + 4$ 

Ensamblador: pop R<sub>d</sub>

## Push to stack: push

Formato de tipo R:

Efectos de la instrucción:

 $SP \leftarrow [SP] - 4$   $M\{[SP]\} \leftarrow R_S$   $PC \leftarrow [PC] + 4$ 

Ensamblador: push R<sub>s</sub>

# Branch on equal: beq

Formato de tipo I:

000100	Rs	Rt	offset	
	į		i	į

Efectos de la instrucción:

Ensamblador:  $beq R_s$ ,  $R_t$ , offset

#### Branch on not equal: bne

Formato de tipo I:

000101	Rs	Rt	offset	
--------	----	----	--------	--

Efectos de la instrucción:

si  $[R_s] <> [R_t]$  entonces  $PC \leftarrow [PC] + 4 + ([I_{15}]^{14} \mid\mid [I_{15...0}] \mid\mid 0^2)$  o sea,  $PC \leftarrow [PC] + 4 + 4 * offset$  sino  $PC \leftarrow [PC] + 4$ 

Ensamblador:  $bne R_s$ ,  $R_t$ , offset

## Branch on less than or equal zero: blez

Formato de tipo I:	000110	Rs	Rt	offset	
		i	i	i	- 1

Efectos de la instrucción:

 $\text{si } [R_s] \leq 0 \text{ entonces } PC \leftarrow [PC] + 4 + ([I_{15}]^{14} \mid\mid [I_{15...0}] \mid\mid 0^2) \text{ o sea, } PC \leftarrow [PC] + 4 + 4 * offset$ 

sino  $PC \leftarrow [PC] + 4$ 

Ensamblador:  $blez R_s$ , offset

## Branch on greater than zero: bgtz

Formato de tipo I:

000111	Rs	Rt	offset

Efectos de la instrucción:

si  $[R_s] > 0$  entonces  $PC \leftarrow [PC] + 4 + ([I_{15}]^{14} || [I_{15...0}] || 0^2)$  o sea,  $PC \leftarrow [PC] + 4 + 4 * offset$  sino  $PC \leftarrow [PC] + 4$ 

Ensamblador:  $bgtz R_s$ , offset

#### Branch on less than zero: bltz

Formato de tipo I:

000001	Rs	Rt	offset
--------	----	----	--------

Efectos de la instrucción:

si  $[R_s] < 0$  entonces  $PC \leftarrow [PC] + 4 + ([I_{15}]^{14} || [I_{15...0}] || 0^2)$  o sea,  $PC \leftarrow [PC] + 4 + 4 * offset$  sino  $PC \leftarrow [PC] + 4$ 

Ensamblador:  $bltz R_s$ , offset

#### Jump: j

Formato de tipo J:

000010	destino
	!

Efectos de la instrucción:

 $PC \leftarrow ([PC_{31...28}] \mid\mid [I_{15...0}] \mid\mid 0^2)$ 

Ensamblador: j destino

#### Jump register: jr

Formato de tipo R:

000000	Rs	00000	00000	00000	001000
	1				

Efectos de la instrucción:

 $PC \leftarrow [R_s]$ 

Ensamblador:  $jr R_s$ 

#### Move from Hi: mfhi

Formato de tipo R:

000000	00000	00000	Rd	00000	010000
	!				

Efectos de la instrucción:

 $R_d \leftarrow [Hi]$   $PC \leftarrow [PC] + 4$ 

Ensamblador: mfhi R<sub>d</sub>

#### Move from Lo: mflo

Formato de tipo R:

000000	00000	00000	Rd	00000	010010
					!

Efectos de la instrucción:

 $R_d \leftarrow [Lo]$   $PC \leftarrow [PC] + 4$ 

Ensamblador:  $mflo R_d$ 

## Instrucciones especiales

Las siguientes instrucciones no son realistas, pero son necesarias para simular una entrada de teclado y una terminal sin complicar la interfaz de simulación.

## Halt program: halt

Formato de tipo R:

111111	00000	00000	00000	00000	111111

Efectos de la instrucción:

Detiene la simulación del programa actual.

Ensamblador: halt

#### Write to terminal: tty

Formato de tipo R:

111111	Rs	00000	00000	00000	000001

#### Efectos de la instrucción:

Envía un caracter a la pantalla conectada al procesador (TTY). La pantalla es un circuito síncrono. Para enviar un caracter, se ponen los 7 bits menos significativos de  $R_s$  en la salida TTY DATA del procesador, se activa la salida TTY ENABLE y en el próximo ciclo la pantalla mostrará el caracter ASCII correspondiente a los 7 bits de TTY DATA.

Ensamblador:  $tty R_s$ 

#### Set random: rnd

Formato de tipo R: 111111 00000 00000 Rd 00000 000010

Efectos de la instrucción:

Almacena en  $R_d$  un número aleatorio.

Ensamblador:  $rnd R_d$ 

#### Set key: kbd

Formato de tipo R:	111111	00000	00000	Rd	00000	000100	-
							i

#### Efectos de la instrucción:

Esta instrucción lee un caracter del teclado y lo almacena en  $R_d$ . La entrada KBD AVAILABLE del procesador indica si hay algún caracter esperando en el buffer del teclado y la entrada KBD DATA, es un número de 7 bits que corresponde al código ASCII del caracter que está en la punta del buffer. El buffer del teclado funciona como una cola. Los caracteres se añaden a la cola cuando se teclea. En cada ciclo de reloj, si KBD ENABLE está activa, el teclado elimina el caracter que está en la punta de la cola. Si en el momento que esta instrucción se ejecuta, KBD AVAILABLE está desactivada, en  $R_d$  se almacena el valor -1.

Ensamblador: kbd R<sub>d</sub>

#### **Program Counter**

El valor del registro Program Counter (PC) representa la dirección de memoria de la próxima instrucción que se va a ejecutar. Como en S-MIPS las instrucciones ocupan 4 bytes, cada vez que el procesador ejecuta una instrucción que no sea de salto el valor de PC aumenta en 4. Las instrucciones de salto (beq, bne, blez, ...) suman su argumento (en complemento a 2) al de PC. El argumento indica el número de instrucciones a saltarse, por tanto, es necesario multiplicar el argumento por 4 antes de sumarlo al program counter. Como resultado de esto, si un programa quisiera saltarse una instrucción, debe hacer un salto con argumento 1:

add R3, R0, 46

add R4, R0, 46

beq R3, R4, 1

halt

En este ejemplo la instrucción **halt** siempre se salta. Otro resultado de este comportamiento es que  $beq R_0, R_0, 0$  es lo mismo que nop y  $beq R_0, R_0, -1$  es un ciclo infinito.

# Acceso a memoria

La memoria, para el programador de S-MIPS, es un array plano de 1MB, direccionable a nivel de 1 byte. La instrucción **lw** cuenta con 32 bits para direccionar la memoria RAM pero en el board utilizado solo hay instalados 1MB de memoria por tanto solo se van a utilizar para direccionar los valores en la RAM los 20 primeros bits de esta. Nótese además que las transferencias entre la RAM y el procesador ocurren siempre en bloques de 4 bytes (32 bits).

El procesador puede ignorar cualquier dirección de memoria que no sea divisible entre 4 e interpretarla como si fuera el número divisible por 4 más cercano por debajo. O sea, las instrucciones  $lw\ R_3,0(R_0)$ ,  $lw\ R_3,1(R_0)$ ,  $lw\ R_3,2(R_0)$  y  $lw\ R_3,3(R_0)$  hacen lo mismo.

Igualmente, si un programa hace:  $lw\ R_3$ ,  $O(R_0)$ , al registro R3 se copiarán los bytes 0, 1, 2 y 3 de la RAM. S-MIPS es una arquitectura Little-Endian, que significa que, en cada palabra de 32 bits, el byte con dirección más pequeña es el menos significativo y el de dirección más grande es el más significativo. Esto luce "al revés" de cómo se escriben normalmente los números. Supongamos que los primeros bytes de la RAM tienen estos valores:

Al hacer  $lw\ R_3$ ,  $0(R_0)$ , el byte 0 de la RAM, que tiene el valor 1 (00000001) va hacia la parte menos significativa de  $R_3$  y el byte 3, con valor 0 (00000000), va hacia la más significativa. El valor final de  $R_3$  sería 29 + 20 = 513.

Las escrituras se comportan de igual forma. Si se hace:  $add\ R_3$ ,  $R_0$ , 1027,  $sw\ R_3$ ,  $0(R_0)$  se escribirán para el byte 0 de la RAM la parte menos significativa del valor 1027 y para el byte 3 la parte más significativa. 1027 es 00000000 00000000 00000100 00000011 en binario. El byte más significativo es 0 y el menos significativo es 3 (1027 = 210 + 21 + 20). Así que la memoria quedaría así:

#### Interfaz con la memoria

El módulo RAM del circuito S-MIPS Board implementa una memoria asíncrona de 1MB. Esta memoria está organizada en 65536 bloques de 16 bytes. Esta RAM es más lenta que el procesador, y le toma varios ciclos leer y escribir datos. La cantidad de ciclos que toma hacer una lectura o una escritura están, respectivamente, en las salidas RT (Read Time) y WT (Write Time) que no cambian durante la ejecución de un programa.

Aunque estas salidas sean constantes, no se deben usar sus valores "a mano" dentro del CPU. Hay que obtenerlos de la RAM. Los profesores vamos a probar distintas combinaciones de esos valores durante la verificación del procesador y este debe comportarse en concordancia.

Como la RAM tiene 65536 bloques, su entrada ADDR es de 16 bits. Después de pasados RT ciclos de CPU de establecerse esa entrada, si la entrada CS (Chip Select) está en 1 y la entrada ¬R/W está en 0, la RAM proporciona los 16 bytes del bloque seleccionado mediante las 4 salidas de 32 bits  $O_0$ ,  $O_1$ ,  $O_2$  y  $O_3$ .

Análogamente, hay 4 entradas de 32 bits,  $I_0$ ,  $I_1$ ,  $I_2$  e  $I_3$ , por las que se envían a la RAM valores para ser escritos en la dirección ADDR. Sin embargo, la escritura puede hacerse parcialmente, usando la entrada MASK.

La RAM está dividida en 4 bancos que actúan como columnas o *slices*. Cada bloque de 16 bytes de la RAM por tanto está dividido en 4 palabras de 4 bytes (32 bits). Los primeros 32 bytes de la RAM lucen así:

	Banco 0	Banco 1	Banco 2 Banco 3	
	00 01 02 03	04 05 06 07	08 09 10 11   12 13 14 15	$\leftarrow$ Bloque 0
١	16 17 16 19	20 21 22 23	24 25 26 27   28 29 30 31	← Bloque 1
	32 33 34 35	36 37 38 39	40 41 42 43   44 45 46 47	$\leftarrow$ Bloque 2
١	48 49 50 51	52 53 54 55	56 57 58 59 60 61 62 63	$\leftarrow$ Bloque 3
	:	:		:

La entrada MASK es una entrada de 4 bits que selecciona cuál o cuáles bancos van a ser modificados por una operación de escritura. El bit menos significativo de MASK selecciona el Banco 0, el más significativo selecciona el Banco 3. Por ejemplo, si la entrada MASK tiene el valor 8 (en binario 1000) y la entrada ADDR es 0, la escritura solo afectaría los bytes 12, 13, 14 y 15 de la RAM, pues estos están en el bloque 0 y en el banco 3. En esos 4 bytes se escribiría el valor de la entrada  $I_3$  (Data Input 3). Si la entrada MASK fuera 12 y ADDR fuera 2 (en binario 1100), la escritura modificaría los bytes 40, 41, 42, 43 y 44, 45, 46, 47 (bloque 2, bancos 2 y 3). En esos 16 bytes se escribirían los valores de las entradas  $I_2$  e  $I_3$ . La entrada MASK no afecta las operaciones de lectura. Las salidas  $O_0$ ,  $O_1$ ,  $O_2$ ,  $O_3$  siempre contienen el bloque completo solicitado en ADDR. Las escrituras se realizan cuando CS es 1 y ¬R/W es 1 y toman la cantidad de ciclos de CPU que indica la salida WT.

#### Caché

La implementación del procesador S-MIPS debe incluir una caché de instrucciones y una caché de datos para acelerar el proceso de lectura y/o escritura en la RAM. En ambos casos se puede aprovechar el hecho de que a partir de una sola lectura de la RAM se obtiene un bloque completo de 4 x 32bits.

Nota: En caso de no implementar ningún tipo de caché la nota máxima a obtener es de 4ptos.

#### Costo y Presupuesto

El procesador va a tener un presupuesto máximo. Cada componente utilizada tiene un costo asociado y el costo total del procesador no puede tener un precio mayor de 100. Adjunto a este PDF encontrarán un script price.py que le permite calcular el costo de un circuito, ejecute python price.py -h para ver la ayuda. Los costos específicos de cada componente se pueden consultar en el código fuente de este script.

## Evaluación

El proyecto debe realizarse de forma individual. El plazo para entregar los proyectos es el martes 1ro de junio del 2021. La entrega será a través de la plataforma evea, y debe subirse un comprimido con el archivo .circ del proyecto, y un pdf que reporte lo que hicieron, algo novedoso que quizás hayan aprendido o hecho, y las especificaciones de la implementación de la caché (en caso de haberla implementado); este reporte permitirá que el proyecto les avale como práctica laboral en caso de ser necesario. El nombre del comprimido debe seguir el formato: "MIPS\_nombre\_appelidos\_C21x".

Después de la entrega, se realizará una revisión oral, acordando previamente una cita para exponer con el profesor de clase práctica (plazo de exposición desde el 1ro de junio hasta el viernes 18 de junio). Se puede entregar y revisarse en cualquier momento antes de la expiración del plazo si se ponen de acuerdo con el profesor.

Pasar todos los casos de prueba es un requisito para realizar la revisión oral. El proyecto no se aprueba si el circuito no ha pasado todas las pruebas antes de o en el día de la entrega. Ninguno de los casos de prueba obligatorios comprueba la existencia y/o funcionamiento de una memoria caché. La nota del proyecto se decide en la revisión oral.