
VHDL Kompakt



Andreas Mäder

Universität Hamburg – Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme

http://tams-www.informatik.uni-hamburg.de

Inhaltsverzeichnis

1	Kor	zepte von VHDL	1
	1.1	Entwurfsparadigmen	1
	1.2	Bibliotheken und compilierbare Einheiten	3
		1.2.1 Package	4
		1.2.2 Entity	4
		1.2.3 Architecture	5
		1.2.4 Configuration	7
	1.3	Simulation	9
2	Dat	entypen 1	[]
	2.1	Skalare	[]
	2.2	komplexe Typen	13
	2.3	Untertypen und Alias	19
	2.4	Attribute	2(
3	Bez	eichner und Deklarationen	23
4	Aus	drücke	26
5	Seq	uenzielle Beschreibungen	3(
	5.1	<u> </u>	3]
	5.2		36
6	Sign	nale	1 1
	6.1		1 1
	6.2	Signalzuweisungen im Prozess	12
	6.3		14
	6.4	Attribute	17
7	Kor	kurrente Beschreibungen	18
8	Stru	ıkturbeschreibungen 5	52
	8.1		52
			55
			55
			58
	8.2	e e	5(

INHALTSVERZEICHNIS

9	Bibliotheken und Packages	62
	9.1 Package	62
	9.2 VHDL-Einheiten, Dateien und Bibliotheken	64
A	Syntaxbeschreibung	66
	A.1 Übersicht	66
	A.2 Bibliothekseinheiten	69
	A.3 Deklarationen / Spezifikationen	73
	A.4 sequenzielle Anweisungen	87
	A.5 konkurrente Anweisungen	100
	A.6 Sprachstandard	107
	A.7 std_logic_1164	109
	A.8 numeric_std / numeric_bit	110
	A.9 textio	112
	A.10 std_logic_textio	112
	A.11 Attribute	113
	A.12 reservierte Bezeichner	114
	Literaturverzeichnis	115
	Index	118

Kapitel 1

Konzepte von VHDL

VHDL ist eine Hardwarebeschreibungssprache; dabei steht der Name für:
VHSIC Hardware Description Language
Very High Speed Integrated Circuit

VHDL wurde 1983 vom amerikanischen Department of Defense initiiert und ist seit Ende 1987 als IEEE Standard 1076 genormt [IEEE87]. Inzwischen ist VHDL die *Standard*-Hardwarebeschreibungssprache. Der Sprachstandard (Syntax und Semantik) wird regelmäßig überarbeitet [IEEE93a, IEEE00b], daneben wurden Erweiterungen vorgenommen, die zusätzliche Aspekte behandeln, wie

- die Modellierung von Hardware und Zellbibliotheken [IEEE93b, IEEE95, IEEE00a]
- die Synthese von Hardware [IEEE97, IEEE99b]
- mathematische Typen und Funktionen [IEEE96]
- die Modellierung und (Co-) Simulation analoger Schaltungen [IEEE99a]

1.1 Entwurfsparadigmen

Die Sprache VHDL dient der Beschreibung und Simulation digitaler Systeme und deren Umgebung. Das Entwurfsziel kann ein FPGA, ein ASIC oder eine ganze Platine sein. Alle, während des Entwurfsvorgangs anfallenden Beschreibungen der Schaltung, werden von Sprachumfang abgedeckt. Dabei ist die Schaltung jederzeit simulierbar. In VHDL sind die folgenden Konzepte verwirklicht:

Hierarchie Die Unterteilung des Entwurfs in (Teil-)Komponenten wird unterstützt. Der Gesamtentwurf wird dann hierarchisch aus diesen Teilen zusammengesetzt. Die Komplexität dieser Teile kann vom einfachen Gatter (z.B. NAND) bis hin zu komplexen Funktionseinheiten (z.B. Prozessorkern) reichen.

Modelle Jede Design-Einheit (Entity) kann auf unterschiedliche Weise beschrieben sein. Dabei ist grundsätzlich zwischen folgenden Möglichkeiten zu unterscheiden:

Verhalten ist die algorithmische Beschreibung mit den Mitteln einer höheren Programmiersprache. Sowohl sequenzielle als auch parallele Abläufe können modelliert werden.

1. Konzepte von VHDL

Datenfluss beschreibt den Aufbau von Datenpfaden, wobei die Operationen auf den Daten als *elementare* Funktionen vorhanden sind — Mischform zwischen Strukturund Verhaltensbeschreibung.

Struktur ist die direkte Umsetzung von Schaltplänen. Komponenten werden in einer Hierarchie miteinander verbunden.

Durch die Definition benutzereigener Datentypen kann die Aufgabe unabhängig von konkreten Hardwarerealisierungen spezifiziert werden.

Datenhaltung Das in der Sprache benutzte Bibliothekskonzept erlaubt:

- den Zugriff auf gemeinsame Datenbestände durch Arbeitsgruppen
- die Wiederverwendung bestehender (Teil-)Entwürfe
- das Einbinden herstellerspezifischer Bibliotheken (z.B. für Standardzellen)

Alternativen — Schlagwort: *exploring the design-space* Die Trennung von Schnittstelle und der Implementation der Schaltung ermöglicht Entwurfsalternativen. Zu einer Schnittstelle können mehrere Realisierungen existieren, die sich meist auch hinsichtlich des Abstraktionsgrads unterscheiden.

Abstraktionsebenen

Im Entwurf werden verschiedene Abstraktionsebenen unterschieden, auf jeder Ebene dienen unterschiedlichste Beschreibungsformen dazu das Verhalten zu modellieren. Komplexe Modelle lassen sich aus Strukturen elementarer Elemente hierarchisch aufbauen. Jedes dieser "Primitive" ist wiederum eine komplexe Beschreibung der nächstniedrigeren Ebene. Zusätzlich zu den Strukturbeschreibungen werden zum Teil auch geometrische Strukturen benutzt, die, als Repräsentation eines späteren Layouts, die Anordnung der Teile beschreiben.

	Verhalten	Struktur	aus
Architekturebene	Leistungsanforderungen	Netzwerk	Prozessoren, Speicher
			Busse, Controller
Algorithmen- /	Algorithmen	Blockschaltbild	Hardware Module
funktionale Ebene	formale Funktionsbeschr.		
Register-Transfer	Daten- und Steuerfluss	RT-Diagramm	Register, Multiplexer
Ebene	endliche Automaten		Decodierer, ALUs
Logikebene	boole'sche Gleichungen	Logiknetzliste	Flipflops, Gatter
elektrische Ebene	Differenzialgleichungen	elektr. Schaltbild	Transistoren, Kondensatoren
			Dioden, Widerstände

Entwurfsvorgehen

Der eigentliche Entwurfsprozess, bei Verwendung von VHDL, entspricht einem *top-down* Vorgehen.

Algorithmendesign Ausgangspunkt ist die Verhaltensbeschreibung der Schaltung, deren Funktionalität durch Simulationen geprüft wird. So können verschiedene Algorithmen implementiert und miteinander verglichen werden.

Auf oberster Ebene ist dies eine Beschreibung der zu entwerfenden ICs oder Systems, sowie eine Testumgebung, die das Interface zu der Schaltung darstellt.

Top-Down Strukturierung Im weiteren Vorgehen wird die Schaltung in Funktionsblöcke gegliedert, so dass man eine Strukturbeschreibung erhält.

Diese Vorgehensweise – Algorithmischer Entwurf von Funktionseinheiten, hierarchische Verfeinerung und Umsetzung in Strukturbeschreibungen – wird rekursiv ausgeführt, bis man letztendlich bei Elementen einer Zellbibliothek angekommen ist und die Schaltung praktisch realisiert werden kann.

Durch den Einsatz von Synthesewerkzeugen wird die Entwurfsaufgabe (auf den unteren Abstraktionsebenen) dabei zunehmend vereinfacht: ausgehend von Verhaltensbeschreibungen werden Netzlisten für Zielbibliotheken generiert. Derzeitiger Stand der Technik ist, dass die Synthese für Logik (Schaltnetze) und für endliche Automaten problemlos beherrscht wird. Für die Synthese komplexerer Algorithmen gibt es viele gute Ansätze, die zumindest bei Einschränkungen auf bestimmte Anwendungsfelder (Einschränkung des Suchraums), mit den Entwürfen guter Designer konkurrieren können.

1.2 Bibliotheken und compilierbare Einheiten

Die Entwürfe sind in Bibliotheken organisiert, wobei die Bibliotheken jeweils compilierten und durch den Simulator ausführbaren VHDL-Code enthalten. Bibliotheken können folgende vier Teile enthalten:

package : globale Deklarationen

entity : Design – Sicht von Außen (black box)

architecture : Design Implementation

configuration: Festlegung einer Design-Version (Zuordnung: entity – architecture)

Neben herstellereigenen- und benutzerdefinierten Bibliotheken gibt es zwei Standardbibliotheken:

WORK : Default-Bibliothek des Benutzers. Wenn nicht anders angegeben, dann ist

WORK die Bibliothek, mit der die Programme arbeiten.

STD : enthält die beiden Packages STANDARD und TEXTIO mit vordefinierten Da-

tentypen und Funktionen.

Compilation, Elaboration und Simulation, Synthese

VHDL-Beschreibungen werden in mehreren Schritten bearbeitet:

- 1. Die *Analyse* (Compilation) prüft die Syntax und die Konsistenz des VHDL-Codes und schreibt die Ausgabe (in einem programmspezifischen Format) in die entsprechende Bibliothek, normalerweise WORK.
- 2. Vor der weiteren Verarbeitung muss die Hierarchie aufgelöst und parametrisierbare Elemente entsprechend bearbeitet werden. Dieser Schritt der *Elaboration* wird oft gemeinsamen mit der nachfolgenden Simulation oder Synthese ausgeführt.
- 3. Bei der *Simulation* von Elementen wird dann die Funktion der eingegebenen Schaltung überprüft.
 - Bei der *Synthese* wird der (zuvor simulierte) VHDL-Code so umgesetzt, dass er letztendlich als Hardware (FPGA, ASIC) realisiert wird.

Die genaue Vorgehensweise hängt von den jeweils vorhandenen Programmen ab, für die Simulation wären dies beispielsweise:

Simulator		Analyse	Elaboration	Simulation
SYNOPSYS	VSS	vhdlan		vhdlsim, vhdldbx
	Cyclone	vhdlan	cylab	cysim
	Scirocco	vhdlan	scs	scsim
CADENCE	Leapfrog	cv	ev	sv
	NC-Sim	ncvhdl	ncelab	ncsim
MENTOR GRAPHICS	ModelSim	vcom		vsim

1.2.1 Package

Deklarationen die in mehreren Entwürfen benutzt werden, z.B.: Komponenten, Unterprogramme (Funktionen, Prozeduren) oder Typen, Konstanten, Dateien..., lassen sich in Packages sammeln und in Bibliotheken hinterlegen.

Neben eigenen Bibliotheken werden so auch die Zellbibliotheken der ASIC-Hersteller ausgeliefert. Auch die Hersteller von CAD-Software stellen Hilfsroutinen und Funktionen als Packages bereit, die den Umgang mit den Werkzeugen erleichtern.

Die Handhabung von Bibliotheken und die Syntax von package-Deklarationen ist im abschließenden Kapitel 9 ab Seite 62 beschrieben.

1.2.2 Entity

Ein entity definiert für eine Komponente des Entwurfs die externe Sichtweise. Dabei werden der Name, die Ein- und Ausgänge und zusätzliche Deklarationen festgelegt. Die interne Realisierung wird dann als, der Entity zugehörige, architecture beschrieben. Eine entity kann als Komponente anderer Entwürfe in deren Hierarchie eingebunden werden.

Syntax

```
entity \langle entityId \rangle is
    ⟨generic declaration⟩
     ⟨port declaration⟩
    (local declarations)
                                                                                         normalerweise nicht benutzt
   ⟨passive statements⟩ ]
end [entity] [\langle entityId\rangle];
⟨generic declaration⟩ ::=
                                                                                                                 Parameter
   generic ( \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle] { ;
                  \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle]} );
⟨port declaration⟩
                                                                                                     Ein- und Ausgänge
       port ( \langle port list \rangle
                                         : \lceil \langle mode \rangle \rceil
                                                          \langle typeId \rangle
                                                                       [:=\langle expression \rangle] \{ ;
                                         : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle]} );
                  ⟨port list⟩
⟨mode⟩ ::= in|out|inout|buffer
                                                                                                                "Richtung"
```

Die Entity-Deklaration kann neben den Ein- und Ausgängen (ports) auch Parameter der Entity (generics) festlegen. Mit ihnen lassen sich interne Eigenschaften und Wortbreiten einstellen. In den Architekturen entsprechen die Generics dann Konstanten. Beispiele dazu folgen in Kapitel 8, ab Seite 58 und 60. Das nachfolgende Beispiel deklariert einen Bitvergleicher.

Beispiel



1.2.3 Architecture

Eine Architektur beschreibt das Verhalten, bzw. die interne Realisierung einer vorher analysierten entity. Dabei können mehrere Architekturen für eine entity deklariert werden (Unterstützung von Alternativen), die Auswahl einer bestimmten architecture erfolgt dann später über eine configuration.

Syntax

```
architecture \langle architectureId \rangle of \langle entityId \rangle is [\langle local\ declarations \rangle] begin \langle statements \rangle end [architecture]\ [\langle architectureId \rangle]; \langle local\ declarations \rangle ::= \{use\ \langle \dots \rangle \ \} \mid \{use\ \langle \dots
```

Der Deklarationsteil definiert Typen, Unterprogramme und Konstanten, die in dieser Architektur benötigt werden, während die Anweisungen 〈statements〉 das eigentliche Design beschreiben. Für diese Beschreibung gibt es drei Stile: Verhalten, Datenfluss, Struktur. Innerhalb des Anweisungsteils kann einer oder eine beliebige Kombination dieser Stile benutzt werden.

Verhalten

Das Grundkonstrukt der Verhaltensbeschreibung ist der process:

interner Aufbau Ein VHDL-Prozess ist einem sequenziellen Task einer Programmiersprache vergleichbar, mit den üblichen Konzepten:

- sequenzielle Abarbeitung der Anweisungen
- Kontrollanweisungen zur Steuerung des Ablaufs

1. Konzepte von VHDL

- Verwendung lokaler Variablen, -Datentypen
- Unterprogrammtechniken (Prozeduren und Funktionen)

Aktivierung Da das Ziel der VHDL Beschreibung ein durch den Simulator ausführbares Verhalten ist, gibt es spezielle Konstrukte, die festlegen wann der Prozess zu aktivieren ist — im Gegensatz zu Programmen in herkömmlichen Sinne sind Hardwareelemente *immer*, *gleichzeitig* aktiv.

Ein Prozess hat deshalb entweder eine *sensitivity list* oder enthält *wait*-Anweisungen. Beide Methoden bewirken, dass bei der Änderung von Eingangswerten der Architektur der Prozess von Simulator aktiviert wird, die Anweisungen sequenziell abgearbeitet werden und dadurch neue Ausgangswerte erzeugt werden.

Ein-/Ausgabe Nur über *Signale* können Prozesse nach außen hin aktiv werden. Diese Signale können zum einen Ein- und Ausgänge der Schaltung sein, zum anderen können auch mehrere Prozesse über (architektur-)interne Signale kommunizieren.

In Gegensatz zu den Signalen können die *Variablen* des Prozesses nur prozessintern verwendet werden und stellen so etwas wie lokalen Speicher dar.

Um Parallelitäten im Verhalten einer architecture zu beschreiben, können innerhalb des Anweisungsteils beliebig viele Prozesse beschrieben werden.

Beispiel

```
architecture ARCH_BEHAV of COMPARE is
begin
P1: process (A, B) Prozess, sensitiv zu Eingängen A und B
begin
if (A = B) then
C <= '1' after 1 ns;
else
C <= '0' after 2 ns;
end if;
end process P1;
end architecture ARCH_BEHAV;
```

Datenfluss

Bei dieser Beschreibung wird der Datenfluss über kombinatorische logische Funktionen (Addierer, Komparatoren, Decoder, Gatter...) modelliert.

```
architecture ARCH_DATFL of COMPARE is
begin


C <= not (A xor B) after 1 ns;
Datenfluss von Eingängen, über
end architecture ARCH_DATFL;
xor und not, zum Ausgang
```

Struktur

Strukturbeschreibungen sind Netzlisten aus Bibliothekselementen: diese Elemente werden instanziiert und über Signale miteinander verbunden.

Beispiel

```
architecture ARCH_STRUC of COMPARE is
  signal I: bit;
                                                                           lokales Signal
                                                                Komponentendeklaration
  component XR2 is
                                                                  der Bibliothekselemente
    port (X,Y: in bit; Z: out bit);
  end component XR2;
  component INV is
    port (X: in bit; Z: out bit);
  end component INV;
begin
                                                               Beschreibung der Netzliste
  I0: XR2 port map (A,B,I);
                                                             Benutzung der Komponenten
  I1: INV port map (I,C);
end architecture ARCH_STRUC;
```



1.2.4 Configuration

Durch Konfigurationen kann der Entwerfer zwischen verschiedenen Design-Alternativen und -Versionen auswählen. Dabei bestimmt eine Konfiguration, welche Realisierung – von möglicherweise mehreren vorhandenen Architekturen – für ein Entity aus der Bibliothek, benutzt wird. Dabei kann ein Konfiguration zwei Arten hierarchischer Zuordnungen enthalten:

- Auf oberster Ebene wird eine Architektur für die top-level Entity ausgewählt.
- Innerhalb der Architektur werden für instanziierte Komponenten Paare aus Entity und Architektur bestimmt. Diese *Bindung* der Komponenten kann beliebig weit in die Hierarchie hinein stattfinden.

Existiert zu einer entity keine expliziten Konfiguration, so wird jeweils die (zeitlich) zuletzt analysierte Architektur benutzt — die *null* Konfiguration.

1. Konzepte von VHDL

Syntax

```
configuration \langle configurationId \rangle of \langle entityId \rangle is
   for \(\lambda \text{architectureId}\rangle\)
      {\component configuration\}
   end for;
end [configuration] [(configurationId)];
⟨component configuration⟩ ::=
   for \( instance \): \( componentId \)
                                \lceil \langle libraryId \rangle . \rceil \langle entityId \rangle \lceil (\langle archId \rangle) \rceil \lceil \langle mapping \rangle \rceil ; \rceil
             use entity
             use configuration [\langle libraryId \rangle.] \langle configId \rangle
                                                                                                        [\langle mapping \rangle];
      for \( architectureId \)
          {\langle component configuration \rangle }
         end for;
   end for;
\langle instance \rangle ::= \langle label \rangle \{, \langle label \rangle \} \mid others \mid all
\langle mapping \rangle ::= [\langle generic map \rangle] [\langle port map \rangle]
```

In dem nachfolgenden Beispiel wird die entity COMPARE in einer ALU benutzt (strukturelle Beschreibung der architecture ... of ALU).

Beispiel

```
entity ALU is
                                                             Entity Beschreibung der ALU
 port (opcode: ...
end entity ALU;
architecture FIRST of ALU is
                                               Architektur der ALU (Strukturbeschreibung)
    component COMPARE is
      port (A, B: in bit; C: out bit);
    end component COMPARE;
 begin
   I0: COMPARE port map (S, D, Q);
                                                           Instanz IO der entity COMPARE
  end architecture FIRST;
  configuration FAST_ALU of ALU is
                                                         Architektur die konfiguriert wird
    for FIRST
      for IO: COMPARE use entity WORK.COMPARE(ARCH_BEHAV);
                                              legt Entitynamen und dessen Architektur fest
  end configuration FAST_ALU;
```

Da Konfigurationen separate Entwurfseinheiten sind, können sie auch direkt für die Simulation benutzt werden. In obigem Beispiel wäre es möglich diese Konfiguration zu simulieren als: $\langle mySimulator \rangle$ WORK.FAST_ALU

Später in dem Abschnitt zur Hierarchie 8.1.2, ab Seite 55, werden Konfigurationen noch genauer vorgestellt.

1.3 Simulation

Die Simulation von VHDL-Schaltungen (Entity + Architektur) ist integraler Bestandteil der Semantik. In dem Sprachstandard wird deshalb auch ein Simulationsalgorithmus definiert, dessen Verhalten die Abarbeitung konkurrenter und sequenzieller VHDL-Codeabschnitte definiert.

Für den Simulator besteht eine VHDL-Beschreibung aus einer Menge konkurrent aktiven Codes — wie bei der Hardware: Funktionseinheiten arbeiten gleichzeitig! Wie oben bei den Architekturen beschrieben, können dies Anweisungen einer Datenflussbeschreibung, Instanzen in einer hierarchischen Modellierung oder Prozesse sein. Die Prozesse wiederum, begrenzen sequenziell abzuarbeitenden Code, der in Verhaltensbeschreibungen benutzt wird. Der VHDL-Simulationsalgorithmus beschreibt jetzt das prinzipielle Verfahren, wie die konkurrenten Modelle vom Simulator behandelt werden müssen, damit das Ergebnis unabhängig von der sequenziellen Abarbeitungsreihenfolge des Programms ist.

Für die Simulation wird ein ereignisgesteuerter Simulator angenommen, der eine zentrale Liste (*Schedule*) besitzt in der zukünftige Ereignisse stehen. Diese wurden durch den bisherigen Verlauf der Simulation erzeugt. Zwei Arten von Ereignissen sind möglich:

- 1. Wertewechsel von Signalen (Verbindung der konkurrenten Teile untereinander): Ereignis = Zeitpunkt + Signal + Wert
- 2. Abarbeitung von sequenziellem Code in einem Prozess: Ereignis = Zeitpunkt bzw. Bedingung + Prozess + Einsprungstelle

Eine fiktive Zeiteinheit (*delta*-Time) erlaubt die Behandlung von Signalzuweisungen ohne Verzögerungszeit. Dadurch kann der Simulator die Grundschleife der Simulation mehrfach durchlaufen, ohne dass die simulierte Zeit fortschreitet. Um die Wirkungsweise von Signalzuweisungen besser zu verstehen, ist der Simulationszyklus hier kurz skizziert:

- 1. Aktivierung des Zyklus zu einem Zeitpunkt t_0 . Alle Ereignisse, die für diesen Zeitpunkt im Schedule sind, sind abzuarbeiten. Dazu werden alle Signalzuweisungen des Schedule ausgeführt und die neu berechneten Werte der Signale gespeichert.
- 2. Parallele Anweisungen, die diese Signale als Eingänge benutzen zu den Signalen sensitiv sind –, müssen in diesem Zyklus ausgeführt werden. Zusammen mit Prozessen aus dem Schedule wird so eine Menge aktiver Anweisungen bestimmt.
- 3. Jede dieser konkurrenten Anweisungen / Prozesse wird von dem Simulator abgearbeitet. Die Signalwerte werden der unter Schritt 1. berechneten Datenstruktur entnommen. Wenn die Simulation der Anweisungen neue Ereignisse erzeugt, dann werden diese in extra Datenstrukturen verwaltet.
 - Wegen dieser Trennung können sich die Signalwerte innerhalb eines Simulationszyklus nicht ändern die Abarbeitung ist unabhängig von der Reihenfolge.
 - Der sequenzielle Code in Prozessen wird, beginnend an der Einsprungstelle, so lange abgearbeitet, bis der Prozess terminiert. Gerät die Abarbeitung in eine Endlosschleife, dann... hat man ein Problem.
- 4. Nach der Abarbeitung aller aktiven Anweisungen ist der Zyklus für den Zeitpunkt t_0 abgeschlossen. Die simulierten Ereignisse werden entfernt und "neue Ereignisse" aus Schritt 3. werden im Schedule wirksam.

1. Konzepte von VHDL

• Die simulierte Zeit schreitet fort und der nächste Zyklus beginnt mit Schritt 1. Waren bei den unter 3. berechneten Ereignissen welche ohne Zeitfortschritt, beispielsweise Signalzuweisungen ohne Verzögerungszeit, dann spricht man von einem *delta-*Zyklus und die aktuelle Zeit ist $t_0 + \delta$. Ansonsten schreitet die simulierte Zeit bis zum nächsten t_1 fort.

Dieser Algorithmus beschreibt ein Modell, das ein VHDL-Designer "vor Augen" haben sollte, um die Abarbeitung von Signalzuweisungen und Prozessen in der Simulation zu verstehen. Die tatsächlich in den Simulatoren implementierten Algorithmen können allerdings stark davon abweichen. Insbesondere für eine schnelle Simulation (Programmlaufzeit), sind andere Vorgehensweisen, die nicht auf (dynamischen) Ereignislisten basieren, besser geeignet. Meist hat der Entwerfer in der Simulation verschiedene Möglichkeiten zwischen sehr kompatiblen Modi, die man für das Debugging braucht, und stark optimierten Algorithmen zu wählen.

Kapitel 2

Datentypen

VHDL ist eine stark *typisierte* Sprache, d.h. Konstante, Variablen und Signale haben einen, durch deren Deklaration festgelegten Typ. Bei der Codeanalyse wird die Konsistenz der Datentypen bei Operationen und Zuweisungen überprüft. Gegebenenfalls müssen *Konvertierungsfunktionen* benutzt werden.

Die Typen des Package standard sind immer bekannt (= Sprachstandard). Im praktischen Umgang mit VHDL werden meist noch weitere Typen, beziehungsweise Deklarationen, aus zusätzlichen Packages gebraucht:

Package	Bibliothek
textio	std
std_logic_1164	ieee
std_logic_textio	ieee
<pre>numeric_std, numeric_bit</pre>	ieee

2.1 Skalare

Die einfachen VHDL-Datentypen sind denen in Standard-Programmiersprachen vergleichbar:

character entspricht dem ISO 8859-1 Zeichensatz, die darstellbaren Zeichen werden dabei in einfache Hochkommas eingeschlossen: '0'...'9', 'a'...'z', 'A'...'Z' usw.¹

bit Die beiden logischen Werte '0' und '1' sind bit Literale.¹

std_logic / std_ulogic Der "IEEE Standard 1164" [IEEE93b] ist extern definiert: in der Bibliothek ieee, Package std_logic_1164. Dort wird ein Logiksystem mit neun Signalwerten, bzw. Treiberstärken definiert, das für die Simulation und Synthese von Hardware besser geeignet ist als der Typ Bit. Die Werte sind im einzelnen:

```
'U' noch nicht initialisiert
```

- 'X' treibend unbekannt
- '0' treibend *logische* 0
- '1' treibend *logische* 1
- 'Z' hochohmig für Busse mit three-state
- 'W' schwach unbekannt
- 'L' schwach logische 0
- 'H' schwach logische 1
- '-' don't care für Logiksynthese

Zusammen mit den Datentypen, die ja auch Werte für die Modellierung von threestate Bussen beinhaltet, ist eine Auflösungsfunktion definiert, die mehrere Treiber auf einer Leitung zulässt, siehe Abschnitt 6.3, Seite 44. std_ulogic ist ohne, std_logic mit Auflösungsfunktion — im Allgemeinen benutzt man den Typ std_logic.

boolean die beiden boole'schen Werte: true und false.

integer Zahlen sind möglich von $-2^{31} - 1$ bis $+2^{31} - 1$ (-2147483647 bis +2147483647). Die Default-Zahlendarstellung ist dezimal; bei der Benutzung anderer Zahlenbasen wird explizit angegeben:

```
binär 2#...#
oktal 8#...#
hexadezimal 16#...#
```

Format

```
[+|-][\langle base \rangle \#] \langle number \rangle [\#] [e[+] \langle exp \ number \rangle]
```

Zu integer sind noch zwei Untertypen definiert: positive : 1...n natural : 0...n

real Zahlen sind möglich von -1.0e + 38 bis +1.0e + 38, die Default-Zahlendarstellung ist dezimal.

Format

```
[+|-]\left[\left\langle \mathit{base}\right\rangle \#\right]\left\langle \mathit{number}\right\rangle .\left\langle \mathit{number}\right\rangle \left[\#\right]\left[\left.\mathsf{e}\left[+|-\right]\right\langle \mathit{exp}\ \mathit{number}\right\rangle \right]
```

time / physikalische Typen Zusätzlich zu den Wertangaben erlaubt VHDL auch noch die Angabe physikalischer Maßeinheiten, die als Umrechnungsfaktoren benutzt werden.

In dem Sprachstandard ist der Typ time vordefiniert, der Zeitangaben modelliert, z.B. Verzögerungszeiten: C <= ... after 2 ns;

Format

```
⟨real expression⟩ fs|ps|ns|us|ms|sec|min|hr
```

Aufzählungstypen Um die Aufgabenstellung unabhängig von speziellen technischen Codierungen beschreiben zu können, kann der Benutzer beliebige Aufzählungstypen definieren.²

²Alle vordefinierten Typen sind im Sprachstandard als Aufzählungstypen vordefiniert.

Syntax

```
type \langle \textit{typeId} \rangle is ( \langle \textit{enumLiteral} \rangle {,\langle \textit{enumLiteral} \rangle} );
```

Dabei können für *(enumLiteral)* beliebige Bezeichner (erstes Beispiel) aber auch Literale (character Literale im zweiten Beispiel) benutzt werden.

Beispiel

```
type AMPEL is (ROT, GELB, GRUEN); für Ampelsteuerung
type FOURVAL is ('X', '0', '1', 'Z'); vierwertige Logik für Simulation
```

2.2 komplexe Typen

Array Wie in Programmiersprachen bestehen Arrays aus durchnummerierten Elementen gleichen Typs. Zu den skalaren Standardtypen sind folgende Array-Typen vordefiniert:

```
string Array Typ zu character — in standard type string is array (positive range <>) of character;
bit_vector Array Typ zu bit — in standard type bit_vector is array (natural range <>) of bit;
std_logic_vector / std_ulogic_vector als Array zu std_logic, bzw. std_ulogic type std_logic_vector is array (natural range <>) of std_logic; type std_ulogic_vector is array (natural range <>) of std_ulogic;
signed / unsigned Mit den Bitvektoren (bit-, std_logic_vector) sind zwar logische Operationen möglich, aber Zahlendarstellung und Arithmetik sind nicht definiert. Dazu wird entweder das Package numeric_std oder numeric_bit benötigt! type signed is array (natural range <>) of std_logic|bit; type unsigned is array (natural range <>) of std_logic|bit;
```

Zusammen mit den Typen werden die arithmetischen Operatoren für eine Zahlendarstellung als 2'Komplement- und als vorzeichenlose Zahl festgelegt. Die Operatoren sind auf Seite 27 beschrieben.

Die Deklaration eigener Array Typen besteht dabei aus der Angabe des Arraytyp-Namens, der Beschreibung des Index (der Indices bei mehrdimensionalen Arrays) durch Index-Typ(en) und Index-Bereich(e) und der Angabe des Element-Typs.

Syntax

Nachfolgend werden einige Eigenschaften von Arrays anhand von Beispielen genauer erläutert.

Index-Typen Neben den üblichen Integer-Indices können auch eigene Aufzählungstypen (-untertypen) benutzt werden.

Beispiel

Benutzung als Laufindex Indices können innerhalb von Schleifen über Variablen inkrementiert/dekrementiert werden.

Beispiel

```
process ...
  variable INFO : bit_vector (0 to 49);
  variable START : integer;
  variable OUTBYTE : bit_vector (0 to 7);
begin
  for I in 0 to 7 loop
    OUTBYTE(I) := INFO(I + START);
  end loop;
end process;
```

Unbegrenzte Indices Oft werden Indices über den gesamten Wertebereich eines Typs deklariert und dann später bei der Deklaration von Objekten werden erst die Bereichseinschränkungen vorgenommen.

Beispiel

```
type bit_vector is array (natural range <>) of bit;
...
Deklaration aus standard
variable BYTE: bit_vector (0 to 7);
```

Index-Bereiche Bei der Angabe ganzer Bereiche – meist durch Integer-Bereiche – ist die *Laufrichtung* des Index' wichtig.

Array-Zuweisungen können über die *Position*, den *Namen* oder gemischt erfolgen.

Syntax

Beispiel

```
variable C
                      : bit_vector (0 to 3);
variable H, I, J, K: bit;
mögliche Zuweisungen
C := "1010";
                                                                                   4-bit string
C := H \& I \& J \& K;
                                                                               Konkatenation
C := ('1', '0', '1', '0');
                                                                                     Aggregat
Aggregatzuweisungen
C := ('1', I, '0', J \text{ or } K);
                                                                                      Position
C := (0 \Rightarrow '1', 3 \Rightarrow J \text{ or } K, 1 \Rightarrow I, 2 \Rightarrow '0');
                                                                                        Name
C := ('1', I, others => '0');
                                                                                     gemischt
```

Ausschnitte werden über die Indizes gebildet.

Beispiel

```
variable A: bit_vector (3 downto 0);
variable B: bit_vector (8 downto 1);
...
B(6 downto 3) := A;
4 bit Slice von A
```

Mehrdimensionale Arrays werden durch Aufzählung von Indexbereichen erzeugt.

Beispiel

Es lassen sich auch Arrays von Arrays bilden; die Indizes werden hierbei getrennt

behandelt.

Beispiel

Array Untertypen lassen sich zu bestehenden Arrays, bzw. zu unbegrenzten Arrays definieren.

Beispiel

Record Elemente verschiedener Typen (Skalare oder zusammengesetzte Typen) können mit Hilfe von Records zusammengefasst werden, um abstrakte Datenmodelle zu bilden. Die einzelnen Felder des Records werden über die Namen dereferenziert.

Syntax

```
type TWO_DIGIT is record
    SIGN : bit;
MSD : integer range 0 to 9;
LSD : integer range 0 to 9;
end record TWO_DIGIT;
...
process ...
    variable ACNT, BCNT: TWO_DIGIT;
begin
    ACNT.SIGN := '1';
    ACNT.MSD := 1;
    ACNT.LSD := ACNT.MSD;
    ...
BCNTR := TWO_DIGIT'('0',3,6);
    Aggregat, Typ-qualifiziert
    ...
Aggregat, Typ-qualifiziert
```

Dateitypen Die Sprache VHDL erlaubt die Deklaration beliebiger Dateitypen und -Objekte, sowie den Lese- und Schreibzugriff auf diese Dateien. Die Handhabung des Dateizugriffs hat sich in den Standards '87 [IEEE87] und '93 [IEEE93a] allerdings geändert, außerdem ist die Implementation an den Simulator gebunden — die Dateien sind i.A. nicht portabel.

Syntax

```
type \langle typeId \rangle is file of \langle base\ typeId \rangle;
```

Deshalb sollte man *Textdateien* benutzen, für deren Handhabung das package TEXTIO vordefiniert ist. Dort sind die Datentypen text und line deklariert, sowie Funktionen die den (aus Programmiersprachen gewohnten) Zugriff auf Textdateien erlauben; so ist es beispielsweise möglich Testvektoren aus einer Datei einzulesen und in der Simulation zu benutzen.

TEXTIO

```
type line is access string;
                                                                                                                          Typen
type text is file of string;
                                                                                                                        Dateien
file input : text open read_mode is "STD_INPUT";
file output : text open write_mode is "STD_OUTPUT";
                    (\langle lineVar \rangle, \langle vhdlObj \rangle [, \langle status \rangle]);
read
readline
                    (\langle fileObj \rangle, \langle lineVar \rangle);
                    (\langle lineVar \rangle, \langle vhdlObj \rangle [, right|left, \langle width \rangle]);
write
write
                    (\langle lineVar \rangle, \langle realObj \rangle [, right|left, \langle width \rangle, \langle digits \rangle]);
                    (\langle lineVar \rangle, \langle timeObj \rangle [, right|left, \langle width \rangle, \langle unit \rangle]);
write
                    (\langle fileObj \rangle, \langle lineVar \rangle);
writeline
                    (\langle file0bj \rangle)
                                                                                             : boolean
endfile
zusätzlich in
                       ieee.std_logic_textio
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
                                                                                                                              bin.
 read
                                                          [,\langle status\rangle]);
hread
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
                                                          [,\langle status\rangle]);
                                                                                                                             hex.
oread
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
                                                          [,\langle status\rangle]);
                                                                                                                              oct.
                                                          [, right | left, \langle width \rangle]);
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
 write
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
                                                          [, right|left, \langle width \rangle ]);
hwrite
                    (\langle lineVar \rangle, \langle vhdl0bj \rangle)
owrite
                                                          [, right|left, \langle width \rangle]);
```

In dem Beispiel einer Testumgebung werden zwei Zahlen aus einer Datei gelesen und ein Ergebnis in eine Ausgabedatei geschrieben.

Beispiel

```
use std.textio.all;
signal M, N, P
                : integer;
FILE_P: process
  file IN_DAT
                     : text open read_mode is "testdat.in";
                                                                        Eingabedatei
  file OUT_DAT : text open write_mode is "testdat.out";
                                                                       Ausgabedatei
  variable LI, LO : line;
  variable MV, NV, PV : integer;
begin
  while not (endfile(IN_DAT)) loop
                                                                   bis zum Dateiende
                                                                  liest Zeile aus Datei
    readline (IN_DAT, LI);
    read (LI, MV); M <= MV;</pre>
                                                                 liest Werte aus Zeile
   read (LI, NV); N <= NV;</pre>
                                                                     Format: \langle M \rangle \langle N \rangle
    wait for 10 ns; PV := P;
                                      write (LO, PV);
                                                                 schreibt Wert in Zeile
    writeline (OUT_DAT, LO);
                                                                schreibt Zeile in Datei
  end loop;
  file_close(IN_DAT);
  file_close(OUT_DAT);
  wait:
end process FILE_P;
```

Zugriffstypen Wie Zeiger in Programmiersprachen können Zugriffstypen dazu benutzt werden dynamisch Speicherstrukturen zu allozieren. Variablen vom Typ access sind Zeiger auf skalare oder komplexe Datenstrukturen.

Syntax

```
type \langle typeId \rangle is access \langle base\ typeId \rangle;
```

Für die Arbeit mit Zugriffstypen sind zwei Operatoren definiert.

new wird bei *Zuweisungen* an eine Variable des Zugriffstyps benutzt, um Speicher anzufordern; dabei sind Initialisierungen möglich. Bei Zeigern auf unbeschränkte Array-Typen, wie z.B. bei string, sind Bereichseinschränkungen notwendig.

deallocate gibt die Speicherbereiche wieder frei, wobei eine Variable des Zugriffstyps als Parameter übergeben wird.

```
type CELL; unvollständige Typdeklaration
type LINK is access CELL; Zugriffstyp
type CELL is record genaue Typdeklaration
VALUE: integer;
NEXTP: LINK;
end record CELL;
....
```

```
variable HEAD, TMP : LINK;
                                                                      Zeiger auf CELL
. . .
TEMP := new CELL'(0, null);
                                                     neues Element, mit Initialisierung
for I in 1 to 5 loop
         := new CELL;
                                                                    weitere Elemente
  HEAD.VALUE := I;
                                                                   Zugriff auf record
 HEAD.NEXTP := TEMP;
 TEMP := HEAD;
end loop;
Speicherfreigabe
deallocate(TEMP);
Speicheranforderung
                                                                       neues Element
\dots := \text{new CELL};
... := new CELL'(I, TEMP);
                                                                 ... mit Initialisierung
... mit notwendiger Bereichsbeschränkung
... := new bit_vector (15 downto 0);
                                                                         durch Index
... := new bit_vector'("001101110");
                                                                 durch Initialisierung
```

2.3 Untertypen und Alias

Untertypen Zu vordefinierten, bzw. zu eigenen Typen lassen sich Untertypen bilden, dies geschieht durch Einschränkung der Wertebereiche und/oder bei Array-Typen Begrenzung der Indexbereiche.

Bereichseinschränkungen lassen sich zwar auch bei Objektdeklarationen angeben, Untertypen bieten aber den Vorteil, dass solche Begrenzungen zentral vorgenommen werden können.

Syntax

```
subtype DIGIT is integer range 0 to 9;
...
variable MSD, LSD: DIGIT;

— ist äquivalent zu —
variable MSD, LSD: integer range 0 to 9;
```

Alias Deklarationen Zu Typen, Unterprogrammen oder Objekten können Alias-Namen vergeben werden. Teilstrukturen komplexer Typen können so direkt über Namen referenziert werden.

```
Syntax alias \langle aliasId \rangle : \langle typeId \rangle is \langle alias0bj \rangle;
```

In dem Beispiel wird der Record-Typ TWO_DIGIT (s.o.) mit Hilfe von alias Anweisungen nachgebildet.

Beispiel

2.4 Attribute

Symbolische Attribute in VHDL erlauben allgemeineren Code zu schreiben, da Konstanten oder Literale nicht an mehreren Stellen stehen müssen, sondern über Attributierungsmechanismen zum Zeitpunkt der Übersetzung ermittelt werden.

Es können zwar auch eigene Attribute deklariert und spezifiziert werden, da die Auswertung aber durch die VHDL-verarbeitenden Programme erfolgt, werden im folgenden nur die im Standard vordefinierten Attribute vorgestellt.

Dimensionierung Die Attribute ermitteln für Array- und Aufzählungstypen, beziehungsweise Variablen und Signale dieser Typen, Bereichsgrenzen und Längen. Bei mehrdimensionalen Arrays wird die Ordnungsnummer des Index mit angegeben.

Syntax

```
Bereichsgrenzen
\langle type/obj \rangle 'left [(\langle n \rangle)]
                                                             : ⟨index⟩
                                                                                      -linke Grenze (\langle n \rangle)
\langle type/obj \rangle'right [(\langle n \rangle)]
                                                             :⟨index⟩
                                                                                      -rechte Grenze (\langle n \rangle)
\langle type/obj \rangle 'high \lceil (\langle n \rangle) \rceil
                                                             : (index)
                                                                                      -obere Grenze (\langle n \rangle)
⟨type/obj⟩'low
                                                             :⟨index⟩
                                                                                      -untere Grenze (\langle n \rangle)
                               [(\langle n \rangle)]
Array- und Typdefinition
\langle type/obj \rangle 'length[(\langle n \rangle)]
                                                              : (integer)
                                                                                      -Anzahl der Elemente (\langle n \rangle)
\langle type/obj \rangle 'ascending [(\langle n \rangle)]
                                                                                      -aufsteigender Index (\langle n \rangle)
                                                              : \langle boolean \rangle
Bereiche
\langle type/obj \rangle range \lceil (\langle n \rangle) \rceil
                                                              : ⟨range⟩
                                                                                      -Indexbereich (\langle n \rangle)
                                                                                                                                 to downto
\langle type/obj \rangle 'reverse_range [(\langle n \rangle)] : \langle range \rangle
                                                                                      -Indexbereich (\langle n \rangle)
                                                                                                                                 downto to
```

```
Bereichsgrenzen
type T_RAM_DAT is array (0 to 511) of integer;
variable RAM_DAT : T_RAM_DAT;
for I in RAM_DAT'low to RAM_DAT'high loop
                                                                 s.u. Bereiche
Bereichsgrenzen mehrdimensional
variable MEM (0 to 15, 7 downto 0) of MEM_DAT;
                             = 0
MEM'left(1)
MEM'right(1)
                             = 15
MEM'left(2)
                             = 7
                             = 0
MEM'right(2)
                             = 0
MEM'low(2)
MEM'high(2)
                             = 7
Arraylängen
       BIT4 is array (3 downto 0) of bit;
type
type
        BITX is array (10 to 30) of bit;
BIT4'length
                             = 4
                             = 21
BITX'length
Bereiche
function BV_TO_INT (VEC: bit_vector) return integer is
begin
 for I in VEC'range loop
```

Ordnung Die Attribute ermitteln für Aufzählungstypen Werte, Ordnungszahlen und übergeordnete Typen (bei Untertypen).

Syntax

```
Wertermittlung
\langle type \rangle'succ (\langle typeExpr \rangle)
                                             :⟨value⟩
                                                               -nachfolgender Wert zu \(\langle typeExpr \rangle \)
\langle type \rangle'pred (\langle typeExpr \rangle)
                                                                -vorhergehender –"- (typeExpr)
                                             : ⟨value⟩
⟨type⟩'leftof (⟨typeExpr⟩)
                                                               -linker
                                                                                     _''_
                                          : ⟨value⟩
                                                                                              ⟨typeExpr⟩
                                                                                     -"− ⟨typeExpr⟩
⟨type⟩'rightof(⟨typeExpr⟩)
                                           : ⟨value⟩
                                                               -rechter
Ordnung
                                        :⟨integer⟩
:⟨integer⟩
                   (⟨typeExpr⟩)
                                                               -Position von \(\langle typeExpr \rangle \)
⟨type⟩'pos
⟨type⟩'val
                  (\langle position \rangle)
                                             : (integer)
                                                               -Wert von \(\langle position \rangle \)
Ein- und Ausgabe
\langle type \rangle 'image (\langle typeExpr \rangle)
                                             : ⟨string⟩
                                                                -Text \(\text{typeExpr}\)
\langle type \rangle'value (\langle string \rangle)
                                             : ⟨value⟩
                                                                -Wert zu (string)
übergeordnete Typen – als Argument weiterer Attribute
⟨type⟩'base⟨'attribute⟩
                                                               -Basistyp zu \langle type \rangle
                                             : \langle baseType \rangle
```

Kapitel 3

Bezeichner und Deklarationen

Mit Ausnahme der reservierten Wörter kann der Benutzer beliebige Bezeichner vergeben, um Objekte zu benennen. Dabei gilt:¹

- Zeichensatz 'a'...'z', '0'...'9', '_'.
- das erste Zeichen muss ein Buchstabe sein.
- keine Unterscheidung zwischen Groß- und Kleinschreibung in VHDL

Bei Verwendung von Bibliotheken und Packages müssen die Elemente gegebenenfalls über komplette Namen dereferenziert werden, wie: *\langle 1ibraryId \rangle . \langle packageId \rangle . \langle temId \rangle*

Kommentare beginnen mit zwei -- Zeichen und gehen bis zum Ende der Zeile.

Konstanten legen einmalig Werte innerhalb von package, entity oder architecture fest.

Beispiel

```
constant VCC : real := 4.5;
constant CYCLE : time := 100 ns;
constant PI : real := 3.147592;
constant FIVE : bit_vector := "0101";
```

Variablen speichern Werte innerhalb eines process und werden dort, durch den Kontrollfluss gesteuert, sequenziell benutzt. Variablen können *nicht* benutzt werden, um Informationen zwischen Prozessen auszutauschen.²

```
Syntax
```

```
variable \langle identifier\ list \rangle : \langle typeId \rangle\ [\langle range \rangle]\ [:= \langle expression \rangle];
```

¹In VHDL'93 wurden erweiterter Bezeichner eingeführt, diese sollten aber aus Kompatibilitätsgründen nicht benutzt werden.

², globale Variablen" aus VHDL'93 werden hier nicht weiter beschrieben.

Bei der Deklaration können die Wertebereiche der Variablen eingeschränkt werden und die Initialisierung mit Werten ist möglich.

Beispiel

```
variable INDEX : integer range 1 to 50 := 10;
variable CYC_TIME : range 10 ns to 1 ms := CYCLE;
variable REG : std_logic_vector (7 downto 0);
variable X, Y : integer;
```

Signale verbinden Entwurfseinheiten (*Entities*) untereinander und übertragen Wertewechsel innerhalb der Schaltung. Die Kommunikation zwischen Prozessen findet über Signale statt. Wegen der besonderen Bedeutung von Signalen in VHDL wird auf sie später, in Kapitel 6, noch genauer eingegangen.

Syntax

```
\texttt{signal} \  \, \langle \textit{identifier list} \rangle \  \, : \  \, \langle \textit{typeId} \rangle \  \, [\, \langle \textit{range} \rangle \,] \  \, [:= \, \langle \textit{expression} \rangle \,] \,;
```

Beispiel

```
signal COUNT : integer range 1 to 50;
signal GROUND : bit := '0';
signal D_BUS : std_logic_vector (15 downto 0);
```

Achtung: Signale können *nicht* innerhalb eines Prozesses deklariert werden. Innerhalb eines process können sie zwar wie Variablen gelesen werden, aber Zuweisungen werden erst durch die Simulationszeit wirksam. Das heißt, dass aus Sicht des Prozesses Signalzuweisungen *nicht* in der sequenziellen Reihenfolge ausgeführt werden, sondern erst wenn der Prozess ein wait-Statement erreicht, beziehungsweise anhält.

Um den zeitlichen Charakter der Signalzuweisung hervorzuheben, wird auch ein anderer Zuweisungsoperator als bei Variablen benutzt. Zusätzlich können Verzögerungen bei der Signalzuweisung modelliert werden.

Beispiel

```
signal S, A, B : signed(7 downto 0);
...
S <= A + B after 5 ns;</pre>
```

Die Benutzung von Signalen im sequenziellen Ablauf des Prozesses führt daher oft zu (unerwartet) fehlerhaften Ergebnissen. Deshalb sollte man in Prozessen mit *Schreib-und Leseoperationen* mit Variablen "rechnen" und die Ergebnisse dann abschließend, vor dem nächsten wait, an die Ausgangssignale zuweisen.

Dateien besser Dateiobjekte, können nach Deklaration der Dateitypen definiert werden. Der Bezeichner der Datei $\langle file\ string \rangle$ muss den Konventionen des Betriebssystems entsprechen.

Syntax

```
file \langle identifier \rangle : \langle typeId \rangle is [in|out] \langle file\ string \rangle; VHDL'87 file \langle identifier \rangle : \langle typeId \rangle [[open\ \langle mode \rangle] is \langle file\ string \rangle]; '93 \langle mode \rangle ::= read_mode|write_mode|append_mode
```

Zusammen mit den Dateitypen sind auch Lese- und Schreiboperationen definiert.

Syntax

```
endfile (\langle file0bj \rangle) : boolean read (\langle file0bj \rangle, \langle vhdl0bj \rangle); write (\langle file0bj \rangle, \langle vhdl0bj \rangle); file_close (\langle file0bj \rangle); (\langle file0bj \rangle); neu in VHDL'93 file_open ([\langle status \rangle, ] \langle file0bj \rangle, \langle file string \rangle [, \langle mode \rangle]); read (\langle file0bj \rangle, \langle array0bj \rangle, \langle length \rangle);
```

Abschließend noch zwei Anmerkungen zum Umgang mit Variablen und Signalen:

Initialisierung Werden Variable oder Signale bei der Deklaration nicht explizit initialisiert, so werden sie bei der Simulation folgendermaßen vorbesetzt:

```
Aufzählungstypen : der erste Wert der Aufzählungsliste integer, real : der niedrigste darstellbare Wert
```

Dies wird gerade bei den Aufzählungstypen oft ausgenutzt, beispielsweise indem man den Startzustand eines endlichen Automaten als ersten definiert oder bei dem Typ std_logic wo mit 'U' (nicht initialisiert) begonnen wird.

Allerdings wirken sich solche Initialisierungen nur auf die Simulation aus und können bei der Synthese von Gatternetzlisten aus RT-Beschreibungen nicht berücksichtigt werden. Hier muss explizit ein "Reset" eingebaut, also im VHDL-Code beschrieben werden.

Bereichseinschränkung Um Variable oder Signale für die Hardwaresynthese zu benutzen, sollte entsprechend der geplanten Bitbreite eine Bereichseinschränkung vorgenommen werden — dies ist gerade bei integer-Typen notwendig, da sonst 32-bit Datenpfade generiert werden.

```
signal CNT100 : integer range 0 to 99; unsigned 7-bit signal ADDR_BUS : std_logic_vector (7 downto 0); 8-bit
```

Kapitel 4

Ausdrücke

Um Ausdrücke zu bilden, gelten die folgenden Regeln:

- Ausdrücke werden aus Operatoren und Objekten, Literalen, Funktionsaufrufen oder Aggregaten gebildet.
- Die Operatoren besitzen unterschiedliche Prioritäten (siehe Nummerierung).
 Alle Operatoren innerhalb einer Gruppe haben die gleiche Priorität!
 Oft werden Fehler in boole'schen Ausdrücken gemacht, da and und or gleichwertig sind.
- Gegebenenfalls muss die Reihenfolge der Auswertung durch Klammerung festgelegt werden.
- Wegen der Typbindung müssen entweder explizite Angaben des Typs (Typqualifizierungen) oder Typkonvertierungen vorgenommen werden.

Der VHDL-Sprachstandard enthält die in der Tabelle aufgeführten Operatoren; s11...ror und xnor wurden in VHDL'93 [IEEE93a] ergänzt.

Svntax

Symax			
1. logische Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
and $a \wedge b$	bit bit_vector boolean	= a	=a
or $a \lor b$	bit bit_vector boolean	= a	= a
nand $\neg(a \land b)$	bit bit_vector boolean	= a	= a
$nor \neg (a \lor b)$	bit bit_vector boolean	= a	= a
$\operatorname{xor} \neg (a \equiv b)$	bit bit_vector boolean	= a	= a
$xnor a \equiv b$	bit bit_vector boolean	= a	= a
2. relationale Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
2. relationale Operatoren= a = b	Typ- <i>a</i> beliebiger Typ	Typ-b = a	Typ- $\langle op angle$ boolean
*	~ *		
= $a = b$	beliebiger Typ	= a	boolean
$= a = b$ $/= a \neq b$	beliebiger Typ beliebiger Typ	= a $= a$	boolean boolean
$ \begin{array}{ll} = & a = b \\ /= & a \neq b \\ < & a < b \end{array} $	beliebiger Typ beliebiger Typ skalarer Typ 1-dim. Array	= a $= a$ $= a$	boolean boolean boolean
$= a = b$ $/= a \neq b$ $< a < b$ $<= a \leq b$	beliebiger Typ beliebiger Typ skalarer Typ 1-dim. Array skalarer Typ 1-dim. Array	= a $= a$ $= a$ $= a$	boolean boolean boolean boolean
$ \begin{array}{ll} $	beliebiger Typ beliebiger Typ skalarer Typ 1-dim. Array skalarer Typ 1-dim. Array skalarer Typ 1-dim. Array	= a = a = a = a = a	boolean boolean boolean boolean boolean

3. schiebende Operatoren sll $(a_{n-1-b} \dots a_0, 0_{b\dots 1})$ srl $(0_{1\dots b}, a_{n-1} \dots a_b)$ sla $(a_{n-1-b} \dots a_0, a_{0,b\dots 1})$ sra $(a_{n-1,1\dots b}, a_{n-1} \dots a_b)$ rol $(a_{n-1-b} \dots a_0, a_{n-1} \dots a_{n-b})$ ror $(a_{b-1} \dots a_0, a_{n-1} \dots a_b)$	Typ-a bit_vector bit/bool-Array bit_vector bit/bool-Array bit_vector bit/bool-Array bit_vector bit/bool-Array bit_vector bit/bool-Array bit_vector bit/bool-Array	integer integer integer integer	$Typ-\langle op \rangle$ $= a$
4. additive Operatoren + $a + b$ - $a - b$ & $(a_n \dots a_0, b_m \dots b_0)$	Typ-a integer real phys. Typ integer real phys. Typ skalarer Typ 1-dim. Array	Typ-b $= a$ $= a$ $a-Skalar/Array$	$Typ-\langle op \rangle$ = a = a a -Array
 5. vorzeichen Operatoren + +a a 	Typ-a integer real phys. Typ integer real phys. Typ	Тур- <i>b</i>	$Typ-\langle op \rangle = a = a$
6. multiplikative Operatoren * $a*b$ / a/b mod Modulus rem Teilerrest	Typ-a integer real phys. Typ integer real phys. Typ integer integer	Typ-b = a = a = a = a	$Typ-\langle op \rangle$ $= a$ $= a$ $= a$ $= a$
7. sonstige Operatoren ** a^b abs $ a $ not $\neg a$	Typ-a integer real integer real phys. Typ bit bit_vector boolean	Typ-b integer	$Typ-\langle op \rangle$ $= a$ $= a$ $= a$

Für die zusätzlichen Datentypen aus der Bibliothek IEEE sind die Standardoperatoren entsprechend überladen. Insbesondere bei den numerischen Typen signed und unsigned sind auch gemischte Operationen innerhalb der Zahlendarstellung mit den "passenden" Integer-Typen möglich. 2′Komplement : signed → integer

 $vorzeichenlos : unsigned \leftrightarrow natural$

std_logic_1164

and nor	or nand xor xnor	<pre>Typ-a std_(u) logic std_(u) logic_vector</pre>	
not		_"_	=a

4. Ausdrücke

numeric_std / numeric_bit

and or nand nor xor xnor	Typ-a signed unsigned		
= /= < <= >>=	signed integer unsigned natural	$\Rightarrow \\ \Rightarrow \\$	boolean boolean
<pre>shift_left shift_right rotate_left rotate_right sll srl rol ror</pre>	signed unsigned	integer	=a
+ -	signed integer unsigned natural	$\Rightarrow \\ \Rightarrow \\ \Rightarrow$	signed unsigned
-	signed		signed
* / mod rem	signed integer unsigned natural	$\Rightarrow \Rightarrow \Rightarrow \Rightarrow$	signed unsigned
abs not	signed signed unsigned		signed = a

Typqualifizierung

Qualifizierungen erlauben die explizite Angabe eines Typs, beispielsweise bei Literalen, wenn keine eindeutige Zuordnung möglich ist.

Syntax

```
\langle typeId \rangle'(\langle expression \rangle)
```

Beispiel

```
type MONTH is (APRIL, MAY, JUNE);
type NAMES is (APRIL, JUNE, JUDY);
... MONTH'(JUNE) ... Monat
... NAMES'(JUNE) ... Namen

variable SPEED : signed (3 downto 0);
...
if SPEED > signed'("0011") then ...
```

Typkonvertierung

Für die Standardtypen sind Konvertierungsfunktionen vordefiniert, insbesondere bei Benutzung der "Bitvektoren" signed, unsigned und std_logic_vector werden Konvertierungsfunktionen häufig benötigt.

Sprachstandard

std_logic_1164

```
to_bit (\langle std\_ulogic \rangle [, \langle xMap \rangle]) : bit to_bitvector (\langle std\_(u)logic\_vector \rangle [, \langle xMap \rangle]) : bit_vector to_stdulogic (\langle bit \rangle) : std_ulogic to_stdlogicvector (\langle bit\_vector \rangle | \langle std\_ulogic\_vector \rangle) : std_logic_vector to_stdulogicvector (\langle bit\_vector \rangle | \langle std\_logic\_vector \rangle) : std_ulogic_vector
```

numeric_std / numeric_bit

```
\begin{array}{lll} \text{to\_integer} & (\langle signed \rangle) & : \text{integer} \\ \text{to\_integer} & (\langle unsigned \rangle) & : \text{natural} \\ \text{to\_signed} & (\langle integer \rangle, \ \langle size \rangle) & : \text{signed} \\ \text{to\_unsigned} & (\langle natural \rangle, \ \langle size \rangle) & : \text{unsigned} \\ \end{array}
```

"Ähnliche Typen" sind Typ und Untertyp, bzw. Arrays davon. Für sie sind Typkonvertierungen implizit deklariert. In dem Beispiel wird ein integer-Literal in ein std_logic_vector umgerechnet.

Beispiel

```
signal SEL : std_logic_vector(3 downto 0);
...
SEL <= std_logic_vector(to_unsigned(3, 4));</pre>
```

Bei eigenen Typen müssen Konvertierungsfunktionen bei Bedarf durch den Benutzer angegeben werden; Funktionen sind in Abschnitt 5.2, Seite 36 beschrieben.

```
type FOURVAL is ('X', '0', '1', 'Z');
                                                                        vierwertige Logik
function STD_TO_FOURVAL (S: std_logic) return FOURVAL is
begin
                                                                   Konvertierungsfunktion
  case S is
   when 'L' | '0' => return '0';
when 'H' | '1' => return '1';
    when 'Z'
                       => return 'Z';
                                                                         'U' 'X' 'W' '-'
    when others
                      => return 'X';
 end case;
end function STD_TO_FOURVAL;
signal S : std_logic;
signal SF : FOURVAL;
SF <= STD_TO_FOURVAL(S);</pre>
                                                                Aufruf in Signalzuweisung
```

Kapitel 5

Sequenzielle Beschreibungen

Die zentrale Rolle bei sequenziellen Beschreibungen spielt der Prozess. Das process-Statement wird für die Verhaltensbeschreibung von Architekturen benutzt, und begrenzt einen Bereich, in dem Anweisungen sequenziell abgearbeitet werden.

Das process-Statement selber ist eine konkurrente Anweisung, d.h. es können beliebig viele Prozesse gleichzeitig aktiv sein, ihre Reihenfolge im VHDL-Code ist irrelevant. Weitere Erläuterungen zu der process-Anweisung und deren Abarbeitung in der Simulation finden sich in Abschnitt 7, Seite 48.

Syntax

Hier noch eine Anmerkung: das optionale Label $\langle 1abe1 \rangle$ ist bei der Simulation für das Debugging der Schaltung nützlich und sollte deshalb immer vergeben werden.

Das Beispiel simuliert die Auswahl des Minimums und Maximums aus drei Eingangswerten mit Hilfe von zwei Prozessen.

```
entity LOW_HIGH is

port (A, B, C : in integer; Eingänge

MI, MA : out integer); Ausgänge
end entity LOW_HIGH;
```

```
architecture BEHAV of LOW_HIGH is
begin
 L_P: process (A, B, C)
                                                                 Minimum bestimmen
   variable LO : integer := 0;
   if A < B then LO := A;
              else LO := B;
   end if;
   if C < LO then LO := C;</pre>
   end if;
   MI <= LO after 1 ns;
  end process L_P;
                                                                 Maximum bestimmen
 H_P: process (A, B, C)
   variable HI : integer := 0;
  begin
   if A > B then HI := A;
              else HI := B;
   end if;
   if C > HI then HI := C;
   end if:
   MA <= HI after 1 ns;
  end process H_P;
end architecture BEHAV;
```

5.1 Anweisungen

Signalzuweisung Die Signalzuweisung innerhalb von Prozessen ist in dem extra Abschnitt 6.2, Seite 42 beschrieben. Auch wenn sie in der sequenziellen Folge eines Prozesses steht, wird sie bei der Simulationsabarbeitung anders behandelt!

Variablenzuweisung Die Typen der Objekte/Ausdrücke müssen bei der Zuweisung zusammenpassen, was gegebenenfalls Attributierungen oder Konvertierungsfunktionen erfordert.

```
Syntax [\langle label \rangle :] \langle variable0bj \rangle := \langle expression \rangle;
```

If Verzweigung wie in Programmiersprachen; durch die Schachtelung von Bedingungen ergeben sich Präferenzen, die sich beispielsweise bei der Hardwaresynthese als geschachtelte (2-fach) Multiplexer wiederfinden.

Syntax

```
[\langle label \rangle:] if \langle condition \rangle then
\langle sequential statements \rangle
{elsif \langle condition \rangle then
\langle sequential statements \rangle }
[else
\langle sequential statements \rangle]
end if [\langle label \rangle];
```

Case mehrfach-Verzweigung wie in Programmiersprachen; in der Hardwareumsetzung ergeben sich (im Idealfall) entsprechende Decodierer oder Multiplexer.

Syntax

Für *(expression)* müssen alle möglichen Werte aufgezählt werden. Dies geht am einfachsten durch when others als letzte Auswahl.

Ein häufig gemachter Fehler ist, dass die metalogischen Werte von std_logic nicht berücksichtigt werden. In dem Decoderbeispiel ersetzt others nicht benötigte Fälle, während es im zweiten Beispiel den letzten Fall eines Multiplexers beschreibt — implizite Annahme, dass nur '0' oder '1' im Vektor enthalten sind.

```
Decoder: BCD zu 7-Segment
case BCD is
 when "0000" => LED := "1111110";
 when "0001" => LED := "1100000";
 when "0010" => LED := "1011011";
 when "0011" => LED := "1110011";
 when "0100" => LED := "1100101";
 when "0101" => LED := "0110111";
 when "0110" => LED := "0111111"
 when "0111" => LED := "1100010";
 when "1000" => LED := "1111111";
 when "1001" => LED := "1110111";
 when others => LED := "----";
                                                         don't care: std_logic_1164
end case:
                                                                 4-fach Multiplexer
case SEL is
 when "00" => 0 <= A;
 when "01" => 0 <= B;
when "10" => 0 <= C;
 when others => 0 <= D;
end case;
```

Loop Modellierung verschiedener Schleifen. Neben der Vereinfachung von Ausdrücken, lassen sich so auch Wiederholungen von Strukturen, beispielsweise der Bitbreite entsprechend, beschreiben.

Syntax

Die Laufvariable der for-Schleife muss nicht extra deklariert werden; $\langle loopVariable \rangle$ gilt als lokale Variable in der Schleife; Zuweisungen sowie externer Zugriff sind nicht möglich.

Next bewirkt den vorzeitigen Abbruch eines Schleifendurchlaufs, die zusätzliche Angabe einer Bedingung ist möglich.

Syntax

```
[\langle label \rangle:] next [\langle loop\ label \rangle] [when \langle condition \rangle];
```

Beispiel

```
L1: for I in 1 to ITER_MAX loop äußere Schleife SUM := 0;
L2: while SUM < SUM_MAX loop innere Schleife ...
next L1 when SUM < 0; Sprung, neue Iteration ...
end loop L2; ...
end loop L1; Sprungziel
```

Exit Sprung aus einer Schleife, optionale Bedingung.

Syntax

```
[\langle label \rangle :] exit [\langle loop\ label \rangle] [when \langle condition \rangle];
```

Assert ermöglicht die Überprüfung von Bedingungen zur Laufzeit des VHDL-Simulators. Dies ist beispielsweise sinnvoll um Zeitbedingungen zu gewährleisten (set-up, hold...), um Bereichsgrenzen zu prüfen usw.

Syntax

Ist $\langle condition \rangle$ nicht erfüllt, dann wird eine Meldung $\langle string \ expression \rangle$ ausgegeben.

Beispiel

Report ist die Ausgabe einer Meldung wie bei assert; die Anweisung ist in VHDL-'87 nicht enthalten.

```
Syntax
```

Wait kontrolliert dynamisch die Ausführung/Unterbrechung des Prozesses. Dadurch wird das sequenziell berechnete Verhalten auf auf die simulierte Zeit abgestimmt. Signalabhängige oder periodische Aktivitäten lassen sich dadurch modellieren und neu berechnete Signalwerte werden wirksam. In den Abschnitten 6.2 und 1.3 (Seiten 43, 9) wird Wirkungsweise der wait-Anweisung genauer erklärt.

Syntax

Die $\langle sensitivity\ list \rangle$ eines process entspricht einem wait on ... am Ende des Prozesses. Es gibt vier Grundformen der wait-Anweisung:

wait on A, B; Unterbrechen des Prozesses, bis ein Ereignis geschieht: ein Wertewechsel auf einem der Signale A oder B.

wait until X > 10; Unterbrechen des Prozesses, bis eine Bedingung erfüllt ist: das Signal X einen Wert > 10 hat.

wait for 10 ns; Unterbrechen des Prozesses, bis eine Zeitspanne verstrichen ist: 10 ns simulierter Zeit.

wait; Unendlich langes Warten... Da ein VHDL-process immer aktiv ist, bietet diese Anweisung am Ende des Prozesses die einzige Möglichkeit ihn quasi anzuhalten. Dies wird beispielsweise in Testumgebungen oder bei Initialisierungen benutzt, die nur einmal abgearbeitet werden sollen.

In dem Beispiel wird eine Architektur modelliert, die über zwei Prozesse eine Erzeuger/Verbraucher Situation simuliert. Über ein einfaches Handshake-Protokoll (zwei Leitungen, mit je zwei aktiven Zuständen) werden die Prozesse synchronisiert.

Beispiel

```
entity PRODUCER_CONSUMER is
end entity PRODUCER_CONSUMER;
architecture BEHAV of PRODUCER_CONSUMER is
  signal PROD: boolean := false;
                                                                 erzeugt Semaphor
  signal CONS: boolean := true;
                                                              verbraucht Semaphor
begin
 PROD_P: process
                                                                         Erzeuger
 begin
    PROD <= false;
    wait until CONS;
                                                                        produce...
   PROD <= true;
    wait until not CONS;
  end process PROD_P;
                                                                       Verbraucher
 CONS_P: process
    begin
      CONS <= true;
      wait until PROD;
      CONS <= false;</pre>
                                                                       consume...
      wait until not PROD;
    end process CONS_P;
  end architecture BEHAV;
```

Return darf nur in Prozeduren und Funktionen benutzt werden und führt zum Verlassen des Unterprogramms. Bei Funktionen muss ein Rückgabewert angegeben werden.

```
Syntax [\langle label \rangle:] return [\langle expression \rangle];
```

Prozeduraufrufe werden im nächsten Abschnitt auf Seite 38 vorgestellt.

Null ist die leere Anweisung, sie wird gelegentlich für case-Anweisungen gebraucht, in Verzweigungen ohne Aktion.

```
Syntax [\langle label \rangle: ] null;
```

5.2 Unterprogramme

VHDL beinhaltet sowohl Prozeduren (mehrere Return-Werte via Parameter) als auch Funktionen (sie liefern genau einen Wert zurück) als Unterprogramme. Die Funktionen werden beispielsweise zur Typkonvertierung oder als Auflösungsfunktion benutzt, siehe Abschnitt 6.3, Seite 44).

Deklaration

Typischerweise werden Unterprogramme innerhalb des entsprechenden Kontexts definiert, also in einer architecture oder lokal in dem benutzenden process. Um Unterprogramme im Entwurf mehrfach zu nutzen, sollten sie in einem VHDL-Package deklariert werden. Dabei müssen die Deklarationen (wie auch das Package) in Kopf und "Body" unterteilt werden, ein Beispiel folgt auf Seite 63.

Variablen

In Unterprogrammen können zwar lokale Variablen deklariert und benutzt werden, deren Werte sind aber nur bis zum Verlassen des Unterprogramms definiert — im Gegensatz zu Variablen im process, die einem lokalen Speicher entsprechen!

Function hat (meistens) mehrere Parameter und gibt genau einen Wert zurück — entspricht damit einem Ausdruck.

Syntax

```
function \langle functionId \rangle [\langle parameter\ declaration \rangle] return \langle typeId \rangle; nur Kopf function \langle functionId \rangle [\langle parameter\ declaration \rangle] return \langle typeId \rangle is [\langle local\ declarations \rangle] begin \langle sequential\ statements \rangle mit return end [function] [\langle functionId \rangle]; \langle parameter\ declaration \rangle ::= ([\langle class \rangle]\ \langle formal\ list \rangle : [in]\ \langle typeId \rangle [:= \langle expression \rangle] \} ; \langle class \rangle ::= constant | signal | file Okjektklasse
```

Die Objektklasse wird meist nicht benötigt und deshalb weggelassen, wie auch die Richtung, die bei Funktionen immer in ist. Der Anweisungsteil muss so aufgebaut sein, dass *immer* eine return-Anweisung erreicht wird, diese muss allerdings nicht zwangsläufig die letzte Anweisung sein. wait-Anweisungen sind in Funktionen nicht erlaubt.

In dem Beispiel wird ein Bitvektor in eine Integer Zahl umgerechnet, dabei wird der Vektor als vorzeichenlose Zahl, mit MSB...LSB, interpretiert.

Beispiel

```
architecture ...
  function BV_TO_INT (VEC: bit_vector) return integer is
                                                                   lokale Variable
   variable INT: integer := 0;
   for I in VEC'range loop
     INT := INT * 2;
     if VEC(I) = '1' then INT := INT + 1;
     end if:
    end loop;
   return INT;
  end function BV_TO_INT;
begin
 process ...
                                                                  Funktionsaufruf
   XINT := BV_TO_INT (XVEC);
                                                                   hier sequenziell
  end process ...
```

Procedure hat mehrere Parameter auf die lesend/schreibend zugegriffen werden kann. Bei der Deklaration wird dazu ein Modus als Wirkungsrichtung angegeben.

in Eingangswert, darf nur gelesen werden.

out Ausgangswert, darf nur auf der linken Seite von Zuweisungen stehen.

inout Ein-/Ausgangswert, kann in der Prozedur universell eingesetzt werden.

Für die Parameter sind außer Variablen auch Signale zulässig. Bei Ausgangsparametern ist dabei auf den "passenden" Zuweisungsoperator zu achten: <= oder :=

Prozeduren werden wie Anweisungen, sequenziell oder konkurrent, abgearbeitet.

Syntax

```
procedure \langle procedureId \rangle [\langle parameter\ declaration \rangle]; nur Kopf procedure \langle procedureId \rangle [\langle parameter\ declaration \rangle] is [\langle local\ declarations \rangle] begin \langle sequential\ statements \rangle end [procedure] [\langle procedureId \rangle]; \langle parameter\ declaration \rangle ::= ([\langle class \rangle] \langle formal\ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] { ; [\langle class \rangle] \langle formal\ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] } ) \langle class \rangle ::= constant|signal|variable|file Okjektklasse \langle mode \rangle ::= in|out|inout Wirkungsrichtung
```

Die Prozedur des Beispiels dient, wie die Funktion oben, der Umrechnung eines Vektors in eine vorzeichenlose Integer-Zahl. Das Argument ist vom Typ std_logic_vector und ein zusätzliches Flag zeigt an, ob in der Eingabe andere Werte außer '0' und '1' enthalten sind.

Beispiel

```
architecture ...
 procedure SV_TO_INT (VEC : in std_logic_vector;
                     INT : inout integer;
                     FLG : out boolean) is
 begin
   INT := 0;
   FLG := false;
   for I in VEC'range loop
     INT := INT * 2;
                                                         lesen+schreiben: inout
           VEC(I) = '1' then INT := INT + 1;
     elsif VEC(I) /= '0' then FLG := true;
     end if;
    end loop;
  end procedure SV_TO_INT;
begin
 process ...
   SV_TO_INT (XVEC, XINT, XFLG);
                                                                Prozeduraufruf
                                                                hier sequenziell
  end process ...
```

Aufruf

Die Benutzung von Unterprogrammen im VHDL-Code kann sowohl im *sequenziellen* Kontext, also innerhalb von Prozessen oder anderen Unterprogrammen, als auch im *konkurrenten* Anweisungsteil einer Architektur erfolgen. Bei der Parameterübergabe hat man verschiedene Möglichkeiten die formalen Parameter (aus der Deklaration) durch aktuelle Parameter, bzw. Ausdrücke (bei in-Parametern), zu ersetzen.

- Über die Position, entsprechend der Reihenfolge bei der Deklaration
- Über den Namen: \(\langle formal \) parameter\(\rangle = > \langle actual \) parameter\(\rangle \)
- Auch Mischformen aus Position und Name sind möglich.
- open steht für nicht benutzte Ausgangs- oder Eingangsparameter mit Default-Wert.

```
Syntax
```

Overloading

Wie in einigen Programmiersprachen können auch in VHDL Funktionen und Prozeduren überladen werden, indem sie mehrfach definiert sind, sich dabei aber durch unterschiedliche Typen oder die Anzahl der Parameter unterscheiden. Beim Aufruf wird dann, entsprechend Anzahl und Typ der Argumente, die entsprechende Funktion/Prozedur ausgewählt. Durch Overloading können, trotz strikter Typbindung, Operatoren und Funktionen sehr allgemein benutzt werden.

Argument-Typ Zwischen den Unterprogrammen wird durch den Typ der Argumente unterschieden.

Beispiel

```
function DECR (X: integer) return integer is
begin
  return (X - 1);
end function DECR;

function DECR (X: real) return real is realArgument
begin
  return (X - 1.0);
end function DECR;

...
variable A, B: integer;
...
B := DECR(A);
benutzt erste Funktion
```

Argument-Anzahl Zwischen der Unterprogrammen wird durch die Anzahl der Argumente unterschieden.

Beispiel

```
function MAX (A0, A1: integer) return integer is
begin 2 Argumente
...
end function MAX;

function MAX (A0, A1, A2: integer) return integer is
begin 3 Argumente
...
end function MAX;

function MAX (A0, A1, A2, A3: integer) return integer is
begin 4 Argumente
...
end function MAX;
```

Auch die bestehenden Operatoren können noch weiter überladen werden, was insbesondere bei zusätzlichen Arithmetiken (numeric_bit, numeric_std) oft benutzt wird.

Aber auch andere, herstellerspezifischen Packages nutzen diese Möglichkeit, dabei werden neben eigenen Typen auch logische (and, or...), arithmetische (+, -, *...) und Vergleichsoperatoren (=, /=, >,...) auf diesen Typen definiert. Beispielsweise stellt SYNOPSYS für

5. Sequenzielle Beschreibungen

std_logic_1164 noch zwei zusätzliche Packages zur Verfügung, die eine vorzeichenlose-std_logic_unsigned oder 2'-Komplement Zahlendarstellung std_logic_signed direkt für den Datentyp std_logic_vector definiert.¹ Für Funktionen mit zwei Argumenten ist auch die gewohnte *Infix-Notation* möglich.

In dem Beispiel wird eine Addition für bit_vector definiert.

```
function "+" (L, R : bit_vector) return bit_vector is
  constant SIZE : natural := MAX(L'length, R'length);
  variable CAR : bit := '0';
                                                                                 siehe oben: MAX
  variable L_OP, R_OP : bit_vector (SIZE-1 downto 0);
  variable RESULT : bit_vector (SIZE-1 downto 0);
begin
  if L'length = SIZE
                                                                                     L normieren
  then L_{OP} := L;
  else L_OP(SIZE-1 downto L'length) := (others=> '0');
         L_OP(L'length-1 downto 0)
                                         := L;
  end if;
  if R'length = SIZE
                                                                                     R normieren
  then R_OP := R;
  else R_OP(SIZE-1 downto R'length) := (others=> '0');
         R_OP(R'length-1 downto 0)
                                         := R:
  end if:
  for I in RESULT'reverse_range loop
                                                                             Volladdierer Schleife
    RESULT(I) := L_OP(I) xor R_OP(I) xor CAR;
                                                                                          Summe
                := (L_0P(I) \text{ and } R_0P(I)) \text{ or } (L_0P(I) \text{ and } CAR) \text{ or }
                   (R_OP(I) \text{ and } CAR);
                                                                                            Carry
  end loop;
  return RESULT;
end function "+";
```

¹Der Standard ist die Benutzung des Package numeric₋std und die Interpretation durch die beiden Datentypen signed/unsigned

Kapitel 6

Signale

Während die VHDL-Verhaltensbeschreibungen – Prozesse mit Variablen und sequenziellen Anweisungen – den algorithmischen Abläufen in Programmiersprachen entsprechen, besitzen Signale und konkurrente Blöcke Eigenschaften, die für Strukturbeschreibungen und deren Simulation typisch sind.

Dabei sind Signale die einzige Möglichkeit, quasi als *Leitungen*, die Elemente struktureller Beschreibungen miteinander zu verbinden sowie die Kommunikation zwischen Prozessen zu ermöglichen. Bei der Simulation wird eine zeitliche Ordnung von Ereignissen – im Sinne von Ursache und Wirkung – über Signale geregelt.

6.1 Deklaration

Signale können an folgenden Stellen im VHDL-Code deklariert werden:

- 1. innerhalb eines package für globale Signale.
- 2. als port ... der entity-Deklaration für entity-globale Signale.
- **3.** innerhalb einer architecture als architecture-globale Signale. Im Allgemeinen werden alle Signale, die keine Ports sind, so deklariert.

Syntax

```
\begin{array}{lll} \text{signal } \langle \textit{identifier list} \rangle : \langle \textit{typeId} \rangle \ [\langle \textit{range} \rangle] \ [:= \langle \textit{expression} \rangle]; \\ \\ \langle \textit{port declaration} \rangle & ::= & & & & & & & & \\ & \text{port } (\langle \textit{port list} \rangle & : [\langle \textit{mode} \rangle] \langle \textit{typeId} \rangle \ [:= \langle \textit{expression} \rangle] \{ \ ; \\ & & & \langle \textit{port list} \rangle & : [\langle \textit{mode} \rangle] \langle \textit{typeId} \rangle \ [:= \langle \textit{expression} \rangle] \} \ ); \\ \langle \textit{mode} \rangle & ::= & \text{in} | \text{out} | \text{inout} | \text{buffer} \end{array}
```

Für den Modus der Ein-/Ausgänge einer Portdeklaration gilt:

in Eingang, nur auf rechter Seite von Variablen-/Signalzuweisungen, also in Ausdrücken, zulässig.


out Ausgang, nur auf linker Seite von Signalzuweisungen zulässig.

inout bidirektionale Leitung, kann im Code lesend und schreibend benutzt werden.

buffer prinzipiell ein Ausgang, darf intern aber auch gelesen werden. Insbesondere gibt es nur einen Treiber für den Port: eine Prozess, eine konkurrente Anweisung oder eine treibende Instanz.

Beispiel

```
package SIGDECL is
  signal VCC: std_logic := '1';
                                                                         globale Signale
  signal GND: std_logic := '0';
end package SIGDECL;
entity MUXFF is
                                                                   entity-globale Signale
                       bit;
  port ( DIN : in
         SEL : in
                       bit;
         CLK : in
                        bit;
         DOUT : buffer bit);
end entity MUXFF;
architecture STRUCT of MUXFF is
                                                            architecture-globale Signale
  signal MOUT : bit;
  signal NOUT : bit;
begin
```



6.2 Signalzuweisungen im Prozess

Die Verbindung von Prozessen mit der *Außenwelt* (andere Prozesse, instanziierte Komponenten, Ports der umgebenden Entity...) geschieht ausschließlich über Signale. Dabei sind beim schreibenden Zugriff, also bei Signalzuweisungen durch den Prozess, einige Punkte zu beachten.

Verzögerungszeiten Das Ziel der einer VHDL-Beschreibung ist letztendlich die Simulation *realer* Schaltungen mit Verzögerungszeiten, entsprechend den Zeitkonstanten der elektrischen Netze. Während auf algorithmischer- oder auf Register-Transfer Ebene noch gar keine, oder nur taktsynchrone Zeitmodelle eine Rolle spielen, beinhalten Modelle auf Gatterebene auch immer die entsprechenden Verzögerungszeiten.

Zur Modellierung werden bei der Signalzuweisung zusätzlich die Zeiten angegeben, so dass sich ein Paar aus Wert und Zeit ergibt. Für die Abarbeitung durch den Simulator heißt das, dass der neue Wert erst nach Ablauf der Verzögerungszeit auf dem Signal (für nachfolgende Eingänge) wirksam wird.

Syntax

Die Verzögerungszeit after... ist relativ zu der aktuellen Simulationszeit beim Erreichen der Signalzuweisung angegeben. Fehlt die (erste) Angabe after, dann entspricht das einer Verzögerungszeit von 0. In einer Signalzuweisung können gleich mehrere Werte, als zeitliche Abfolge, zugewiesen werden, wobei die relativen Zeitangeben \(\tau ime \ expression \) jeweils größer werden. Diese zeitliche Folge wird dabei vom Simulationsalgorithmus in die Liste zukünftiger Ereignisse aufgenommen (scheduling). Der zeitliche Ablauf der Simulation wurde in Abschnitt 1.3 kurz vorgestellt.

Beispiel

```
R <= "1010";
S <= '1' after 4 ns, '0' after 7 ns;
T <= 0, 1 after 1 ns, 3 after 2 ns, 6 after 8 ns;
CLK <= not CLK after PERIOD/2;</pre>
```

Optional können auch noch Verzögerungsmodelle für die Signalzuweisung ausgewählt werden: transport-Delay ist die 1-zu-1 Wiedergabe einer Wellenform, wie sie auf Leitungen stattfindet, während inertial-Delay Pulse einer bestimmten Mindestbreite unterdrückt und damit das Verhalten an (MOS-) Gattereingängen simuliert. Die Voreinstellung ist Inertial-Delay, wobei die "erste" Verzögerungszeit die Mindestpulsbreite angibt; ohnehin wird diese Unterscheidung in der Praxis meist nicht benötigt.

Aktivierung der Zuweisung Obwohl Signalzuweisungen innerhalb eines Prozesses oder einer Prozedur in einer Umgebung stehen, die sequenziell abgearbeitet wird, werden solche Zuweisungen nicht in der Reihenfolge der sequenziellen Anweisungen wirksam!

Signalzuweisungen werden erst im folgenden Simulationszyklus wirksam, also bei Erreichen der nächsten wait-Anweisung oder, bei Verwendung einer sensitivity-list, am Ende des Prozesses. Daraus ergeben sich folgende Konsequenzen für Signalzuweisungen in einem sequenziellen Kontext:

- Wird innerhalb eines Simulationszyklus erst schreibend, dann lesend auf ein Signal zugegriffen, dann liest man den "falschen" Wert.
- Signale können im Prozess nicht wie Variable als Zwischenspeicher für Werte benutzt werden.
- Um den VHDL-Code übersichtlicher (und fehlerfreier) zu machen, sollte deshalb pro Signal nur eine einzige Zuweisung möglichst "spät" im Prozesslauf stattfinden.

Soll mit dem Signalwert gerechnet werden, kann man den Wert des Signals (zu Beginn) in einer Variablen zwischenspeichern, mit dieser Variablen arbeiten und (am Ende) den neuen Wert an das Signal zuweisen.

Wegen dieser speziellen Eigenschaften der Signalzuweisung kommt es (gerade bei VHDL-Anfängern) oft zu Fehlern, deshalb noch einige Beispiele:

Beispiel	
X <= Y; be Y <= X; wait	ide Anweisungen werden bei dem wait gleichzeitig ausgeführt: ⇒ die Werte von X und Y werden vertauscht ⇒ die Reihenfolge der Zuweisungen ist irrelevant
<pre>V := 1; S <= V; A := S; wait</pre>	V wird 1 — sofort S wird V, also 1 — bei wait A erhält <i>alten</i> Wert von S! — sofort
X <= 1; Y <= 3;	Achtung: wird durch zweite Zuweisung unwirksam! Y wird 3 — bei wait
 X <= 2; wait	überschreibt obige Zuweisung: X wird 2 — bei wait

6.3 Implizite Typauflösungen und Bustreiber

Alle bisher beschriebenen Signalzuweisungen gingen von einem Treiber pro Signal aus — ein Treiber heißt, dass dem Signal in genau einer konkurrenten Anweisung (ein Prozess, eine konkurrente Signalzuweisung, ein konkurrenter Prozeduraufruf, eine treibende Instanz) Werte zugewiesen werden. Für die Modellierung von Bussystemen mit mehreren Treibern, ggf. mit zusätzlichen logischen Funktionen (wired-or, wired-and...), sind zusätzliche Mechanismen (resolution function) notwendig:

Array-Typ Zu einem Basistyp, der Typ des Signals mit mehreren Treibern, wird ein unbegrenzter Arraytyp deklariert.

```
Syntax type \langle array \ typeId \rangle is array (integer range \Leftrightarrow) of \langle typeId \rangle;
```

Auflösungsfunktion Die *resolution function* wird wie eine normale Funktion deklariert und hat folgende Eigenschaften:

- Die Funktion besitzt genau ein Argument: das Array variabler Länge.
- In der Funktion wird aus diesen (beliebig vielen) Werten ein Rückgabewert vom ursprünglichen Typ: \(\psi\) typeId\(\righta\) berechnet.
- Durch die Verbindung der Funktion an Objekte oder Untertypen (a.u.) wird sie bei jeder Signalzuweisung auf diesen Typ automatisch aufgerufen.

Typ und Untertyp Zu dem Basistyp wird ein, mit der Auflösungsfunktion verbundener, Untertyp deklariert.


```
Syntax subtype \langle sub \ typeId \rangle is \langle functionId \rangle \ \langle typeId \rangle;
```

Bei Signalzuweisungen auf ein Signal des aufgelösten Typs wird *implizit* die damit verbundene Funktion aufgerufen. Sie berechnet den effektiven Wert des Signals aus allen Treibern. Analog zu dem subtype kann auch ein aufzulösendes Signal deklariert werden als:

Syntax

```
signal \langle identifier\ list \rangle : \langle sub\ typeId \rangle;
signal \langle identifier\ list \rangle : \langle functionId \rangle\ \langle typeId \rangle;
```

In dem Beispiel wird eine Auflösungsfunktion in Form eines wired-or auf einem 4-wertigen Datentyp beschrieben. Zwei Prozesse, die tristate-Treiber modellieren, benutzen ein gemeinsames Ausgangssignal.



```
4-wertiger Typ und entsprechender Array-Typ für Funktion
                  is ('X', '0', '1', 'Z');
type FOURVAL
type FOUR_VECTOR is array (integer range <>) of FOURVAL;
Auflösungsfunktion
function WIRED_OR (INP: FOUR_VECTOR) return FOURVAL is
                                                             Ergebnis, Bus mit pull-down
  variable RESULT : FOURVAL := '0';
begin
  for I in INP'range loop
                                                                       für alle Eingänge
    if INP(I) = '1' then return '1';
                                                                                 fertig
    elsif INP(I) = 'X' then RESULT := 'X';
                        else null;
                                                                   INP(I)='Z' oder '0'
    end if;
  end loop;
 return RESULT;
                                                                      also: 'X' oder '0'
end function WIRED_OR;
Untertyp mit Auflösungsfunktion
subtype FOUR_RES is WIRED_OR FOURVAL;
```

```
architecture BEHAV of TRISTATE is
  signal SEL1, SEL2 : boolean;
                                                                             Selektoren
  signal SIG1, SIG2 : FOURVAL;
                                                                             Eingänge
  signal SIGR : FOUR_RES;
                                                                        Ausgangssignal
begin
 DRV1_P: process (SEL1, SIG1)
                                                                           erste Quelle
   if SEL1 then SIGR <= SIG1;</pre>
             else SIGR <= 'Z';
    end if;
  end process DRV1_P;
 DRV2_P: process (SEL2, SIG2)
                                                                          zweite Quelle
  begin
    if SEL2 then SIGR <= SIG2;</pre>
             else SIGR <= 'Z';
    end if;
  end process DRV2_P;
```

Mit den Datentypen std_logic und std_logic_vector können Signale mit mehreren Treibern direkt modelliert werden. Sie sind, mit einer Auflösungsfunktion versehene, Untertypen zu std_ulogic / std_ulogic_vector (unresolved). Die Funktion realisiert aber keine logische Verknüpfung, wie in dem vorherigen Beispiel, sondern behandelt lediglich die unterschiedlichen Treiberstärken. Auch für die beiden Untertypen signed und unsigned aus dem Package numeric_std gilt diese Auflösungsfunktion.

```
library ieee;
use ieee.std_logic_1164.all;
entity PROCESSOR is
generic ( BIT_WD :
                       integer range 4 to 128 );
       ( ...
          D_BUS : inout std_logic_vector (BIT_WD-1 downto 0);
          ...);
end entity PROCESSOR;
architecture BEHAV of PROCESSOR is
  signal D_ENA : std_logic;
  signal D_OUT : std_logic_vector (BIT_WD-1 downto 0);
  signal D_IN : std_logic_vector (BIT_WD-1 downto 0);
begin
  D_BUS <= D_OUT when D_ENA = '1' else
                                                                         Treiber aktiv
                                                                          -"- inaktiv
           (others => 'Z');
  D_IN <= D_BUS;</pre>
                                                                            Bus lesen
```

Als Beispiel für den Umgang mit bidirektionalen Bussen, wurde ein Bustreiber/-Empfänger in einem Prozessorkern beschrieben. Die dabei verwendete bedingte Signalzuweisung (siehe folgendes Kapitel) ist eine Kurzschreibweise, die den Prozessen DRV._P des ersten Beispiels entspricht.

Bei der bisher vorgestellten Beschreibung aufgelöster Signale, werden die Treiber durch die explizite Zuweisung von 'Z' deaktiviert. VHDL besitzt noch weitere Mechanismen, um Signaltreiber ein- und auszuschalten. Da sich in der Praxis, speziell auch für die Synthese, die oben vorgestellte Beschreibung etabliert hat, werden diese hier nicht weiter erläutert.

6.4 Attribute

Neben den typgebundenen Attributen gibt es in VHDL auch Attribute, die sich auf Signale beziehen. Mit Hilfe dieser Attribute wird das dynamische Signalverhalten im VHDL-Code berücksichtigt, indem man zur Laufzeit des Simulators und Zeitpunkte auswertet.

Syntax

```
aktueller Zeitpunkt, liefert Wert
                                         : \langle boolean \rangle
\langle signal \rangle'event
                                                         -Signaländerung
⟨signal⟩'active
                                        : ⟨boolean⟩
                                                         -Signalaktivität
vorheriger Zeitpunkt, liefert Wert
⟨signal⟩'last_event
                                        : ⟨time⟩
                                                         -Zeit seit letzter Signaländerung
                                                         - _''_
⟨signal⟩'last_active
                                        :⟨time⟩
                                                                          Signalaktivität
⟨signal⟩'last_value
                                                         -Wert vor letzter Signaländerung
                                        : ⟨value⟩
abgeleitete Signale
⟨signal⟩'delayed[(⟨timeExpr⟩)]
                                         signal: \(\text{type}\)
                                                              -Verzögerung (timeExpr)
\langle signal \rangle'stable [(\langle timeExpr \rangle)]
                                         signal:boolean
                                                              -keine Änderung seit \( \timeExpr \)
                                                              -keine Aktivität seit \( \timeExpr \)
\langle signal \rangle'quiet [(\langle timeExpr \rangle)]
                                         signal:boolean
⟨signal⟩'transaction
                                         signal:bit
                                                              -Wertewechsel bei Aktivität
```

```
entity FLIPFLOP is
port ( CLK : in std_logic;
       D : in std_logic;
       Q : out std_logic);
end entity FLIPFLOP;
architecture BEHAV of FLIPFLOP is
begin
 FF_P: process (CLK)
 begin
    if CLK'event and CLK = '1' and
                                                CLK ist 1 und der Wert hat sich geändert
        CLK'last_value = '0')
                                                und der letzte Wert war 0 (wegen 'X')
      then Q \ll D;
                                                \Rightarrow Vorderflanke
    end if;
  end process FF_P;
                                                oder einfacher: if rising_edge(CLK)
end architecture BEHAV;
```

Kapitel 7

Konkurrente Beschreibungen

Um die gleichzeitige Aktivität von Hardwarekomponenten auszudrücken, dienen konkurrente Beschreibungsformen.

Prozess Die wichtigste konkurrente Anweisung, der process, wurde schon als Umgebung sequenzieller Anweisungen vorgestellt (Abschnitt 5, Seite 30), seine Merkmale sind:

- alle Prozesse sind parallel aktiv.
- ein Prozess definiert einen Bereich in dem Anweisungen (programmiersprachenähnlich) sequenziell ausgeführt werden, um Verhalten zu beschreiben.
- ein Prozess muss entweder eine sensitivity-list oder explizite wait-Anweisungen beinhalten.
- innerhalb des Prozesses werden Ports der entity und Signale der architecture gelesen und verändert, wodurch der Prozess nach "Außen" wirkt.

Da ein Prozess in VHDL letztendlich das Verhalten eines Hardwareelementes modellieren soll, das ständig aktiv ist, hat ein Prozess einige spezielle Eigenschaften:

Prozessabarbeitung Ein Prozess entspricht einer Endlosschleife. Bei Beginn der Simulation wird, quasi als Initialisierung, jeder Prozess aktiviert und bis zu einem wait ausgeführt. Anschließend wird die Prozessausführung entsprechend der Bedingung der wait-Anweisung unterbrochen.

Wird der Prozess später durch Erfüllung der wait-Bedingung wieder aktiviert, werden die Anweisungen von dort ausgehend sequenziell weiter ausgeführt bis ein nächstes wait erreicht wird. Ist der Prozesscode zu Ende (end process...), so beginnt die Abarbeitung von vorn. Man kann sich dies vorstellen als:

```
process ...
begin
loop; Start der Schleife
...
wait ...
end loop; Ende der Schleife
end process...
```

Aktivierung Wie oben schon erläutert, wird ein Prozess durch den Simulator sequenziell abgearbeitet, dann an einer oder mehreren Stellen unterbrochen und bei Eintreten bestimmter Ereignisse *event* wieder aktiviert.

Daraus ergibt sich, dass ein Prozess mindestens eine wait-Anweisung oder eine sensitivity-list enthalten muss! Die sensitivity-list entspricht einem wait on ... am Ende des Prozesses.

Beispiel

```
SUM_P: process (A, B)
begin
    0 <= A + B;
end process SUM_P;

ist äquivalent zu:
SUM_P: process
begin
    0 <= A + B
    wait on A, B;
end process SUM_P;</pre>
wait-Anweisung
end process SUM_P;
```

Soll ein Datenfluss beschrieben werden, so entspräche jede Operation einem Prozess der jeweils nur eine einzige Anweisung enthält, wie in dem vorigen Beispiel. Als "Kurzschreibweise" dienen die konkurrenten Anweisungen. Sie stehen innerhalb der architecture und entsprechen jeweils einem eigenen Prozess. Ihre Reihenfolge im VHDL-Code ist irrelevant.

konkurrente Signalzuweisungen sind zu einem Prozess äquivalent, der nur aus einer Signalzuweisung mit entsprechender sensitivity-list besteht.

Syntax

Die Syntax entspricht der, zuvor beschriebenen, sequenziellen Form. Die Anweisung wird aktiviert, wenn sich eines der Signale in den Ausdrücken (*expression*) ändert.

```
architecture ... ist äquivalent zu architecture ...

begin begin

SUM_P: process (A, B)

begin

0 <= A + B;
end process SUM_P;
...
```

bedingte Signalzuweisungen sind zu einem Prozess äquivalent, der nur aus einer if-Anweisung und Signalzuweisungen nach der Verzweigung besteht. Auch geschachtelte if... elsif... sind möglich.

Syntax

Die Anweisung wird aktiviert, wenn sich eines der Signale ändert, das auf der rechten Seite der Zuweisung steht (in Ausdruck oder Bedingung).

Beispiel

selektive Signalzuweisungen entsprechen einem Prozess, der nur aus einer case-Anweisung und Signalzuweisungen nach der Verzweigung besteht.

Syntax

Die Anweisung wird aktiviert, wenn sich eines der Signale der Auswahlbedingung oder der Ausdrücke auf der rechten Seite der Zuweisung ändert.

Beispiel

geschützte Signalzuweisungen sind eine besondere Form obiger Signalzuweisungen. Die Zuweisung wird nur dann durchgeführt, wenn ein boole'sches Signal guard den Wert true hat. Dieses Signal kann explizit deklariert und benutzt werden, kommt aber üblicherweise als implizites Signal aus einem *geschützten Block* (siehe Seite 60).

```
Syntax
```

```
\ldots \langle signal0bj \rangle <= guarded [ <math>\langle delay \; mode \rangle ] \langle wave \; expression \rangle \; \ldots
```

konkurrente Prozeduraufrufe entsprechen einem Prozess der nur diesen Prozeduraufruf beinhaltet. Die Parameter der Prozedur sind in, out und inout Signale. Im Anweisungsteil sind alle sequenziellen Anweisungen zulässig. Die Aktivierung erfolgt durch Wertewechsel der Eingangssignale oder über (ggf. intern vorhandene) wait-Anweisungen.

Syntax

Beispiel

```
architecture ...
 procedure INT2VEC
    (signal INT : in integer;
     signal VEC : out bit_vector;
     signal FLAG: out boolean) is ...
begin
  INT2VEC (NUMBER, VECTOR, ERR_FLAG);
ist äquivalent zu:
architecture ...
 procedure INT2VEC ...
begin
 I2V_P: process (NUMBER)
 begin
    INT2VEC (NUMBER, VECTOR, ERR_FLAG);
  end process I2V_P;
  . . .
```

Assert analog zu der sequenziellen Anweisung, gibt es seit VHDL'93 auch eine konkurrente Form des assert. Sie prüft Bedingungen zur Simulationslaufzeit und darf als *passive Anweisung* im Anweisungsteil von Entities stehen.

Syntax

```
[\langle label \rangle:] assert \langle condition \rangle [report \langle string\ expression \rangle] [severity failure|error|warning|note];
```

Block / Generate In dem folgenden Kapitel, werden ab Seite 60, noch zwei weitere Anweisungen vorgestellt: block und generate. Mit ihnen kann konkurrent arbeitender VHDL-Code (Prozesse, Anweisungen oder Instanzen) gruppiert werden. Generics der Entity steuern eine bedingte oder wiederholte Ausführung, beispielsweise zur Anpassung von Wortbreiten.

Kapitel 8

Strukturbeschreibungen

Der strukturelle VHDL-Beschreibungsstil ist die textuelle Repräsentation von Netzlisten oder Blockdiagrammen. Dabei werden die Komponenten einer Architektur und deren Verbindungen untereinander beschrieben.

8.1 Hierarchische Beschreibungen

Der eigentliche Aufbau der Hierarchie erfolgt dabei in mehreren Schritten: Zuerst werden Komponenten deklariert und dann Instanzen dieser Komponenten erzeugt, wobei die verbindenden Signale auf die Anschlüsse abgebildet werden. In der Simulation müssen diese Komponenten schließlich an Paare aus einer VHDL-Entity und -Architektur gebunden werden. Die Komponente dient dabei als zusätzliche "Zwischenstufe" in der Hierarchie.

In VHDL '93 wurde die Syntax der Instanziierung erweitert, so dass direkt Entities und Konfigurationen benutzt werden können. Dadurch entfallen die Schritte der Komponentendeklaration und der Bindung.

Komponentendeklaration innerhalb einer architecture, bei den Deklarationen, oder in einem extra package. Sie ist meist mit der entsprechenden Entity-Deklaration identisch.

Syntax

```
component (componentId) [is]
    [⟨generic declaration⟩
    ⟨port declaration⟩
end component \lceil \langle componentId \rangle \rceil;
⟨generic declaration⟩ ::=
                                                                                                      Parameter
   generic ( \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle] { ;
                  \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle]});
                                                                                           Ein- und Ausgänge
⟨port declaration⟩
                                        : [\langle mode \rangle]
                                                                      [:=\langle expression \rangle]\{;
       port ( \langle port list \rangle
                                                        \langle typeId \rangle
                                       : [ (mode) ]
                  ⟨port list⟩
                                                                      [:=\langle expression \rangle] \} );
                                                        ⟨typeId⟩
⟨mode⟩ ::= in|out|inout|buffer
                                                                                                     "Richtung"
```

Instanziierung der Komponente im Anweisungsteil einer architecture. Vom Simulator wie die Instanz wie eine konkurrente Anweisung behandelt.

Syntax

Die Abbildung der Parameter und der Signale an den Anschlüssen kann entweder über die Position oder über den Namen erfolgen. Wird an einen der Ports kein Signal angeschlossen (z.B. bei nicht benutzten Ausgängen), so kann der reservierte Bezeichner open benutzt werden. Anstelle der Signalnamen ist auch ein Funktionsaufruf möglich, dadurch können Typkonvertierungen direkt bei der Instanziierung von Komponenten vorgenommen werden.

```
I1
entity RSFF is
 port (SET, RESET : in
                             bit:
                                           SET
        Q, QBAR
                 : buffer bit);
end entity RSFF;
                                                                            QBAR
                                           RESET
architecture NETLIST1 of RSFF is
                                                           12
  component NAND2 is
    port (A, B: in bit; C: out bit);
  end component NAND2;
begin
  I1: NAND2 port map (SET, QBAR, Q);
  I2: NAND2 port map (Q, RESET, QBAR);
end architecture NETLIST1;

Instanziierung mit Signalabbildung über Namen:

 I1: NAND2 port map (C => Q, A => SET,
                                           B \Rightarrow QBAR;
  I2: NAND2 port map (A => Q, B => RESET, C => QBAR);
```

Bindung der Instanz (Komponente) an ein Paar aus Architektur und Entity.

Syntax

Beispiel

```
entity NAND2 is
 port (A, B : in
                            bit;
       C
                  : out
                            bit);
end entity NAND2;
architecture NO_DELAY of NAND2 is
                                                               erste architecture
begin
 C \leq A \text{ nand } B;
end architecture NO_DELAY;
architecture GATE_DELAY of NAND2 is
                                                             zweite architecture
begin
 C <= A nand B after 235 ps;
end architecture GATE_DELAY;
                                                                  siehe oben RSFF
architecture NETLIST2 of RSFF is
 component NAND2 is
   port (A, B: in bit; C: out bit);
 end component NAND2;
 for I1: NAND2 use entity work.NAND2(NO_DELAY);
begin
 I1: NAND2 port map (SET, QBAR, Q);
                                                                 explizite Bindung
 I2: NAND2 port map (Q, RESET, QBAR);
                                                                implizite Bindung
end architecture NETLIST2;
```

Die Bindung kann schon in der Architektur erfolgen, meist wird aber eine "späte" Bindung in Form einer externen Konfiguration benutzt — Beispiele dazu folgen in nächsten Abschnitt.

Auch wenn die Instanziierung von Komponenten komplizierter aussieht, hat diese Methode durch die spätere Bindung viele Vorteile und *sollte deshalb immer benutzt werden*. Man erreicht dadurch größtmögliche Flexibilität bei der Zuordnung:

- der Namen $\langle componentId \rangle \leftrightarrow \langle entityId \rangle$, $\langle archId \rangle$,
- der Bezeichner sowie der Reihenfolge von Generics und Ports
- und sogar deren Anzahl.

8.1.1 Benutzung von Packages

Bei den obigen Beispielen wurden die Komponenten immer innerhalb der Architektur deklariert. Wenn Komponenten häufig benutzt werden, beispielsweise bei Zellbibliotheken, dann kann man sich mit Packages diese Arbeit vereinfachen.

Die Komponentendeklarationen sind in dem Package gesammelt, das mit Hilfe eine use-Klausel in dem jeweiligen Kontext bekannt gegeben wird.

Beispiel

```
package MY_COMPONENTS is
  component NAND2 is
   port (A, B: in bit; C: out bit);
  end component NAND2;
  ... weitere Deklarationen
end package MY_COMPONENTS;

use work.MY_COMPONENTS.all;
architecture NETLIST1 of RSFF is
begin
  I1: NAND2 port map (SET, QBAR, Q);
  I2: NAND2 port map (Q, RESET, QBAR);
end architecture NETLIST1;
```

8.1.2 Konfigurationen

Eigenschaften, die beim Entwurf komplexer Systeme benötigt werden, wie

Schrittweise top-down Verfeinerung (von black-box Verhalten zu Struktur),

Untersuchung von Alternativen,

Unterstützung von Versionen,

werden in VHDL dadurch realisiert, dass zu einer entity verschiedene Implementationen als architecture möglich sind. Konfigurationen haben dabei zwei zentrale Aufgaben:

- 1. Auf oberster Ebene legen sie fest, welche Architektur (von mehreren) einer Entity von Simulations- und Syntheseprogrammen verarbeitet wird.
- 2. Instanziiert die Architektur Komponenten, dann beschreibt die Konfiguration welche Entities, bzw. Architekturen, den einzelnen Instanzen entsprechen. Diese Zuordnung auch Bindung genannt kann beliebig weit in die Hierarchie hineinreichen. Ist sie nicht für alle Komponenten angegeben, so gelten Voreinstellungen.

Als Voreinstellung für den Bindungsmechanismus gelten folgende Regeln:

top-level: Alle CAD-Programme, die VHDL verarbeiten, haben einen Schritt der Codeanalyse: wenn die Dateien mit VHDL-Code eingelesen werden. Existieren mehrere alternative Architekturen, dann wird die (zeitlich) zuletzt analysierte für die Entity benutzt. Sie wird auch als *null* Konfiguration bezeichnet.

Komponente - Entity(Architektur): Sind die Namen und die Deklarationen identisch, dann wird die Komponente durch die null-Konfiguration der gleichnamigen Entity ersetzt.

In obigem Beispiel wird deshalb als implizite Konfiguration der Instanz I2: NAND2 das Paar aus NAND2 (GATE_DELAY) benutzt;

Syntax

```
configuration \langle configurationId \rangle of \langle entityId \rangle is
   for \(\lambda \text{architecture} Id \rangle \)
      {\component configuration}}
   end for;
end [configuration] [(configurationId)];
⟨component configuration⟩ ::=
   for \( instance \): \( componentId \)
                                          [\langle libraryId \rangle.] \langle entityId \rangle [(\langle archId \rangle)] [\langle mapping \rangle];
            use entity
            use configuration [\langle libraryId \rangle.] \langle configId \rangle
                                                                                                       [\langle mapping \rangle];
       for \( architectureId \)
          {\langle component configuration \rangle }
         end for;
   end for;
\langle instance \rangle ::= \langle label \rangle \{, \langle label \rangle \} \mid others \mid all
                       \lceil \langle generic map \rangle \rceil \lceil \langle port map \rangle \rceil
```

Eine Konfiguration ist eine separate Entwurfseinheit, die die Bindung für einen Teil der Hierarchie beschreibt. Sie ersetzt in übergeordneten Entwürfen in Bindungsanweisungen ein Paar aus Entity und Architektur und sie kann einzeln analysiert und simuliert werden kann.

Bei der VHDL-Simulation hat man meist schon dadurch eine Hierarchie, dass man eine Testumgebung einsetzt, welche die Schaltung als Komponente instanziiert. Über Prozesse oder andere Stimuligeneratoren werden die Eingänge getrieben, die Ausgänge kann man sich interaktiv ansehen oder prozedural auswerten. Viele Simulationsprogramme erwarten eine Konfiguration der Testumgebung — meist wird hier die null-Konfiguration benutzt:

Syntax

```
configuration \langle configurationId \rangle of \langle entityId \rangle is
  for \langle architectureId \rangle
  end for;
end [configuration] [\langle configurationId \rangle];
```

```
Beispiel
```

entity TEST_RSFF is

```
end entity TEST_RSFF;
architecture TB of TEST_RSFF is
  component RSFF is
    port (SET, RESET : in
                           bit;
          Q, QBAR : buffer bit);
  end component RSFF;
  signal S, R, Q, QB : bit;
begin
  TST_I: RSFF port map (S, R, Q, QBAR);
  STI_P: process
  begin
    S <= '0';
                Q <= '1';
                               wait for 20 ns;
             S <= '1';
                Q <= '1';
                              wait for 20 ns;
    S <= '1';
    S <= '1';
    S <= '0';
    S <= '1';
    S <= '0';
    S <= '1';
  end process STI_P;
end architecture TB;
configuration RSFF_TB0 of TEST_RSFF is
                                                                 null-Konfiguration
  for TB
  end for;
end configuration RSFF_TB0
configuration RSFF_TB1 of TEST_RSFF is
                                                             explizite Konfiguration
    for TST_I: RSFF use entity work.RSFF(NETLIST1);
      for NETLIST1
        for all: NAND2 use entity work.NAND2(GATE_DELAY);
        end for;
      end for;
    end for;
  end for;
end configuration RSFF_TB1
Reihenfolge der Codeanalyse
                            Entity
                                        Architektur 1 Architektur 2
        Beispiele Seite 53, 54
                            NAND2
                                        NO_DELAY
                                                     GATE_DELAY
                            RSFF
                                        NETLIST1
                                                     NETLIST2
                            TEST_RSFF
Für die Konfigurationen ergibt sich dann die folgende Bindung:
 RSFF_TB0 ⇒ TEST_RSFF(TB) TST_I: RSFF(NETLIST2) I1: NAND2(NO_DELAY)
                                                      12: NAND2(GATE_DELAY)
 RSFF_TB1 ⇒ TEST_RSFF(TB) TST_I: RSFF(NETLIST1) I1: NAND2(GATE_DELAY)
                                                      I2: NAND2(GATE_DELAY)
```

8. Strukturbeschreibungen

Konfigurationen erlauben weiterhin eine neu-Abbildung der Anschlüsse der Komponenten (component ...) zu denen des zugrundeliegenden Entwurfs (entity ...). Meist sind Komponenten- und Entity-Deklaration identisch, aber in einigen Fällen sind Umbenennungen oder Umordnungen notwendig.

- Beispielsweise kann mit *generischen* Zellbibliotheken gearbeitet werden, die dann durch Konfigurationen auf Zielbibliotheken verschiedener Hersteller abgebildet werden.
- Außerdem können Elemente des Entwurfs, durch Spezialisierung anderer, ähnlicher Teile ersetzt werden.

In dem Beispiel wird der Inverter in COMPARE (vergl. Seite 7) an einen geeignet beschaltetes Nand-Gatter gebunden.

Beispiel

```
configuration NANDY of COMPARE is
  for ARCH_STRUCT
    for all: INV use entity work.NAND2(NO_DELAY)
      port map (A => X, B => X, C => Z);
    end for;
  end for;
end configuration NANDY;
```

8.1.3 Parametrisierung von Entities durch generische Werte

Während VHDL-Entwürfe über Signale an den Ein- und Ausgängen im Sinne einer Struktur in der Umgebung eingebunden werden, kann deren Verhalten über generische Werte verändert werden. In den zugehörigen Architekturen und in der (den Generics folgenden) Port-Deklaration der Entity können die Werte als Konstanten benutzt werden. Typische Beispiele dazu sind Wortbreiten, Zähler(end)stände oder Verzögerungszeiten.

```
entity ADDER is
  generic ( BIT_WIDTH : integer range 2 to 64 := 16);
 port (A, B : in signed(BIT_WIDTH-1 downto 0);

SUM : out signed(BIT_WIDTH downto 0))
            SUM
                     : out signed(BIT_WIDTH downto 0));
end entity ADDER;
entity NAND2 is
 generic ( DEL
                     : time := 185 ps);
 port (A, B
                     : in bit;
                     : out bit);
           C
end entity NAND2;
architecture GEN_DELAY of NAND2 is
                                                                     erste architecture
begin
 C <= A nand B after DEL;</pre>
end architecture GEN_DELAY;
```

Die Übergabe, bzw. die Festlegung konkreter Werte kann an mehreren Stellen stattfingen:

- 1. default-Wert der entity-Deklaration
- 2. default-Wert der component-Deklaration, allerdings muss ein generic map von Komponente zu Entity existieren.
- 3. aktueller Wert bei der Instanziierung der Komponente in der architecture
- 4. aktueller Wert bei expliziter Bindung, z.B. als configuration

```
architecture NETLIST of RSFF is
  component NAND2 is
    generic (DEL: time); port (A, B: in bit; C: out bit);
  end component NAND2;
begin
                                                             Entity-Deklaration 185 ps
 I1: NAND2 port map (SET, QBAR, Q);
  . . .
begin
 I1: NAND2 generic map (DEL => 215 ns);
                                                         Wert bei Instanziierung 215 ps
             port map (SET, QBAR, Q);
  . . .
begin
 I1: NAND2 port map (SET, QBAR, Q);
configuration TIMED_RSFF of RSFF is
  for NETLIST1
    for all: NAND2 use entity work.NAND2(GEN_DELAY)
                                                              Wert bei Bindung 145 ps
                       generic map (DEL => 145 ps);
    end for;
 end for;
end configuration TIMED_RSFF;
```

8.2 Strukturierende Anweisungen

Konkurrente Anweisungen (Prozesse, Prozeduraufrufe oder Signalzuweisungen) und Instanziierungen können mit den folgenden Befehlen gruppiert werden.

Block Der block-Befehl definiert eine lokale Umgebung, in der neben eigenen Deklarationen (Datentypen, Signale...) sogar eigene Schnittstellen (Ports des Blocks) definiert sein können. In der Praxis werden Blöcke allerdings kaum benutzt — der Aufbau der Hierarchie mit Entities ist flexibler.

Syntax

```
 \begin{array}{l} \langle label \rangle \colon block \ [ (\langle guard \ expression \rangle) ] \ [is] \\ [\langle generic \ declaration \rangle \ [\langle generic \ map \rangle;] ] \\ [\langle port \ declaration \rangle \ [\langle port \ map \rangle; \ ]] \\ [\langle local \ declarations \rangle] \\ begin \\ \langle statements \rangle \\ end \ block \ [\langle label \rangle]; \end{array}
```

Geschützte Blöcke besitzen zusätzlich den boole'schen Ausdruck (*guard expression*) der ein *implizit* vorhandenes Signal guard treibt. Dieses Signal kann innerhalb des Blocks für die Kontrolle von Anweisungen genutzt werden — wegen des direkten Bezugs auf guard sind dies meist *geschützte Signalzuweisungen* in ihren verschiedenen Formen.

```
Syntax
```

```
\dots \ \langle signal0bj \rangle \ \textit{<=} \ guarded \ [\ \langle \textit{delay mode} \rangle \ ] \ \ \langle \textit{wave expression} \rangle \ \dots
```


Generate ermöglicht die Gruppierung, bzw. Erzeugung, konkurrenter Anweisungen oder Instanzen durch Wiederholung – for-Schleife.

```
Auswahl – if-Bedingung.
```

Syntax

```
 \begin{array}{lll} \langle label \rangle \colon \text{for } \langle rangeVar \rangle & \text{in } \langle range \rangle & \text{generate} & \text{Laufindex} \\ \langle label \rangle \colon \text{if } \langle expression \rangle & \text{generate} & \text{Bedingung} \\ [\,\langle local\ declarations \rangle & \\ \text{begin}] & \langle statements \rangle & \\ \text{end generate } [\,\langle label \rangle\,] \ ; \end{array}
```

Meist wird die generate-Anweisung benutzt, um array-artige Hardwarestrukturen zu beschreiben, wie in dem folgenden Beispiel eines Fifo-Speichers.



```
entity FIFO is
 generic ( DAT_WD : integer range 2 to 64 := 16;
           FIFO_LEN : integer range 4 to 48 := 8);
          ( CLK : in std_logic;
 port
           DAT_IN
                    : in std_logic_vector (DAT_WD-1 downto 0);
           DAT_OUT : out std_logic_vector (DAT_WD-1 downto 0));
end entity FIFO;
architecture NETLIST of FIFO is
 component REG is
   generic ( WID
                    : integer range 2 to 64);
           ( CLK
                    : in std_logic;
   port
           (DI
                    : in std_logic_vector (WID-1 downto 0);
                 : out std_logic_vector (WID-1 downto 0));
           ( DO
 end component REG;
 subtype SIG_WD_TY is std_logic_vector (DAT_WD-1 downto 0);
         SIG_ARR_TY is array (0 to FIFO_LEN) of SIG_WD_TY;
 signal LOC
                   : SIG_ARR_TY;
begin
 LOC(0) <= DAT_IN;
 DAT_OUT <= LOC(FIFO_LEN);</pre>
 GEN1: for I in 1 to FIFO_LEN generate
   GEN1_I: REG generic map (DAT_WD)
                  port map (CLK, LOC(I-1), LOC(I));
 end generate GEN1;
end architecture NETLIST;
```

Kapitel 9

Bibliotheken und Packages

9.1 Package

Ein package ist, wie entity, architecture und component, eine eigenständige VHDL-Einheit. In Packages werden Deklarationen gesammelt, die an mehreren Stellen im Entwurf benötigt werden, beispielsweise für: Typen und Untertypen, Konstanten, Komponenten, Funktionen und Prozeduren ...

In einigen Fällen werden Packages in "Header" und "Body" unterteilt. Der Kopf enthält dabei die nach außen sichtbaren Deklarationen, während die Implementationen in dem "Body" stehen. Beide Teile können in getrennten Dateien enthalten sein — mit dem Vorteil, dass bei Änderungen möglichst kleine Teile des VHDL-Codes ausgetauscht und neu analysiert werden müssen. Diese Unterteilung ist in zwei Fällen sinnvoll, bei Unterprogrammen sogar notwendig:

zurückgestellte (deferred) Konstante: Die Deklaration der Konstanten befindet sich im Kopf, während die Festlegung eines Wertes im "Body" stattfindet.

Unterprogramme — Funktionen und Prozeduren: Im Packageheader ist nur die Deklaration des Unterprogramms, der Programmrumpf folgt im "Body".

Syntax

Um auf die Deklarationen aus Packages zuzugreifen, werden diese mit der use-Klausel benutzbar gemacht. Diese Anweisung kann im VHDL-Code lokal innerhalb eines Deklarationsteils stehen (mit entsprechendem Gültigkeitsbereich) oder direkt vor der VHDL-Einheit. Befinden sich diese Packages nicht in der Bibliothek work (Voreinstellung), dann muss mit einer library-Anweisung die Bibliothek bekanntgegeben werden.

Syntax

```
library \langle libraryId \rangle \{, \langle libraryId \rangle \}; vor VHDL-Einheit use [\langle libraryId \rangle .] \langle packageId \rangle . \langle objectId \rangle; | use [\langle libraryId \rangle .] \langle packageId \rangle . all;
```

Nach obigen Deklarationen kann auf Elemente aus Bibliotheken und Packages direkt über deren Namen $\langle objectId \rangle$ zugegriffen werden. Auch in VHDL gelten, den Programmiersprachen vergleichbare, Regeln zum Sichtbarkeitsbereich von Deklarationen und Objekten. Um bei Überdeckungen gezielt Objekte anzusprechen, kann auch der komplette Bezeichner angegeben werden.

Syntax

```
[\langle libraryId \rangle.] \langle packageId \rangle. \langle objectId \rangle
```

```
package MY_DEFS is
                                                                Konstantendeklaration
  constant GATE_DEL : time := 170 ps;
end package MY_DEFS;
                                                                      hier nicht work
library PROJECT_LIB;
use PROJECT_LIB.MY_DEFS.all;
entity NAND2 is
  generic ( DEL
                    : time := GATE_DEL);
  port (A, B
                    : in bit;
           C
                     : out bit);
end entity NAND2;
package MY_DEFS is
                                                          oder als "deferred" constant
  constant GATE_DEL : time;
end package MY_DEFS;
package body MY_DEFS is
  constant GATE_DEL : time := 170 ps;
end package MY_DEFS;
```

```
package TEMPCONV is
function C2F (C: real) return real;
end package TEMPCONV;

package body TEMPCONV is
function C2F (C: real) return real is
function C2F (C: real) return real is
Funktionsrumpf
begin
return (C * 9.0 / 5.0) + 32.0;
end function C2F;

function F2C (F: real) return real is
...
end package TEMPCONV;
```

9.2 VHDL-Einheiten, Dateien und Bibliotheken

VHDL besitzt vier (fünf) elementare Teile, die als "Einheiten" der Sprache bezeichnet werden: entity, architecture, component und package, bzw. package body. Jede dieser Einheiten stellt einen lokalen Kontext bereit. Für die weitere Verarbeitung durch Simulationsoder Syntheseprogramme kann jede Einheit für die Codeanalyse (Compilation) benutzt werden, wobei zeitliche Abhängigkeiten gelten:

```
erst entity dann architecture dann configuration package package body
```

Bei der Codeanalyse die Syntax überprüft, meist wird aber auch eine interne Repräsentation der VHDL-Einheit erzeugt.

Bibliotheken

Die schon mehrfach erwähnten Bibliotheken stellen eigentlich eine zusätzlich Gliederungsstufe zur Gruppierung von VHDL-Einheiten dar. Eine Bibliothek entspricht einer Sammlung von VHDL-Einheiten, wobei diese im Quelltext vorliegen können oder, was meist der Fall ist, schon als compilierter Code.

Meist werden die VHDL-Bibliotheken auf das Dateisystem eines Rechners abgebildet, wobei die Bibliothek einem Unterverzeichnis entspricht. Diese Zuordnung geschieht außerhalb der Sprache VHDL durch Konfigurationsdateien oder Kommandozeilenparameter, und ist vom verwendeten CAD-Programm abhängig — immer die Dokumentation lesen!.

Außer der Standardbibliothek work, in sich (i.A.) der aktuelle Entwurf befindet, werden zusätzliche Bibliotheken und Packages im Entwurf benutzt, zur:

Sammlung von IP Neben eigenen Deklarationen, können auch Teilentwürfe oder Komponenten – Stichwort: *intellectual property* – zusammengefasst und so innerhalb einer Arbeitsgruppe oder eines Unternehmens global bereitgestellt werden.

Erweiterung von VHDL Sowohl die IEEE Arbeitsgruppen, die sich mit der VHDL Standardisierung befassen, als auch die Hersteller von VHDL-Werkzeugen, bieten Ergänzungen zum Sprachstandard an. Dies sind zusätzliche Datentypen und Funktionen für:

- mehrwertige Logik: std_logic_1164
- Arithmetiken: numeric_std, numeric_bit
- mathematische Typen und Funktionen: math_real, math_complex
- Hilfsroutinen: Zufallszahlengeneratoren, Queue-Modellierung...

Benutzung von Zellbibliotheken Die ASIC-Hersteller stellen ihre Zellbibliotheken für die Simulation von Strukturbeschreibungen, bzw. deren Synthese, in Form von VHDL-Libraries zur Verfügung.

VHDL-Dateien

Die Zuordnung von VHDL-Einheiten auf Dateien wurde noch nicht erläutert, da sie oft von den benutzten Programmen abhängt. Prinzipiell hat man die Möglichkeiten von "pro VHDL-Einheit eine Datei" bis zu "eine einzige Datei für den gesamten Entwurf". Die Dateinamen sind beliebig wählbar, als Namenserweiterung hat sich .vhd eingebürgert.

Einige Programme haben bestimmte Konventionen, was den Inhalt und die Dateinamen angeht, beispielsweise: immer entity+architecture, in Datei ⟨entityId⟩.vhd

Anhang A

Syntaxbeschreibung

Der Anhang ist keine vollständige, formale Syntaxbeschreibung von VHDL, hier sei auf das "VHDL Language Reference Manual" [IEEE00b, IEEE93a, IEEE87] verwiesen. Er ist vielmehr als Nachschlagehilfe bei Fragen zur Syntax und der Anordnung von VHDL-Konstrukten gedacht.

Einige Teile der VHDL-Syntax fehlen auch, so wurden selten benutzte Sprachkonstrukte, die nicht auch zuvor im Text erläutert wurden, weggelassen. Dementsprechend sind nicht alle Produktionen dargestellt – die verbleibenden Bezeichner sollten aber für sich sprechen –, dafür wurde Wert darauf gelegt zu zeigen wo welche VHDL-Anweisungen im Code stehen können.

A.1 Übersicht

VHDL-Entwurf Ein gesamter Entwurf besteht üblicherweise aus einer Anzahl von Dateien, die wiederum die analysierbaren Einheiten enthalten.

```
VHDL-Entwurf


analysierbare VHDL-Datei

entity
- Interfacebeschreibung von Entwürfen
- architecture
- Implementation
- "-
- configuration
- Bindung von Architekturen an Entity / Komponente / Instanz
- package
- allgemeine Deklarationen
```

Entities sind die "Teile" eines zu entwerfenden Systems, wie


- Systemkomponenten, die unter Umständen nichts mit der Hardware zu tun haben (Softwaremodelle, Protokolle, Simulationsumgebungen).
- Hardwaremodelle vorgegebener Teile (Prozessoren, Speicher).
- das zu entwerfende ASIC.
- ein Teil (eine Komponente) eines hierarchischen Entwurfs.
- ein Gatter einer Netzliste.

Architekturen beschreiben die Implementation einer Entity. Sie bestehen aus einem Teil für lokale Deklarationen und *konkurrenten Anweisungen* und *Instanzen von Komponenten*. Diese können in beliebiger Reihenfolge im VHDL-Code stehen.




Konfigurationen legen für eine Entity (das Interface) fest, welche Architektur (die Implementation) benutzt wird. In Hierarchien werden die einzelnen Instanzen an solche "Paare" aus Entity und Architektur gebunden.

Packages fassen Deklarationen zusammen, die an mehreren Stellen im Entwurf gebraucht werden (insbesondere in mehreren Dateien).



Prozesse und Unterprogramme dienen der Verhaltensbeschreibung durch einen Ablauf *sequenzieller Anweisungen*.

Prozesse verarbeiten die Werte von Signalen und weisen ihnen neue Werte zu. Signalzuweisungen werden erst im folgenden Simulationszyklus und damit *außerhalb der sequenziellen Abarbeitung* wirksam. Die Synchronisation zwischen der Abarbeitung der Anweisungen und den Simulationszyklen (Verlauf an simulierter Zeit) geschieht durch besondere Anweisungen (sensitivity-Liste, wait).



A.2 Bibliothekseinheiten

```
⟨entity declaration⟩
entity \langle entityId \rangle is
   [ \( generic declaration \)
    ⟨port declaration⟩
   [⟨local declarations⟩
                                                                                    normalerweise nicht benutzt
[begin
   ⟨passive statements⟩]
end [entity] [\langle entityId\rangle];
⟨generic declaration⟩ ::=
                                                                                                          Parameter
   generic ( \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle] {;
                 ⟨generic list⟩ : ⟨typeId⟩ [:= ⟨expression⟩]} );
⟨port declaration⟩
                                                                                               Ein- und Ausgänge
                               ::=
       port ( \langle port list \rangle
                                      : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] {;
                 \langle port \ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] \} );
\langle mode \rangle ::= in|out|inout|buffer
                                                                                                         "Richtung"
```

```
entity \langle entityId \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle entityId \rangle;
                                                                                            end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                            package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                            begin
end block \langle bLabel \rangle;
                                                                                            end process \( \lambda pLabel \rangle ;
```

```
 \begin{array}{l} \langle architecture\ body \rangle \\ \\ architecture\ \langle architectureId \rangle\ of\ \langle entityId \rangle\ is \\ \\ [\langle local\ declarations \rangle] \\ \\ begin \\ \langle statements \rangle \\ \\ end\ [architecture]\ [\langle architectureId \rangle]; \\ \\ \langle local\ declarations \rangle\ ::= \\ \\ \{use\ \langle \dots \rangle \\ \\ \{use\ \langle \dots \rangle \\ \\ \{function\ \langle \dots \rangle \}\ |\ \{procedure\ \langle \dots \rangle \}\ |\ \\ \{type\ \langle \dots \rangle \\ \\ \}\ |\ \{subtype\ \langle \dots \rangle \\ \\ \}\ |\ \{component\ \langle \dots \rangle \}\ |\ \{\langle configSpec \rangle \}\ |\ \\ \{constant\ \langle \dots \rangle \}\ |\ \{signal\ \langle \dots \rangle \}\ |\ \\ \{signal\ \langle \dots \rangle \\ \}\ |\ \{signal\ \langle \dots \rangle \\ |\ \{signal\ \langle \dots \rangle \\ \}\ |\ \{signal\ \langle \dots \rangle \\ |\ \{signal\ \langle \dots \rangle \\ \}\ |\ \{signal\ \langle \dots \rangle \\ |\ \{signal\ \langle \dots
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle entityId \rangle;
                                                                                            end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                            begin
end block \langle bLabel \rangle;
                                                                                            end process \( \( pLabel \) ;
```

```
 \langle package \ declaration \rangle   package \ \langle packageId \rangle \ is   \{use \ \langle \dots \rangle \ \} \ | \ \{subtype \ \langle \dots \rangle \ \} \ | \ \{file \ \langle \dots \rangle \ \} \ | \ \{file \ \langle \dots \rangle \ \} \ | \ \{finction \ \langle \dots \rangle \ \} \ | \ \{function \ \langle \dots \rangle \ \} \ | \ \{component \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{signal \ \langle \dots \rangle \ \} \ | \ \{signal \ \langle \dots \rangle \ \} \ | \ \{signal \ \langle \dots \rangle \ \} \ | \ \{subtype \ \langle \dots \rangle \ \} \ | \ \{file \ \langle \dots \rangle \ \} \ | \ \{alias \ \langle \dots \rangle \ \} \ | \ \{file \ \langle \dots \rangle \ \} \ | \ \{alias \ \langle \dots \rangle \ \} \ | \ \{function \ \langle \dots \rangle \ \} \ | \ \{function \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ | \ \{constant \ \langle \dots \rangle \ \} \ | \ \{constant \ \langle \dots \rangle \ | \ \{const
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle entityId \rangle;
                                                                                            end architecture \( \langle archId \rangle ; \)
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                            begin
end block \langle bLabel \rangle;
                                                                                            end process \( \( pLabel \) ;
```

```
⟨configuration declaration⟩
configuration \langle configurationId \rangle of \langle entityId \rangle is
   for \(\lambda \text{architectureId}\rangle\)
      \{\langle component configuration \rangle\}
   end for;
end [configuration] [\langle configurationId \rangle];
⟨component configuration⟩ ::=
   for \( instance \): \( componentId \)
                                        [\langle libraryId \rangle.] \langle entityId \rangle [(\langle archId \rangle)] [\langle mapping \rangle];
             use entity
             use configuration [\langle libraryId \rangle.] \langle configId \rangle
                                                                                                      [\langle mapping \rangle];
       for \( architectureId \)
          \{\langle component configuration \rangle\}
         end for;
   end for;
\langle instance \rangle ::= \langle label \rangle \{, \langle label \rangle \} \mid others \mid all
\langle mapping \rangle ::= [\langle generic map \rangle] [\langle port map \rangle]
⟨generic map⟩ ::=
   generic map ([\langle formal\ generic \rangle =>] \langle expresssion \rangle | open{};
                       [\langle formal\ generic \rangle \Rightarrow] \langle expresssion \rangle | open \} )
⟨port map⟩
                       ::=
                                                    \Rightarrow | \langle signalId \rangle | open { ;
        port map ([\langle formal port \rangle]
                         (formal port)
                                                   =>| \langle signalId \rangle | open\{ ;
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
begin
                                                                                             begin
end entity \langle entityId \rangle;
                                                                                             end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                             package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                             end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                             procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                             begin
                                                                                             end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                             \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                             begin
end block \langle bLabel \rangle;
                                                                                             end process \( \lambda pLabel \rangle ;
```

A.3 Deklarationen / Spezifikationen

```
⟨type declaration⟩
type \langle typeId \rangle is ( \langle enumLiteral \rangle {, \langle enumLiteral \rangle});
type \langle typeId \rangle is array (\langle index \rangle) of \langle element\ typeId \rangle;
type \langle typeId \rangle is record
  \{\langle fieldId \rangle : \langle typeId \rangle; \}
end record [\langle typeId \rangle];
type \langle typeId \rangle is file of \langle base\ typeId \rangle;
type \langle typeId\rangle is access \langle base typeId\rangle;
subtype \langle sub \ typeId \rangle is \langle base \ typeId \rangle [range \langle range \rangle];
                                                                                                                             Wert begrenzt
subtype \langle sub typeId\rangle is \langle base typeId\rangle
                                                                                                                            Index begrenzt
    (\langle range \rangle | \langle typeId \rangle \{, \langle range \rangle | \langle typeId \rangle \});
 \langle index \rangle ::= \langle range \rangle
                                                                                                                          integer Bereich
                                                                                                                          Aufzählungstyp
                      \langle typeId \rangle
                      \langle 	exttt{typeId} 
angle range \langle 	exttt{range} 
angle
                                                                                                                    allgemeiner Bereich
                      ⟨typeId⟩ range <>
                                                                                              unbegrenzt, Bereichs bei Obj.-Dekl.
 \langle range \rangle ::= \langle low \ expr \rangle to
                                                \langle 	ext{high expr} 
angle
                      ⟨high expr⟩ downto ⟨low expr⟩
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
  ⟨type declaration⟩
                                                                                      ⟨type declaration⟩
begin
                                                                                    begin
end entity \langle entityId \rangle;
                                                                                    end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                    package body \langle packageId \rangle is
  ⟨type declaration⟩
                                                                                       ⟨type declaration⟩
end package \langle packageId \rangle;
                                                                                     end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                    procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                      \(type declaration\)
end configuration \langle configId \rangle;
                                                                                    begin
                                                                                    end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                     \langle pLabel \rangle: process (\langle sigList \rangle) is
   ⟨type declaration⟩
                                                                                       ⟨type declaration⟩
begin
                                                                                    begin
end block \langle bLabel \rangle;
                                                                                     end process \( \rho Label \rangle ;
```

```
\langle alias\ declaration \rangle alias \langle aliasId \rangle : \langle typeId \rangle is \langle alias0bj \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                      architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
  (alias declaration)
                                                                                        (alias declaration)
begin
                                                                                      begin
end entity \langle \textit{entityId} \rangle;
                                                                                      end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                      package body \langle packageId \rangle is
  ⟨alias declaration⟩
                                                                                        ⟨alias declaration⟩
end package \langle packageId \rangle;
                                                                                      end package body \langle packageId\rangle;
configuration \langle \mathit{configId} \rangle of \langle \mathit{entityId} \rangle is
                                                                                      procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                        (alias declaration)
end configuration \langle configId \rangle;
                                                                                      begin
                                                                                      end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                       \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  ⟨alias declaration⟩
                                                                                         (alias declaration)
begin
                                                                                      begin
end block \langle bLabel \rangle;
                                                                                      end process \langle pLabel \rangle;
```

```
\begin{array}{l} \langle \textit{constant declaration} \rangle \\ \textit{constant } \langle \textit{identifier} \rangle \; : \; \langle \textit{typeId} \rangle \; \left[ \langle \textit{range} \rangle \; \right] \; \left[ := \langle \textit{expression} \rangle \; \right]; \end{array}
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                     architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
  ⟨constant declaration⟩
                                                                                       ⟨constant declaration⟩
begin
                                                                                     begin
end entity \langle \textit{entityId} \rangle;
                                                                                     end architecture \( \lambda archId \rangle ; \)
                                                                                    package body \langle packageId \rangle is
package \langle packageId \rangle is
  ⟨constant declaration⟩
                                                                                       ⟨constant declaration⟩
end package \(\langle package Id \rangle ;\)
                                                                                     end package body \langle packageId\rangle;
                                                                                     procedure \langle procId \rangle (\langle paraList \rangle) is
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                       ⟨constant declaration⟩
end configuration \langle configId \rangle;
                                                                                     begin
                                                                                     end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                     \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  ⟨constant declaration⟩
                                                                                       ⟨constant declaration⟩
begin
                                                                                     begin
end block \langle bLabel \rangle;
                                                                                     end process \langle pLabel \rangle;
```

```
\langle variable\ declaration \rangle
variable\ \langle identifier\ list \rangle\ :\ \langle typeId \rangle\ [\langle range \rangle\ ]\ [:=\ \langle expression \rangle\ ];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                         architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                         begin
end entity \langle entityId \rangle;
                                                                                         end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                         package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId \rangle;
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            ⟨variable declaration⟩
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                         end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                          \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
                                                                                            (variable declaration)
begin
                                                                                         begin
end block \langle bLabel \rangle;
                                                                                         end process \langle pLabel \rangle;
```

```
\langle signal\ declaration \rangle
signal\ \langle identifier\ list \rangle\ :\ \langle typeId \rangle\ [\langle range \rangle\ ]\ [:=\ \langle expression \rangle\ ];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                         architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
  ⟨signal declaration⟩
                                                                                           ⟨signal declaration⟩
begin
                                                                                         begin
end entity \langle \textit{entityId} \rangle;
                                                                                         end architecture \langle \mathit{archId} \rangle;
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
  ⟨signal declaration⟩
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                         end procedure \langle procId \rangle;
                                                                                         \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
\langle bLabel \rangle: block (\langle sigList \rangle) is
  ⟨signal declaration⟩
begin
                                                                                         begin
end block \langle bLabel \rangle;
                                                                                         end process \langle pLabel \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                      architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
  ⟨file declaration⟩
                                                                                        ⟨file declaration⟩
begin
                                                                                      begin
end entity \langle \textit{entityId} \rangle;
                                                                                      end architecture \( \lambda archId \rangle ; \)
                                                                                      package body \langle packageId \rangle is
package \langle packageId \rangle is
  ⟨file declaration⟩
                                                                                        \langle file declaration \rangle
end package \langle packageId \rangle;
                                                                                      end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                      procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                        ⟨file declaration⟩
end configuration \langle configId \rangle;
                                                                                      begin
                                                                                      end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                       \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  ⟨file declaration⟩
                                                                                         ⟨file declaration⟩
begin
                                                                                      begin
end block \langle bLabel \rangle;
                                                                                      end process \( \( pLabel \) ;
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
  ⟨subprogram declaration⟩
                                                                                   ⟨subprogram declaration⟩
begin
                                                                                  begin
end entity \langle entityId \rangle;
                                                                                  end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                 package body \langle packageId \rangle is
  ⟨subprogram declaration⟩
                                                                                    ⟨subprogram declaration⟩
end package \langle packageId \rangle;
                                                                                  end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                 procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                   ⟨subprogram declaration⟩
end configuration \langle configId \rangle;
                                                                                  begin
                                                                                  end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                  \langle pLabel \rangle: process (\langle sigList \rangle) is
  ⟨subprogram declaration⟩
                                                                                    ⟨subprogram declaration⟩
begin
                                                                                  begin
end block \langle bLabel \rangle;
                                                                                  end process \( \( pLabel \) ;
```

```
⟨subprogram body⟩
function \( \frac{functionId} \) \[ \langle parameter declaration \rangle \] return \( \langle typeId \rangle \) is
   [\langle local declarations \rangle ]
begin
   ⟨sequential statements⟩
                                                                                                                    mit return
end [function] [\langle functionId\rangle];
⟨parameter declaration⟩ ::=
   ( [\langle class \rangle] \langle formal\ list \rangle : [in] \langle typeId \rangle [:= \langle expression \rangle] \{;
      [\langle class \rangle] \langle formal \ list \rangle : [in] \langle typeId \rangle [:= \langle expression \rangle] \}
⟨class⟩ ::= constant|signal|file
                                                                                                                  Okjektklasse
procedure \langle procedureId \rangle [\langle parameter\ declaration \rangle] is
   [\langle local\ declarations \rangle]
begin
   ⟨sequential statements⟩
end [procedure] [\langle procedureId \rangle];
⟨parameter declaration⟩ ::=
   ( [\langle class \rangle] \langle formal\ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] \{;
       [\langle class \rangle] \langle formal\ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] \} )
⟨class⟩ ::= constant|signal|variable|file
                                                                                                                  Okjektklasse
\langle mode \rangle ::= in|out|inout
                                                                                                          Wirkungsrichtung
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
  ⟨subprogram body⟩
                                                                                       ⟨subprogram body⟩
begin
                                                                                     begin
end entity \langle entityId \rangle;
                                                                                     end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                     package body \langle packageId \rangle is
                                                                                       ⟨subprogram body⟩
end package \langle packageId \rangle;
                                                                                     end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                     procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                       ⟨subprogram body⟩
end configuration \langle configId \rangle;
                                                                                     begin
                                                                                     end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                     \langle pLabel \rangle: process (\langle sigList \rangle) is
   ⟨subprogram body⟩
                                                                                        ⟨subprogram body⟩
begin
                                                                                     begin
end block \langle bLabel \rangle;
                                                                                     end process \( \( pLabel \) ;
```

```
\langle attribute \ declaration \rangle attribute \langle attributeId \rangle : \langle typeId \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                    architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
 ⟨attribute declaration⟩
                                                                                      ⟨attribute declaration⟩
begin
                                                                                    begin
end entity \langle \textit{entityId} \rangle;
                                                                                    end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                    package body \langle packageId \rangle is
  ⟨attribute declaration⟩
end package \langle packageId \rangle;
                                                                                    end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                    procedure \langle procId \rangle (\langle paraList \rangle) is
                                                                                      ⟨attribute declaration⟩
end configuration \langle configId \rangle;
                                                                                    begin
                                                                                    end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                     \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  ⟨attribute declaration⟩
                                                                                       ⟨attribute declaration⟩
begin
                                                                                    begin
end block \langle bLabel \rangle;
                                                                                    end process \langle pLabel \rangle;
```

```
\langle attribute \ specification \rangle attribute \langle attributeId \rangle of \langle object \ list \rangle : \langle object \ class \rangle is \langle expression \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                   architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
 ⟨attribute specification⟩
                                                                                     ⟨attribute specification⟩
begin
                                                                                   begin
end entity \langle \textit{entityId} \rangle;
                                                                                   end architecture \( \langle archId \rangle ; \)
package \langle packageId \rangle is
                                                                                   package body \langle packageId \rangle is
  ⟨attribute specification⟩
                                                                                     ⟨attribute specification⟩
end package \langle packageId \rangle;
                                                                                   end package body \langle packageId \rangle;
                                                                                   procedure \langle procId \rangle (\langle paraList \rangle) is
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                     ⟨attribute specification⟩
end configuration \langle configId \rangle;
                                                                                   begin
                                                                                   end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                    \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  ⟨attribute specification⟩
                                                                                      ⟨attribute specification⟩
begin
                                                                                   begin
end block \langle bLabel \rangle;
                                                                                   end process \langle pLabel \rangle;
```

```
⟨component declaration⟩
component \( \componentId \rangle \) [is]
    [\langle generic declaration \rangle]
    [\langle port declaration \rangle]
end component [\langle componentId \rangle];
⟨generic declaration⟩ ::=
                                                                                                              Parameter
   generic ( \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle] {;
                  ⟨generic list⟩ : ⟨typeId⟩ [:= ⟨expression⟩]} );
⟨port declaration⟩
                               ::=
                                                                                                  Ein- und Ausgänge
       port ( \langle port list \rangle
                                        : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] {;
                  \langle port\ list \rangle : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle]} );
⟨mode⟩ ::= in|out|inout|buffer
                                                                                                             "Richtung"
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
                                                                                          ⟨component declaration⟩
begin
                                                                                        begin
end entity \langle entityId \rangle;
                                                                                        end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
  ⟨component declaration⟩
end package \langle packageId \rangle;
                                                                                        end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                        procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                        begin
                                                                                        end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                        \langle pLabel \rangle: process (\langle sigList \rangle) is
   ⟨component declaration⟩
begin
                                                                                        begin
end block \langle bLabel \rangle;
                                                                                        end process \( \lambda pLabel \rangle ;
```

```
⟨configuration specification⟩
for \( instance \): \( componentId \)
                               [\langle libraryId \rangle.] \langle entityId \rangle [(\langle archId \rangle)] [\langle mapping \rangle] ; |
          use entity
          use configuration [\langle libraryId \rangle.] \langle configId \rangle
                                                                                                     [\langle mapping \rangle];
   for \( architectureId \)
      \{\langle component configuration \rangle\}
      end for; ]
end for;
\langle instance \rangle ::= \langle label \rangle \{, \langle label \rangle \} \mid others \mid all
\langle mapping \rangle ::= [\langle generic map \rangle] [\langle port map \rangle]
⟨generic map⟩ ::=
   generic map ([\langle formal\ generic \rangle =>] \langle expresssion \rangle | open{ ;}
                        [\langle formal\ generic \rangle =>] \langle expresssion \rangle | open \})
⟨port map⟩
                       ::=
        port map ([\langle formal port\rangle
                                                     =>| \langle signalId \rangle | open \{ ;
                         [\langle formal port \rangle
                                                     =>| \langle signalId \rangle | open \{ ;
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
                                                                                           ⟨configuration specification⟩
begin
                                                                                         begin
end entity \langle entityId \rangle;
                                                                                         end architecture \( \lambda archId \rangle ; \)
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                        procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                        begin
                                                                                         end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle pLabel \rangle: process (\langle sigList \rangle) is
  ⟨configuration specification⟩
begin
                                                                                         begin
end block \langle bLabel \rangle;
                                                                                         end process \( \lambda pLabel \rangle ;
```

```
\label{library clause} $$ \library \ \langle libraryId \rangle \{, \langle libraryId \rangle \};
```

```
⟨library clause⟩
                                                                                       ⟨library clause⟩
                                                                                       architecture \( \archId \rangle \) of \( \left( entityId \rangle \) is
entity \langle entityId \rangle is
begin
                                                                                       begin
end entity \langle entityId \rangle;
                                                                                       end architecture \langle \mathit{archId} \rangle;
⟨library clause⟩
                                                                                       ⟨library clause⟩
package \langle packageId \rangle is
                                                                                       package body \(\langle package Id \rangle \) is
end package \langle packageId \rangle;
                                                                                       end package body \langle packageId \rangle;
⟨library clause⟩
                                                                                       procedure \langle procId \rangle (\langle paraList \rangle) is
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                       begin
end configuration \langle configId \rangle;
                                                                                       end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                       \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                       begin
end block \langle bLabel \rangle;
                                                                                       end process \langle pLabel \rangle;
```

```
 \begin{array}{l} \langle use\ clause \rangle \\ use\ [\langle libraryId \rangle.] \langle packageId \rangle. \langle objectId \rangle; \\ use\ [\langle libraryId \rangle.] \langle packageId \rangle. all; \end{array}
```

```
⟨use clause⟩
                                                                                ⟨use clause⟩
                                                                               architecture \( \archId \rangle \) of \( \left( entityId \rangle \) is
entity \langle entityId \rangle is
  ⟨use clause⟩
                                                                                  ⟨use clause⟩
begin
                                                                               begin
end entity \langle entityId \rangle;
                                                                               end architecture \( \langle archId \rangle ; \)
⟨use clause⟩
                                                                               ⟨use clause⟩
package \langle packageId \rangle is
                                                                               package body (packageId) is
 ⟨use clause⟩
                                                                                  ⟨use clause⟩
end package \langle packageId \rangle;
                                                                                end package body \langle packageId \rangle;
⟨use clause⟩
                                                                               procedure \langle procId \rangle (\langle paraList \rangle) is
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                  ⟨use clause⟩
  ⟨use clause⟩
                                                                               begin
end configuration \( \configId \);
                                                                               end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
  (use clause)
                                                                                  ⟨use clause⟩
begin
                                                                                begin
end block \langle bLabel \rangle;
                                                                               end process \langle pLabel \rangle;
```

A.4 sequenzielle Anweisungen

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle entityId \rangle;
                                                                                           end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                          package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                           end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                             ⟨wait statement⟩
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                           \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                           begin
                                                                                             ⟨wait statement⟩
end block \langle bLabel \rangle;
                                                                                           end process \( \lambda Label \rangle ;
```

```
\(assertion statement\)
[\langle label\rangle:] assert \langle condition \rangle
[report \langle string expression \rangle]
[severity failure | error | warning | note];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                          architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                          begin
end entity \langle entityId \rangle;
                                                                                          end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                          package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                          end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                          procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                          begin
                                                                                             ⟨assertion statement⟩
                                                                                          end procedure \( \procId \rangle ; \)
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                           \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                          begin
                                                                                             ⟨assertion statement⟩
end block \langle bLabel \rangle;
                                                                                          end process \( \lambda pLabel \rangle ;
```

```
\langle report statement \rangle [\langle label \rangle:] report \langle string expression \rangle] [severity failure | error | warning | note];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle \textit{entityId} \rangle;
                                                                                           end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                           end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                              ⟨report statement⟩
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                           begin
                                                                                              ⟨report statement⟩
end block \langle bLabel \rangle;
                                                                                           end process \langle pLabel \rangle;
```

```
\langle signal \ assignment \rangle
[\langle label \rangle :] \ \langle signal \ Obj \rangle \ \leftarrow \ [\langle delay \ mode \rangle ] \ \langle wave \ expression \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                             architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                             begin
end entity \langle \textit{entityId} \rangle;
                                                                                             end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                            package body \langle packageId \rangle is
                                                                                             end package body \langle packageId \rangle;
end package \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                             procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                             begin
                                                                                                ⟨signal assignment⟩
                                                                                             end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                             \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                             begin
                                                                                               \langle signal \ assignment \rangle
end block \langle bLabel \rangle;
                                                                                             end process \langle pLabel \rangle;
```

```
\langle variable \ assignment \rangle
[\langle label \rangle :] \ \langle variable 0bj \rangle := \langle expression \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle \textit{entityId} \rangle;
                                                                                           end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                           end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                              ⟨variable assignment⟩
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                           begin
                                                                                              ⟨variable assignment⟩
end block \langle bLabel \rangle;
                                                                                           end process \( \lambda pLabel \rangle ;
```

```
 \begin{array}{lll} \langle procedure \ call \rangle & \\ [\langle label \rangle :] \ \langle procedure Id \rangle \ [(\ [\langle formal \rangle \ =>] \ \langle actual \rangle \ | \ open \ \} \ )] \ ; \\ & & [\langle formal \rangle \ =>] \ \langle actual \rangle \ | \ open \ \} \ )] \ ; \\ \end{array}
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle \textit{entityId} \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                            package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                               ⟨procedure call⟩
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                            begin
                                                                                               ⟨procedure call⟩
end block \langle bLabel \rangle;
                                                                                            end process \( \lambda pLabel \rangle ;
```

```
\( if statement \)
[\langle (label): ] if \langle condition \rangle then
\( \sequential \) statements \rangle
{elsif \langle condition \rangle then
\( \sequential \) statements \rangle }
[else
\( \sequential \) statements \rangle ]
end if [\langle (label \rangle ];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                               architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                               begin
end entity \langle \textit{entityId} \rangle;
                                                                                               end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                              package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                               end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                               procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                               begin
                                                                                                  \langle if statement \rangle
                                                                                               end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                               \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                               begin
                                                                                                  \langle if \ statement \rangle
end block \langle bLabel \rangle;
                                                                                               end process \langle pLabel \rangle;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                           begin
end entity \langle entityId \rangle;
                                                                                           end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                          package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                           end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                           procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                           begin
                                                                                              ⟨case statement⟩
                                                                                           end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                           \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                           begin
                                                                                              ⟨case statement⟩
end block \langle bLabel \rangle;
                                                                                           end process \( \lambda pLabel \rangle ;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle entityId \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                            package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                             end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                               ⟨loop statement⟩
                                                                                             end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                             \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                             begin
                                                                                               \langle loop statement \rangle
end block \langle bLabel \rangle;
                                                                                             end process \( \lambda Label \rangle ;
```

```
\langle next \ statement \rangle [\langle label \rangle : ] \ next \ [\langle loop \ label \rangle ] \ [when \ \langle condition \rangle ];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle \textit{entityId} \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                              ⟨next statement⟩
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                            begin
                                                                                              ⟨next statement⟩
end block \langle bLabel \rangle;
                                                                                            end process \( \lambda pLabel \rangle ;
```

```
\langle \texttt{exit statement} \rangle [\langle \texttt{label} \rangle :] \; \texttt{exit} \; [\langle \texttt{loop label} \rangle ] \; [\texttt{when } \langle \texttt{condition} \rangle ];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle \textit{entityId} \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
                                                                                            end package body \langle packageId \rangle;
end package \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                              ⟨exit statement⟩
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                            begin
                                                                                              ⟨exit statement⟩
end block \langle bLabel \rangle;
                                                                                            end process \( \lambda pLabel \rangle ;
```

```
\langle null\ statement \rangle [\langle label \rangle:]\ null;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                           architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle \textit{entityId} \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                           package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                              ⟨null statement⟩
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                            \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                            begin
                                                                                              ⟨null statement⟩
end block \langle bLabel \rangle;
                                                                                            end process \( \lambda pLabel \rangle ;
```

```
\langle return \ statement \rangle [\langle label \rangle:] \ return \ [\langle expression \rangle];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                            architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                            begin
end entity \langle \textit{entityId} \rangle;
                                                                                            end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                            package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                            end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                            procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                            begin
                                                                                               ⟨return statement⟩
                                                                                            end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                             \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
begin
                                                                                            begin
end block \langle bLabel \rangle;
                                                                                            end process \langle pLabel \rangle;
```

A.5 konkurrente Anweisungen

```
 \begin{array}{l} \langle process \; statement \rangle \\ [\langle label \rangle :] \; process \; [(\langle sensitivity \; list \rangle)] \; [is] \\ [\langle local \; declarations \rangle] \\ begin \\ \langle sequential \; statements \rangle \\ end \; process \; [\langle label \rangle]; \\ \\ \langle local \; declarations \rangle \; ::= \\ \{ type \; \langle \ldots \rangle \quad \} \; | \; \{ subtype \; \langle \ldots \rangle \quad \} \; | \\ \{ file \; \langle \ldots \rangle \quad \} \; | \; \{ alias \; \langle \ldots \rangle \quad \} \; | \\ \{ function \; \langle \ldots \rangle \; \} \; | \; \{ procedure \; \langle \ldots \rangle \; \} \; | \\ \{ constant \; \langle \ldots \rangle \; \} \; | \; \{ variable \; \langle \ldots \rangle \; \} \; | \\ \{ variable \; \langle \ldots \rangle \; \} \; | \; \{ variable \; \langle \ldots \rangle \; \} \; | \\ \\ \end{array}
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                        architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                        begin
  ⟨process statement⟩
                                                                                          ⟨process statement⟩
end entity \langle entityId \rangle;
                                                                                        end architecture \( \langle archId \rangle ;
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                        end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                        procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                        begin
                                                                                        end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle pLabel \rangle: process (\langle sigList \rangle) is
                                                                                        begin
  ⟨process statement⟩
end block \langle bLabel \rangle;
                                                                                         end process \( \lambda pLabel \rangle ;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                         architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                         begin
  ⟨procedure call⟩
                                                                                           ⟨procedure call⟩
                                                                                         end architecture (archId);
end entity \( \langle entity Id \rangle ;
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                         end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
                                                                                         begin
  ⟨procedure call⟩
end block \langle bLabel \rangle;
                                                                                         end process \langle pLabel \rangle;
```

```
\(assertion statement\)
[\langle label\rangle:] assert \langle condition \rangle
[report \langle string expression \rangle]
[severity failure | error | warning | note];
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                        architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                        begin
  ⟨assertion statement⟩
                                                                                           ⟨assertion statement⟩
end entity \langle entityId \rangle;
                                                                                        end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                        end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                        procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                        begin
                                                                                        end procedure \langle procId \rangle;
                                                                                         \langle \mathit{pLabel} \rangle: process (\langle \mathit{sigList} \rangle) is
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                        begin
  ⟨assertion statement⟩
end block \langle bLabel \rangle;
                                                                                         end process \langle pLabel \rangle;
```

```
⟨signal assignment⟩
[\langle label \rangle : ] \langle signalObj \rangle \leftarrow [\langle delay mode \rangle] \langle wave expression \rangle;
[\langle label \rangle: | \langle signal \rangle \leftarrow [guarded] [\langle delay mode \rangle]
                 \{\langle wave\ expression \rangle \ when \ \langle condition \rangle \ else \}
                  ⟨wave expression⟩ [when ⟨condition⟩];
[\langle label \rangle:] with \langle expression \rangle select
   \langle signal \rangle \leftarrow [\langle delay \ mode \rangle] \langle wave \ expression \rangle \ when \langle choices \rangle \{,
                                                ⟨wave expression⟩ when ⟨choices⟩⟩;
\ldots \langle signalObj \rangle \leftarrow guarded [\langle delay mode \rangle] \langle wave expression \rangle \ldots
\langle choices \rangle ::= \langle value \rangle
                                                                                                                     genau ein Wert
                        \langle value \rangle \ \{ | \langle value \rangle \}
                                                                                                                          Aufzählung
                        ⟨value⟩ to ⟨value⟩
                                                                                                                                Bereich
                         others
                                                                                                                          alle übrigen
⟨delay mode⟩
                              ::= transport | [reject \langle time expression \rangle] inertial
\langle wave\ expression \rangle ::= \langle expression \rangle \ [after \langle time\ expression \rangle ] \{ \ ,
                                     ⟨expression⟩ [after ⟨time expression⟩]}
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
begin
                                                                                         begin
                                                                                            ⟨signal assignment⟩
                                                                                          end architecture \( \lambda archId \rangle ;
end entity \langle entityId \rangle;
package \langle packageId \rangle is
                                                                                         package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                          end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                          end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                          \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                          begin
   ⟨signal assignment⟩
end block \langle bLabel \rangle;
                                                                                          end process \( \lambda pLabel \rangle ;
```

```
⟨block statement⟩
⟨label⟩: block [(⟨guard expression⟩)] [is]
     \langle generic \ declaration \rangle \ [\langle generic \ map \rangle;]]
     ⟨port declaration⟩
                                         [\langle port map \rangle;
    [\,\langle 	ext{local declarations} 
angle\,]
begin
   ⟨statements⟩
end block \lceil \langle label \rangle \rceil;
⟨generic declaration⟩ ::=
                                                                                                                       Parameter
   generic ( \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle] {;
                    \langle generic\ list \rangle : \langle typeId \rangle [:= \langle expression \rangle]} );
⟨port declaration⟩
                                                                                                           Ein- und Ausgänge
                                          : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle] \{;
        port ( \langle port \ list \rangle
                    ⟨port list⟩
                                         : [\langle mode \rangle] \langle typeId \rangle [:= \langle expression \rangle]} );
\( mode \) ::= in|out|inout|buffer
                                                                                                                      "Richtung"
⟨generic map⟩ ::=
   generic map ([\langle formal\ generic \rangle =>] \langle expresssion \rangle | open{};
                        [\langle formal\ generic \rangle \Rightarrow] \langle expresssion \rangle | open \}
⟨port map⟩
                       ::=
        port map ([\langle formal port \rangle]
                                                     =>| \langle signalId \rangle | open\{ ;
                         [\langle formal port \rangle
                                                     => | \langle signalId \rangle | open \{ ;
```

```
architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
entity \langle \mathit{entityId} \rangle is
begin
                                                                                         begin
                                                                                            ⟨block statement⟩
end entity \langle entityId \rangle;
                                                                                         end architecture \( \langle archId \rangle ; \)
package \langle packageId \rangle is
                                                                                         package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId\rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                         end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle pLabel \rangle: process (\langle sigList \rangle) is
begin
                                                                                         begin
   ⟨block statement⟩
end block (bLabel);
                                                                                         end process \( \lambda pLabel \rangle ;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                        architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                        begin
                                                                                           ⟨generate statement⟩
end entity \langle entityId \rangle;
                                                                                        end architecture \langle archId \rangle;
package \langle packageId \rangle is
                                                                                        package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                        end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                        procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                        begin
                                                                                        end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle pLabel \rangle: process (\langle sigList \rangle) is
                                                                                        begin
  ⟨generate statement⟩
end block \langle bLabel \rangle;
                                                                                        end process \langle pLabel \rangle;
```

```
⟨component instantiation⟩
 ⟨label⟩: ⟨componentId⟩ [⟨generic map⟩] [⟨port map⟩];
                                                                                                                         neu in VHDL'93
 ⟨label⟩: [component] ⟨componentId⟩
\langle label \rangle: entity [\langle libraryId \rangle.] \langle entityId \rangle \langle label \rangle: configuration [\langle libraryId \rangle.] \langle configId \rangle
                                      [\langle libraryId \rangle.] \langle entityId \rangle [(\langle archId \rangle)]
                [\langle generic map \rangle] [\langle port map \rangle];
 ⟨generic map⟩ ::=
   generic map (\lceil \langle formal\ generic \rangle = \rangle \rceil \langle expresssion \rangle | open \{ ; \}
                          [\langle formal\ generic \rangle =>] \langle expresssion \rangle | open \})
 ⟨port map⟩
                         ••=
        port map ([\langle formal port\rangle
                                                         =>| \langle signalId \rangle | open \{ ;
                           [⟨formal port⟩
                                                        \Rightarrow \langle signalId \rangle | open { ;
```

```
entity \langle \mathit{entityId} \rangle is
                                                                                         architecture \langle \mathit{archId} \rangle of \langle \mathit{entityId} \rangle is
begin
                                                                                         begin
                                                                                            ⟨component instantiation⟩
                                                                                         end architecture \( \lambda archId \rangle ;
end entity \langle entityId \rangle;
package \langle packageId \rangle is
                                                                                         package body \langle packageId \rangle is
end package \langle packageId \rangle;
                                                                                         end package body \langle packageId \rangle;
configuration \langle configId \rangle of \langle entityId \rangle is
                                                                                         procedure \langle procId \rangle (\langle paraList \rangle) is
end configuration \langle configId \rangle;
                                                                                         begin
                                                                                         end procedure \langle procId \rangle;
\langle bLabel \rangle: block (\langle sigList \rangle) is
                                                                                         \langle pLabel \rangle: process (\langle sigList \rangle) is
                                                                                         begin
  ⟨component instantiation⟩
end block \langle bLabel \rangle;
                                                                                         end process \( \lambda pLabel \rangle ;
```

A.6 Sprachstandard

Operatoren

Oper	atoren			
1. los	gische Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
and	$a \wedge b$	bit bit_vector boolean	= a	= a
or	$a \lor b$	bit bit_vector boolean	= a	= a
nand	/ • • •	bit bit_vector boolean	=a	= a
nor	$\neg(a \lor b)$	bit bit_vector boolean	= a	= a
xor	$\neg(a \equiv b)$	bit bit_vector boolean	= a	= a
xnor	$a \equiv b$	bit bit_vector boolean	= a	= a
		_		_ , ,
2. re	ationale Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
=	a = b	beliebiger Typ	= a	boolean
/=	$a \neq b$	beliebiger Typ	= a	boolean
<	a < b	skalarer Typ 1-dim. Array	= a	boolean
<=	$a \leq b$	skalarer Typ 1-dim. Array	= a	boolean
>	a > b	skalarer Typ 1-dim. Array	= a	boolean
>=	$a \ge b$	skalarer Typ 1-dim. Array	= a	boolean
	- · · - ·	JI		
3 sc]	niebende Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
sll	$(a_{n-1-b} \dots a_0, 0_{b\dots 1})$	bit_vector bit/bool-Array		= a
srl	$(0_{1b}, a_{n-1} \dots a_b)$	bit_vector bit/bool-Array		= a
sla	$(a_{n-1-b} \dots a_0, a_{0,b\dots 1})$	bit_vector bit/bool-Array		= a
sra	$(a_{n-1,1b},a_{n-1}\ldots a_b)$	bit_vector bit/bool-Array	_	= a
rol	$(a_{n-1-b}\ldots a_0,a_{n-1}\ldots a_{n-b})$	bit_vector bit/bool-Array		= a
ror	$(a_{b-1}\ldots a_0,a_{n-1}\ldots a_b)$	bit_vector bit/bool-Array	ınteger	= a
4 1	1::: 0 .	m.	TT 1	m / \
	ditive Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
+	a+b	integer real phys. Typ	= a	= a
-	a-b	integer real phys.Typ	= a	= a
&	$(a_n \ldots a_0, b_m \ldots b_0)$	skalarer Typ 1-dim. Array	a-Skalar/Array	a-Array
5. vo	rzeichen Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
+	+a	integer real phys.Typ		= a
-	-a	integer real phys.Typ		= a
6. m	ıltiplikative Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
*	a*b	integer real phys. Typ	= a	= a
/	a/b	integer real phys. Typ	= a	= a
mod	Modulus	integer	= a	= a
rem	Teilerrest	integer	= a	= a
		-9		
7 50	nstige Operatoren	Typ-a	Typ-b	Typ- $\langle op \rangle$
**	a^b	integer real	integer	= a
abs	a	integer real phys. Typ	integer	= a
		bit bit_vector boolean		
not	$\neg a$	pre pre _vector pooreau		= a

A. Syntaxbeschreibung

Unterprogramme

```
integer
                      (\langle integer \rangle | \langle real \rangle)
                                                                                                    :integer
                      (\langle integer \rangle | \langle real \rangle)
    real
                                                                                                    :real
                                                                                                                       für "ähnliche" Typen
\langle typeId \rangle
                      (\langle relatedType \rangle)
                                                                                                    : ⟨typeId⟩
endfile
                      (\langle file0bj \rangle)
                                                                                                    : boolean
read
                      (\langle fileObj \rangle, \langle vhdlObj \rangle);
                      (\langle fileObj \rangle, \langle vhdlObj \rangle);
write
file_close (\langle file0bj \rangle);
                                                                                                                              neu in VHDL'93
file_open
                      ([\langle status \rangle,] \langle fileObj \rangle, \langle file\ string \rangle[, \langle mode \rangle]);
                      (\langle fileObj \rangle, \langle arrayObj \rangle, \langle length \rangle);
read
```

A.7 std_logic_1164

Benutzung

```
library ieee;
use ieee.std_logic_1164.all;
```

Deklarationen

```
type std_ulogic
                               is ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-');
type std_ulogic_vector is array (natural range <>) of std_ulogic;
type std_logic_vector is array (natural range <>) of std_logic;
subtype std_logic
                               is resolved std_ulogic;
subtype x01
                               is resolved std_ulogic range 'X' to '1';
subtype x01z
                               is resolved std_ulogic range 'X' to 'Z';
                               is resolved std_ulogic range 'U' to '1';
subtype ux01
subtype ux01z
                               is resolved std_ulogic range 'U' to 'Z';
to_bit
                         (\langle std\_ulogic \rangle [, \langle xMap \rangle])
                                                                            :bit
                         (\langle std_u)logic_vector \rangle [, \langle xMap \rangle])
to bitvector
                                                                            :bit_vector
to_stdulogic
                         (\langle bit \rangle)
                                                                            : std_ulogic
to_stdlogicvector (\langle bit\_vector \rangle \mid \langle std\_ulogic\_vector \rangle)
                                                                            : std_logic_vector
to\_stdulogicvector(\langle bit\_vector \rangle | \langle std\_logic\_vector \rangle)
                                                                            : std_ulogic_vector
                (\langle std_{u})logic \rangle | \langle std_{u})logic_{vector} \rangle)
to_x01
                                                                            : x01
                (\langle bit \rangle | \langle bit\_vector \rangle)
                                                                            : x01
to_x01z
                (\langle std_{u}) logic \rangle | \langle std_{u}) logic_{vector} \rangle
                                                                            :x01z
                (\langle bit \rangle | \langle bit\_vector \rangle)
                                                                            : x01z
                (\langle std_u)logic \rangle | \langle std_u)logic_vector \rangle)
to_ux01
                                                                            : ux01
                (\langle bit \rangle | \langle bit\_vector \rangle)
                                                                            : ux01
                (\langle std_u)logic \rangle | \langle std_u)logic_vector \rangle)
is_x
                                                                            : boolean
rising_edge (\langle std_{-}(u)logic \rangle)
                                                                            : boolean
falling_edge(\langle std_u)logic \rangle)
                                                                            : boolean
```

Operatoren

	or nand xor xnor	<pre>Typ-a std_(u) logic std_(u) logic_vector</pre>	
not		_"_	=a

A.8 numeric_std / numeric_bit

Benutzung

```
library ieee;

use ieee.std_logic_1164.all;

use ieee.numeric_std.all;

use ieee.numeric_bit.all;

Package: numeric_std

Package: numeric_bit
```

Deklarationen

```
type unsigned
                                    is array (natural range <>) of std_logic |
                                                                                                        bit:
type signed
                                   is array (natural range <>) of std_logic |
to_integer (\langle signed \rangle)
                                                                                       :integer
to_integer (\langle unsigned \rangle) to_signed (\langle integer \rangle, \langle size \rangle)
                                                                                       : natural
                                                                                       : signed
to_unsigned (\langle natural \rangle, \langle size \rangle)
                                                                                       : unsigned
resize
                   (\langle signed \rangle,
                                     \langle size \rangle)
                                                                                       : signed
resize
                   (\langle unsigned \rangle, \langle size \rangle)
                                                                                       : unsigned
                                                                                                     Package: numeric_std
to_01
                   (\langle signed \rangle [, \langle xMap \rangle])
                                                                                       : signed
                   (\langle unsigned \rangle [, \langle xMap \rangle])
to_01
                                                                                       : unsigned
                  (\langle unsigned \rangle, \langle unsigned \rangle)
                                                                                       : boolean
std_match
                   (\langle signed \rangle, \langle signed \rangle)
                                                                                       : boolean
                   (\langle std_u)logic \rangle,
                                                                                       : boolean
                   (\langle std_u) logic_vector \rangle, \langle ... \rangle)
                                                                                       : boolean
                                                                                                     Package: numeric_bit
rising_edge (\langle bit \rangle)
                                                                                       : boolean
falling\_edge(\langle bit \rangle)
                                                                                       : boolean
```

Operatoren

and or nand nor xor xnor	Typ-a signed unsigned	$ Typ-b \\ = a $	
= /= < <= > >=	signed integer unsigned natural	\Rightarrow \Rightarrow	boolean boolean
<pre>shift_left shift_right rotate_left rotate_right sll srl rol ror</pre>	signed unsigned	integer	=a
+ -	signed integer unsigned natural	$\Rightarrow \\ \Rightarrow \\ \Rightarrow$	signed unsigned
-	signed		signed
* / mod rem	signed integer unsigned natural	$\Rightarrow \\ \Rightarrow \\$	signed unsigned
abs not	signed signed unsigned		signed = a

A.9 textio

Benutzung

```
use std.textio.all;
```

Deklarationen

```
type line is access string;
                                                                                                                        Typen
type text is file of string;
file input : text open read_mode is "STD_INPUT";
                                                                                                                      Dateien
file output : text open write_mode is "STD_OUTPUT";
                  (\langle lineVar \rangle, \langle vhdlObj \rangle [, \langle status \rangle]);
read
readline
                  (\langle fileObj \rangle, \langle lineVar \rangle);
                  (\langle lineVar \rangle, \langle vhdlObj \rangle [, right|left, \langle width \rangle]);
write
write
                  (\langle lineVar \rangle, \langle realObj \rangle [, right|left, \langle width \rangle, \langle digits \rangle]); |
                  (\langle lineVar \rangle, \langle timeObj \rangle [, right|left, \langle width \rangle, \langle unit \rangle]);
write
writeline (\langle fileObj \rangle, \langle lineVar \rangle);
endfile
                  (\langle file0bj \rangle)
                                                                                    : boolean
```

A.10 std_logic_textio

Benutzung

```
library ieee;
use std.textio.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_textio.all;
```

Deklarationen

```
read
                       (\langle lineVar \rangle, \langle vhdlObj \rangle [, \langle status \rangle]);
                                                                                                                                                        bin.
hread
                       (\langle lineVar \rangle, \langle vhdlObj \rangle [, \langle status \rangle]);
                                                                                                                                                        hex.
                                                                 [,\langle status\rangle]);
                       (\langle lineVar \rangle, \langle vhdl0bj \rangle)
oread
                                                                                                                                                        oct.
                                                                 [, right|left, \langle width \rangle]);
 write
                       (\langle lineVar \rangle, \langle vhdl0bj \rangle)
hwrite
                       (\langle lineVar \rangle, \langle vhdlObj \rangle [, right|left, \langle width \rangle]);
owrite
                       (\langle lineVar \rangle, \langle vhdlObj \rangle [, right|left, \langle width \rangle]);
```

A.11 Attribute

zu Typen/Objekten

 $\langle signal \rangle$ 'quiet

 $\langle \textit{signal} \rangle$ 'transaction

[(\langle timeExpr\)]

```
Wertermittlung
                      (\langle typeExpr \rangle)
 ⟨type⟩'succ
                                                    : ⟨value⟩
                                                                         -nachfolgender Wert zu \(\lambda typeExpr\rangle\)
                                                                         -vorhergehender -"-
 ⟨type⟩'pred
                       (\langle typeExpr \rangle)
                                                    : (value)
                                                                                                            typeExpr>
                                                                                                  _"_
 ⟨type⟩'leftof (⟨typeExpr⟩)
                                                    : ⟨value⟩
                                                                                                           \(\text{typeExpr}\)
 \langle type \rangle'rightof(\langle typeExpr \rangle)
                                                                         -rechter
                                                    : ⟨value⟩
                                                                                                           \langle typeExpr \rangle
 Ordnung
 \langle type \rangle'pos
                       (⟨typeExpr⟩)
                                                    : (integer)
                                                                         -Position von \(\lambda typeExpr\rangle\)
 ⟨type⟩'val
                       (\langle position \rangle)
                                                    : \(\(\)integer\\)
                                                                         -Wert von \(\rangle position \rangle \)
 Ein- und Ausgabe
 \langle type \rangle'image (\langle typeExpr \rangle)
                                                                         -Text \(\(\text{typeExpr}\)
                                                    : \( string \)
 \langle type \rangle'value (\langle string \rangle)
                                                    : ⟨value⟩
                                                                         -Wert zu (string)
 übergeordnete Typen – als Argument weiterer Attribute
 ⟨type⟩'base⟨'attribute⟩
                                                    : \langle baseType \rangle
                                                                        -Basistyp zu \langle type \rangle
 Bereichsgrenzen
 ⟨type/obj⟩'left
                            [(\langle n \rangle)]
                                                    : \landex\rangle
                                                                        -linke Grenze (\langle n \rangle)
 \langle type/obj \rangle'right \lceil (\langle n \rangle) \rceil
                                                    : ⟨index⟩
                                                                         -rechte Grenze (\langle n \rangle)
 ⟨type/obj⟩'high
                                                                         -obere Grenze (\langle n \rangle)
                             (\langle n \rangle)
                                                    : \landex\rangle
 ⟨type/obj⟩'low
                                                    : ⟨index⟩
                                                                         -untere Grenze (\langle n \rangle)
                            \lceil (\langle n \rangle) \rceil
 Array- und Typdefinition
 \langle type/obj \rangle 'length \lceil (\langle n \rangle) \rceil
                                                    : \langle integer \rangle
                                                                         -Anzahl der Elemente (\langle n \rangle)
 \langle type/obj \rangle 'ascending [(\langle n \rangle)]
                                                    : ⟨boolean⟩
                                                                         -aufsteigender Index (\langle n \rangle)
 Bereiche
 \langle type/obj \rangle 'range [(\langle n \rangle)]
                                                    : \(range\)
                                                                         -Indexbereich (\langle n \rangle)
                                                                                                                     to downto
 \langle type/obj \rangle 'reverse_range [(\langle n \rangle)]
                                                                                                                     downto to
                                                    : (range)
                                                                         -Indexbereich (\langle n \rangle)
zu Signalen
aktueller Zeitpunkt, liefert Wert
 ⟨signal⟩'event
                                                                         -Signaländerung
                                                    : \langle boolean \rangle
 ⟨signal⟩'active
                                                    : ⟨boolean⟩
                                                                         -Signalaktivität
 vorheriger Zeitpunkt, liefert Wert
 ⟨signal⟩'last_event
                                                    : <time>
                                                                        -Zeit seit letzter Signaländerung
                                                    : <time>
                                                                                 _''_
 ⟨signal⟩'last_active
                                                                                               Signalaktivität
 ⟨signal⟩'last_value
                                                    : (value)
                                                                         -Wert vor letzter Signaländerung
abgeleitete Signale
 ⟨signal⟩'delayed[(⟨timeExpr⟩)]
                                                                               -Verzögerung (timeExpr)
                                                    signal: \(\text{type}\)
 \langle signal \rangle'stable \lceil (\langle timeExpr \rangle) \rceil
                                                    signal:boolean
                                                                               -keine Änderung seit (timeExpr)
```

signal:boolean

signal:bit

-keine Aktivität seit \(\tau imeExpr \)

-Wertewechsel bei Aktivität

A.12 reservierte Bezeichner

VHDL'93

VIIDL				
abs access after alias all and architecture array assert attribute begin block body buffer bus case	else elsif end entity exit file for function generate generic group guarded if impure in	label library linkage literal loop map mod nand new next nor not null of on	package port postponed procedure process pure range record register reject rem report return rol ror	then to transport type unaffected units until use variable wait when while with xnor
case component configuration constant disconnect downto		on open or others out	select severity shared signal sla sll sra srl subtype	xnor xor

Literaturverzeichnis

- [AG00] James R. Armstrong; Gail F. Gray: *VHDL design representation and synthesis*. Second. Englewood Cliffs, NJ: Prentice-Hall, Inc., 2000. ISBN 0–13–021670–4
- [Ash95] Peter J. Ashenden: *The Designer's Guide to VHDL*. San Mateo, CA: Morgan Kaufmann Publishers, Inc., 1995. ISBN 1–55860–270–4
- [Bha99] Jayaram Bhasker: *A VHDL primer*. Third. Englewood Cliffs, NJ: Prentice-Hall, Inc., 1999. ISBN 0–13–096575–8
- [Cha99] K. C. Chang: Digital systems design with VHDL and synthesis An integrated approach. Los Alamitos, CA: IEEE Computer Society Press, 1999. ISBN 0-7695-0023-4
- [Coe89] David Coelho: *The VHDL handbook*. Boston, MA: Kluwer Academic Publishers, 1989. ISBN 0-7923-9031-8
- [Coh99] Ben Cohen: *VHDL coding styles and methodologies*. Second. Boston, MA: Kluwer Academic Publishers, 1999. ISBN 0-7923-8474-1
- [H⁺00] Ulrich Heinkel [u. a.]: *The VHDL Reference: A Practical Guide to Computer-Aided Integrated Circuit Design including VHDL-AMS.* New York, NY: John Wiley & Sons, 2000. ISBN 0-471-89972-0
- [IEEE87] Institute of Electrical and Electronics Engineers, Inc. New York, NY: Standard 1076, IEEE Standard VHDL Language Reference Manual. 1987
- [IEEE93a] Institute of Electrical and Electronics Engineers, Inc. New York, NY: Standard 1076-1993, IEEE Standard VHDL Language Reference Manual. 1993
- [IEEE93b] Institute of Electrical and Electronics Engineers, Inc. New York, NY: *Standard* 1164-1993, IEEE Standard Multivalue Logic System for VHDL Model Interoperability. 1993
- [IEEE95] Institute of Electrical and Electronics Engineers, Inc. New York, NY: Standard 1076.4-1995, IEEE Standard for VITAL Application-Specific Integrated Circuit (ASIC) Modeling Specification. 1995
- [IEEE96] Institute of Electrical and Electronics Engineers, Inc. New York, NY: *Standard* 1076.2-1996, IEEE Standard VHDL Mathematical Packages. 1996
- [IEEE97] Institute of Electrical and Electronics Engineers, Inc. New York, NY: *Standard* 1076.3-1997, IEEE Standard VHDL Synthesis Packages. 1997

- [IEEE99a] Institute of Electrical and Electronics Engineers, Inc. New York, NY: *Standard* 1076.1-1999, IEEE Standard VHDL Analog and Mixed-Signal Extensions. 1999
- [IEEE99b] Institute of Electrical and Electronics Engineers, Inc. New York, NY: *Standard* 1076.6-1999, IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis. 1999
- [IEEE00a] Institute of Electrical and Electronics Engineers, Inc. New York, NY: P1076.4, IEEE Standard VITAL ASIC (Application Specific Integrated Circuit) Modeling Specification 2000. 2000
- [IEEE00b] Institute of Electrical and Electronics Engineers, Inc. New York, NY: Standard 1076, 2000 Edition, IEEE Standard VHDL Language Reference Manual. 2000
- [LWS94] Gunther Lehmann ; Bernhard Wunder ; Manfred Selz: *Schaltungsdesign mit VHDL*. Poing : Franzis'-Verlag, 1994. ISBN 3–7723–6163–3
- [ML93] Stanley Mazor ; Patricia Langstraat: *A guide to VHDL*. Second. Boston, MA : Kluwer Academic Publishers, 1993. ISBN 0–7923–9387–2
- [Per98] Douglas L. Perry: *VHDL*. Third. London : McGraw-Hill, 1998. ISBN 0-07-049436-3
- [PT97] David Pellerin ; Douglas Taylor: *VHDL Made Easy!* Englewood Cliffs, NJ : Prentice-Hall, Inc., 1997. ISBN 0–13–650763–8
- [RS00] Jürgen Reichard; Bernd Schwarz: *VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme.* München: Oldenbourg, 2000. ISBN 3–486–25128–7
- [Rus98] Andrew Rushton: *VHDL for logic synthesis*. Second. New York, NY: John Wiley & Sons, 1998. ISBN 0-471-98325-X
- [SL97] Stefan Sjoholm ; Lennart Lindh: *VHDL for designers*. Englewood Cliffs, NJ : Prentice-Hall, Inc., 1997. ISBN 0–13–473414–9
- [Yal01] Sudhakar Yalamanchili: *Introductionary VHDL: From simulation to synthesis*. Englewood Cliffs, NJ: Prentice-Hall, Inc., 2001. ISBN 0–13–080982–9
- [Zwo00] Mark Zwolinski: *Digital system design and VHDL*. Englewood Cliffs, NJ: Prentice-Hall, Inc., 2000. ISBN 0-201-36063-2

WWW-Links 3. Juli 2003

Die folgende Liste beinhaltet einige VHDL-relevante Internet-Adressen. Sie soll als Ausgangspunkt für die weitere Suche dienen, da wegen der Dynamik des Netzes nur ein Bruchteil der interessanten Links dargestellt werden kann.

Hamburg VHDL-Server	http://tams-www.informatik.uni-hamburg.de/vhdl
Organisationen	
EDA Industry Working Groups	http://www.eda.org
Accellera	http://www.accellera.org
VHDL International	http://www.eda.org/vhdl_intl/www_vhdl_org_
	index.html
Standards	
Design Automation Standards Committee	http://www.dasc.org
IEEE Standards	http://www.standards.ieee.org
kommerzielle CAD-Programme	
Cadence	http://www.cadence.com
Mentor Graphics	http://www.mentor.com
Model Technology	http://www.model.com
Symphony EDA	http://www.symphonyeda.com
Synopsys	http://www.synopsys.com
freie Projekte / Links	
FreeHDL Project	http://freehdl.seul.org
GPL Electronic Design Automation	http://geda.seul.org
HADES	http://tams-www.informatik.uni-hamburg.de/
*** TD 4	applets/hades/html
Linux EDA	http://www.linuxeda.com
Scientific Applications on Linux	http://SAL.KachinaTech.COM/Z/1
Intellectual Properties	
OpenCores	http://www.opencores.org
Free-IP	http://www.free-ip.com
Diverses	
VHDL Online	http://www.vhdl-online.de
Design Automation Cafe	http://www.dacafe.com

Index

Symbole		function	36, 79, 80
:=	31, 91		
<=	31, 43, 49, 90, 103	G	
guarded	50, 60, 103	generate	60, 105
select	50, 103	generic	4, 52, 69, 83, 104
when	50, 103	map	53, 72, 84, 104, 106
A		I	
access	18, 73	if	32, 93
alias	20,74	inertial	43, 49, 103
architecture	5, 70		
array	13, 73	L	
Aggregat	15	library	63, 85
Index	13, 73	loop	33, 95
assert	34, 51, 88, 102		
attribute	81, 82	N	
vordefiniert	20, 22, 47, 113	next	33, 96
		null	35, 98
В		numeric_std / numer	cic_bit 29,110
block	60, 104		
		P	
C		package	62, 71
case	32, 94	Objekt	63
component	52, 83	port	4, 41, 52, 69, 83, 104
Bindung	8, 54, 56, 72, 84	map	53, 72, 84, 104, 106
Instanziierung	53, 106	procedure	37, 79, 80
configuration	8, 56, 72	Anweisung	38, 51, 92, 101
constant	23, 75	process	30, 100
D		R	
downto	19, 73	record	16, 73
	,	reject	43, 49, 103
E		report	34, 89
entity	4, 69	return	35, 99
exit	33, 97		
	,	S	
F		signal	24, 41, 77
file	17, 24, 73, 78	Auflösungsfunkti	
Funktionen	25, 108	std_logic_1164	29, 109

<pre>std_logic_textio subtype</pre>	17, 112 19, 44, 73
T	
textio	17, 112
to	19, 73
transport	43, 49, 103
type	
access	18, 73
array	13, 73
Aufzählungs-	13, 73
file	17, 73
Konvertierung	29, 108ff.
Qualifizierung	28
U	
use	63, 86
V	
variable	23, 76
W	
wait	34, 87