打板前必须完成的检查清单（FPGA 电话中继 + AI 语音指挥系统）

版本：v1.0 ｜ 依据：docs/INTERFACE_SPEC.md v1.0 ｜ 优先级：P0 = 打板前必须闭环，P1 = 打板前应完成，P2 = 可与打板并行但须有结论

每条包含三段：要检查什么 → 怎么检查（手册章节 / 工具 / 信号）→ 不符怎么改。

附件（同目录 pre-fab-assets/）提供可运行源码与配置模板，清单正文引用其文件名。

P0-1 Si32176 的 PCM 时隙配置与 FPGA tdm_switch 对齐 【重点】

要检查什么

1. 编解码格式一致：Si32176 的 PCM 接口必须配置为 A-law 8 bit（与串口协议 G.711 A-law 一致，全链路免转码）。不允许一侧 A-law、另一侧 μ-law 或 16 bit 线性。
2. 时隙位置一致（INTERFACE_SPEC §4）：
   - CH0 SLIC（Si32176 #1）：上行（PCM TX，SLIC→FPGA）= TS1，下行（PCM RX，FPGA→SLIC）= TS17；
   - CH1 SLIC（Si32176 #2 或双通道配置）：上行 = TS2，下行 = TS18；
   - FPGA 侧 tdm_switch 的 SLOT_MAP0=0x12（TS1→CH0）、SLOT_MAP1=0x13（TS2→CH1，映射值按 §3 寄存器语义核对）必须与 SLIC 侧时隙一一对应，不允许"上行对了、下行错槽"。
3. 时隙偏移寄存器：Si3217x 的 PCM 时隙由 TX/RX 偏移寄存器决定（直配寄存器区 PCMMODE / PCMTXLO · PCMTXHI / PCMRXLO · PCMRXHI / PCMNUM，寄存器编号与位定义以 Si32175/176 数据手册 "Register Map" 表为准）。32 槽 × 8 bit、256 bit/帧的 TDM 里，偏移单位 = PCM 时钟数（bit）：
   - TS1 → 偏移 8，TS2 → 16，TS17 → 136，TS18 → 144；
   - 写入值 = 小端 16 bit，高字节写 PCMTXHI/PCMRXHI，低字节写 PCMTXLO/PCMRXLO。
4. 时序/格式四位一体：PCLK = 2.048 MHz（256 bit × 8 kHz）、FS/PCM_SYNC = 8 kHz、槽宽 8 bit、MSB first、FS 极性与数据相位（数据在 FS 沿后第几个 PCLK 有效，对应 I2S/TDM 的 Mode A/B 语义）两侧一致；FPGA 为时钟 Master，Si3217x 为 PCM Slave（或反之，但必须全局唯一 Master）。
5. 字节直传：A-law 码字在 TDM/UART/网络间直传，任何一侧不得做符号扩展或字节序变换（上位机 serial_framer/audio_io 已按此实现）。

怎么检查

1. 文件对表（打板前，纸面闭环）：
   - Si32175/176 数据手册：PCM Interface 时序图 + Register Map（PCM 寄存器组）；
   - ProSLIC API 参考：pcmTimeSlotSetup(tx_offset, rx_offset) / pcmReset() 的参数语义（部分库以 PCLK 数为单位，与寄存器一致）；
   - Si32176 初始化序列（cfg_sequencer 初始化 ROM 或 API init）里实际写入的 PCMMODE/PCMTX/RX 值，与预期逐位 diff；
   - INTERFACE_SPEC.md §2.2（AUDIO_UL/DL 载荷）与 §4（TS1/TS2/TS17/TS18）。
   - 用附件 si32176_slot_check.py：python3 si32176_slot_check.py --slots 1 2 17 18 输出各时隙应写入的偏移值；--dump 寄存器dump.json 自动 diff（dump 由 SPI 回读脚本生成）。
2. SPI 回读实测（首件上电）：用逻辑分析仪（Saleae/DSLogic，≥8 MHz 采样）抓 SPI，读回 PCM 寄存器组，与脚本预期值比对；注意 Si3217x 是间接寄存器访问时序（先地址后数据），抓包时按手册核对帧格式。
3. 信号级验证（PCBA）：逻辑分析仪 4 通道抓 PCM_CLK / PCM_SYNC / PCM_DRX / PCM_DTX，以 FS 上升沿为触发：
   - PC 侧用 bridge_service.py 的环回码型（run_loopback_test 的递增图案）经 AUDIO_DL 下发，确认数据出现在 TS17 的 8 bit 窗口内（看 DRX）；
   - 摘机说话/送 1 kHz，确认 SLIC 发出的 DTX 落在 TS1 窗口。
4. 三级环回逐级定位（自上而下，哪级断了问题就在哪级）：

- REG LOOPBACK=0x01（UART 环回，DL→UL）→ 验证上位机/串口链路；
- Si3217x 数字环回（PCM TX→RX 内部环回，见手册 PCM 环回位）→ 验证时隙/格式对齐；
- 模拟环回（2 线侧注入 1 kHz 正弦）→ 验证 SLIC 模拟通路。

5. 双通道互打：REG LOOPBACK=0x04（CH0↔CH1 交叉）下，两部话机互拨，验证 TS1↔TS2 交叉映射。

不符合预期怎么改

现象	处置
数据落在错误时隙（波形整体平移）	改 Si32176 初始化的 TX/RX 偏移（= 8×时隙号），或改 FPGA SLOT_MAP0/1（寄存器 0x06/0x07）；只改一侧，并把权威配置写进初始化 ROM
上行对、下行错（或反之）	TX/RX 偏移寄存器只错一个方向，分别核对 PCMTX 与 PCMRX
A-law/μ-law 不一致（声音噪声/失真）	改 PCMMODE 的压缩律选择位；上位机保持 G.711 A-law 不动
数据有效位整体偏 1 bit	FS 极性/数据相位（Mode A/B）不一致：改 Si3217x PCM 模式位或 FPGA 时序参数（I2S_CFG 类参数）
8 bit 槽模式在 SLIC 侧不可用	退路：16 bit 线性槽 + FPGA 内做 A-law 压缩（改 RTL，尽量避免）
数字环回过、模拟环回断	问题在 SLIC 模拟/线路侧（馈电、2 线阻抗、变压器耦合），转 P0-2/P0-3 排查

P0-2 -75 V 反激变压器定制参数 → 向磁件厂提需求 【重点】

背景与选型确认（先做）

- Si32176-B-FM1（带 tracking DC-DC 控制器后缀）内置反激控制器，外置变压器产生 VBAT = -75 V（芯片 VBAT 额定 -110 V，-75 V 在安全区内）。先确认选型是 FM1 版；若用无 DC-DC 控制器版本，需另配控制器，参数表同样适用。

- 变压器是安规关键件，必须按加强绝缘设计并可提供耐压测试报告。

要检查什么（= 磁件需求书必须写清的参数，模板见 pre-fab-assets/transformer_spec_sheet.md）

1. 电气规格：Vin = 5 V ±5%；Vout = -75 V（跟踪式，典型可调 -45 ~ -75 V）；Po ≥ 5 W（环路馈电 20 – 60 mA + 振铃峰值电流）；开关频率 fsw 与工作模式（DCM/CCM）以 Si32175/176 数据手册 DC-DC Converter 章节的控制器频率与设计方程为准。
2. 匝比 Np:Ns（示例计算，最终以手册方程核算）：
   - 反激关系 Vout ≈ Vin × Dmax / (n × (1-Dmax))，n = Ns/Np，取 Dmax ≤ 0.45、次级二极管压降 0.5 V；
   - 示例：Vin=5 V、Vout=75 V → n ≈ 18 – 20，取 Np = 10 T、Ns = 190 T（或 Np=12 T、Ns=230 T，按骨架窗口核算）；辅助绕组（如需反馈）按 5 V 输出另列。
3. 初级电感 Lm：DCM 边界 $Lm \approx Vin^2 \times D^2 / (2 \times Po \times fsw)$；示例 fsw = 150 kHz、D = 0.45、Po = 5 W → Lm ≈ 5 – 10 μH，公差 ±25%（DCM 设计允许）。
4. 饱和电流 Isat：Ipk = 2×Po/(Vin×D) ≈ 4.4 A（示例）→ Isat ≥ 5.5 A（1.25× 裕量），要求注明"硬饱和拐点电流"而非软饱和标称。
5. 漏感 Lk ≤ 3% Lm（决定 RCD 吸收与效率）；DCR：Np ≤ 15 mΩ、Ns ≤ 2 – 3 Ω（按整机温升 ≤ 40 K 核算）。
6. 磁芯与结构：EE16/EE19 或 PQ20，PC95/PC40 功率铁氧体，开气隙（气隙长度由 Lm 反推）；绕法建议初次级三明治（降漏感）；引出为骨架引脚直焊，标明同名端与引脚定义。
7. 绝缘耐压（关键）：
   - 初级—次级 加强绝缘，工频耐压 1500 VAC / 60 s，漏电流 ≤ 5 mA（100% 全检 + 出货报告）；
   - 绝缘结构：三层绝缘线 或 ≥ 2 层 0.08 mm 绝缘胶带 + 挡墙（margin），初次级爬电 ≥ 6.4 mm（按 IEC 62368-1 / IEC 60950-1 加强绝缘核算，最终由认证工程师定案）；
   - 材料：骨架/胶带 UL94 V-0，绝缘系统 Class B（130 °C）以上；分布式电容 ≤ 20 pF（利于 EMI）。
8. 样品与测试报告：样品 5 – 10 pcs；每只提供 Lm / Lk / DCR / 匝比 / 耐压测试数据。

怎么检查（来料 + 首件）

1. LCR 表（100 kHz / 0.1 V）：测 Lm（次级开路）、漏感（次级短路测初级）、DCR（毫欧表）；
2. 耐压测试仪（如 Chroma 19073）：初级—次级 1500 VAC 60 s，漏电流 ≤ 5 mA；100% 全检；
3. 匝比：信号发生器 +示波器，初级注入 10 kHz 小信号方波，测次/初电压比 ≈ n；
4. 上板波形（电流探头 +示波器）：
   - 初级电流斜坡末端不得上翘（上翘 = 进饱和 → 电感量偏小或驱动异常）；
   - 关断尖峰钳位在 RCD 设计值（≈ 1.3× 反射电压），超标改吸收；
   - -75 V 纹波 ≤ 200 mVpp；满载（60 mA 馈电 + 振铃）温升 ≤ 40 K（热像仪或热电偶）。

不符合预期怎么改

现象	处置
Lm 偏低 / 电流拐头（饱和）	加大气隙、增加匝数、或换大一号磁芯；同步核算 Dmax 是否超 0.45
关断尖峰过大	加大 RCD 钳位（Vclamp ≈ 1.3× 反射电压）、换快恢复二极管、改善漏感（三明治绕法）
耐压不过（打火/漏电超标）	加挡墙、改三层绝缘线、加大骨架 margin（≥6.4 mm）、清理引脚毛刺/焊锡尖角
输出电压偏离 -75 V	重算匝比（计入二极管压降、绕组 DCR 压降、占空比限制）
温升超标	降 DCR（加线径）、换磁芯、降 fsw 损耗、改善风道；必要时降 Po 指标复核

P0-3 电话线口 1500 VAC 耐压与 90 Vrms 振铃实测方案 【重点】

打板前必须冻结测试方案与判据（并按此检查原理图/PCB）；实物测试在 PCBA 阶段执行。

⚠ 高压危险：测试区上锁、放电后再接线、CAT III 探头、单手操作、双人值守。

3.1 1500 VAC 耐压（TIP/RING 对 SELV/机壳）

要检查什么

1. TIP、RING 到逻辑地/机壳/USB 外壳之间为加强绝缘；爬电与电气间隙按 IEC 62368-1（工作电压按振铃峰值 ~130 V、污染等级 2、材料组 III）核算——基本绝缘 ≥ 2.5 mm、加强绝缘 ≥ 5.0 mm，工程普遍按 ≥ 6.4 mm 留裕量并在 PCB 上开槽；
2. 跨隔离带的器件：Y 电容必须 Y1/Y2 安规等级；变压器按 P0-2；光耦/继电器耐压 ≥ 3750 Vpk；
3. 线侧保护网络：GDT（气体放电管）+ PTC/保险 + TVS/整流桥的布局在高压区，不能把浪涌电流引入逻辑地；
4. 测试计划：1500 VAC 50 Hz 60 s（TIA-968-A / GR-1089 隔离选项同为 1500 Vrms 60 s；等效直流 2120 – 2121 VDC 60 s），漏电流判据 ≤ 5 mA，测试前断开 GDT（GDT 会在耐压测试中点火导致误判——断开其接地端或取下管子），量产 1 – 5 s 快测、首件/认证 60 s。

怎么检查

- 图纸阶段：Altium/立创 EDA 的爬电规则或卡尺实测（含开槽后路径），按上表核对每一处隔离带；

- PCBA：耐压测试仪（如 Chroma 19073 / 华仪 7440），TIP+RING 短接为一极，PE/机壳为另一极，1500 VAC 60 s，读漏电流；

- 逐点测量：变压器初次级、Y 电容两端、每条跨隔离带走线（IPC-TM-650 2.5.7 思路：裸板抽样可做 2.5.7 绝缘耐压）。

不符怎么改

- 爬电不足 → PCB 开槽（槽宽 ≥ 1 mm）延长爬电路径、挪器件、改用更大封装；

- 漏电流超标 → 先排除 GDT 点火与 Y 电容容量偏大（Y 电容 1 nF 级即可，超大容量漏电必超）；再查绝缘件受潮/助焊剂残留（清洗）；

- 击穿打火 → 检查焊点毛刺/尖角、槽内残留铜丝、变压器挡墙破损。

3.2 90 Vrms 振铃

要检查什么

1. Si32176 振铃参数：频率 20 Hz（或 25 Hz，±0.5 Hz）、幅度 90 Vrms ±10%（目标市场标准定：ETSI TBR21 / TIA-968-A / GR-506）、节奏 2 s 通 / 4 s 断、可叠加 -48 V 偏置（以 Si3217x 振铃发生器拓扑为准）；
2. -75 V 轨余量：90 Vrms 正弦 = 127 Vpk——确认 Si3217x 振铃输出拓扑（差分/桥式）在 VBAT=-75 V 下的摆幅满足峰值要求（查手册 Ringing/振铃发生器章节）；不满足则提高 |VBAT|（-80 ~ -90 V，仍在 -110 V 内）并联动修改 P0-2 变压器匝比；
3. 振铃峰值电流下 -75 V 轨跌落 ≤ 5%（联动 P0-2 的 Po 与输出电容）；
4. 铃流导通/间断时序与振铃回路阻抗、话机并联数（3 – 5 部话机同时振铃的裕量）。

怎么检查

- 工具：高压差分探头（≥100:1，CAT III，如 Tektronix THDP0100/P5100A）+示波器；万用表只做粗测（RMS 读数对非正弦不准）；

- 负载：标准铃流负载 5 REN（工程模拟：20 kΩ 串 1 μF/400 V 薄膜电容，最终以 TBR21/GR-909 的 5 REN 定义为准）；

- 步骤：

1. 空载测 TIP-RING 差分波形：记录 Vrms、频率、波形失真/波峰因数；

2. 接 5 REN 负载复测幅度跌落与节奏（2 s/4 s）；

3. 并联 3 – 5 部话机/等效负载复测；

4. 同步监测 -75 V 轨（低压差分探头）在铃流峰值时的跌落与纹波；

5. 振铃期间摘机 → 振铃停止（振铃截断 Ring Trip 功能）时间 ≤ 500 ms。

不符怎么改

- 幅度不足 → 调 Si3217x 振铃幅度/增益寄存器；检查 VBAT 余量（必要时改变压器匝比升到 -85 V）；

- 带载跌落大 → 加大 -75 V 输出电容、按 P0-2 提升变压器 Po、检查馈线电阻；

- 频率/节奏偏差 → 软件定时器校准（Si3217x 振铃频率寄存器精度 ±0.1 Hz 级）；

- 振铃截断不灵 → 校准 Ring Trip 阈值/去抖，检查馈电电流检测电阻。

P0-4 Asterisk 00 / 01XX / 02X. 三条路由软电话实测 【重点】

要检查什么

1. 注册：上位机 SIP UA 注册分机 1001，软电话（Linphone/Zoiper/PhonerLite）注册 1002；G.711 A-law（PCMA）双向、dtmf_mode=rfc2833、RTP 端口段与防火墙放行；
2. 路由（拨号计划 pattern，配置源码见 pre-fab-assets/asterisk-extensions.conf、asterisk-pjsip.conf）：
   - 00 → AI 语音管道：Answer 后经 AGI/ARI 接管媒体，语音进上位机管道（VAD→STT→LLM→TTS）；
   - 01XX → 内网 SIP 分机：Dial(PJSIP/...)（示例映射 01 + 2 位分机 → 10XX）；
   - 02X. → SIP 中继外线：剥 02 前缀后经 trunk 拨出；
3. 媒体与事件：全程无转码（core show channel 显示 alaw）；DTMF（RFC 2833）在 00 路由能到达 AI 管道（对应上位机 DTMF 路由）；静音超时/最大时长挂断生效（默认 15 s / 300 s）；
4. 失败分支：空号/中继不可达回 Congestion、被叫忙、超时；CDR 留痕。

怎么检查（工具 + 步骤）

- 工具：asterisk -rvvv、pjsip set logger on、rtp set debug on、core show channels、sngrep、Wireshark（SIP/RTP）；

- 步骤（完整矩阵见 附录 A）：

1. 两部软电话注册成功（pjsip show endpoints）；

2. 1002 摘机拨 00 → AI 应答（AGI mock：pre-fab-assets/ai_relay_agi_mock.py），双向语音 30 s，按键 1# 验证 DTMF 送达；静音 15 s 自动挂断；

3. 拨 0102 → 1002 振铃 → 接听 → 双向通话 → 挂断；确认 codec=alaw；

4. 拨 02 + 中继测试号（运营商回声/测试号，或第二台 Asterisk 模拟中继）→ 出局成功、主叫号透传、挂断 CDR 正确；

5. 失败分支：02 无中继 → Congestion 音；0199 空号 → 提示音；记录日志。

不符合预期怎么改

现象	处置
pattern 不匹配	核对 _01XX vs _01X. 语义（X=1 位数字、.=1 位以上）；前缀剥除用 ${EXTEN:2}
转码（CPU 高/音质差）	pjsip.conf endpoint/allow 只留 alaw，软电话强制 PCMA
DTMF 收不到	dtmf_mode=rfc2833；AI 侧把 RFC2833 事件映射到 DTMF_EVT 处理；SIP INFO 模式仅作兼容回退
00 路由单通/无声	AGI 在 Answer 后延迟接管媒体（等 RTP 协商完成）；或改用 ARI channels/externalMedia；抓 RTP 确认收发地址/端口
振铃/挂断时序异常	Dial() 参数补 Tt/超时；振铃节奏与 FXS 侧节奏分开测

P0-5 电源树 / 时钟 / 复位 / 调试口（打板前纸面复核）

要检查什么

1. 电源树：5 V 输入 → 3.3 V/1.2 V（FPGA 核/IO）→ -75 V（反激）→ Codec/SLIC 模拟供电（AVDD 3.3 V）；每路电流预算 + 30% 裕量；上电时序满足 FPGA/SLIC 手册（SLIC 上电 20 ms 后才允许寄存器配置，INTERFACE_SPEC §6）；
2. 时钟：27 MHz 晶振（负载电容/负性阻抗按晶体手册，预留 CL 微调位）；24.576 MHz 音频 PLL 输入、12.288 M/512 k/8 k 分频链；时钟走线包地、远离 TIP/RING 高压区；
3. 复位：rst_n 按键 + 上电复位 + 异步复位同步释放（两级触发器）；SLIC/Codec 复位脚有 RC 或 GPIO 控制；
4. 调试口全部引出且留测试点：JTAG（Gowin）、UART（921600）、SLIC SPI、Codec I2C、PCM/TDM 探测点（CLK/SYNC/DRX/DTX 至少 4 个测试点）、-75 V/3.3 V/5 V 电源测试点。

怎么检查 / 不符怎么改

- 原理图 ERC + 人工对照上表逐项签核；测试点缺失 → 改封装/加 TP；时钟/高压分区不满足 → 调整布局分区（高压模拟、数字、时钟三区隔离）。

P0-6 BOM / 线侧保护网络 / DFM 冻结

要检查什么

1. 线侧保护链顺序：RJ11 → 保险/PTC → GDT → 整流桥/TVS → SLIC（浪涌电流泄放路径不穿逻辑地）；各器件脉冲参数按 GR-1089/ITU-T K.20 初选（正式认证另行）；
2. 关键件双供/替代：Si32176、TLV320AIC3104、变压器（按 P0-2 规格书可换厂）、GDT/PTC；
3. DFM：最小线宽/间距、高压区开槽工艺（V-CUT/铣槽）、RJ11 与变压器的机械干涉、整机接地柱。

怎么检查 / 不符怎么改

- BOM 评审 + 供应商交期确认；DFM 报告（钢网/贴片/波峰）；开槽宽度与板厂确认（≥1 mm 铣刀）。

P1-1 Si32176 初始化序列（cfg_sequencer ROM）对表

- 查什么：初始化 ROM 逐条与数据手册推荐值对表（馈电、交流阻抗、振铃、Ring Trip、DTMF 检测门限、PCM 配置——PCM 部分即 P0-1）；

- 怎么查：寄存器 dump 对照表脚本（扩展 si32176_slot_check.py 的 --dump 即可）；上电后逐条回读；

- 怎么改：以手册/API 默认值为基准修改 ROM；标注与默认值的每一处差异及理由。

P1-2 TLV320AIC3104 I2S 对表

- 查什么：MCLK=12.288 MHz、BCLK=512 kHz、LRCLK=8 kHz、32 bit 槽 / 16 bit 有效、MSB 延迟 1 BCLK、主从模式、寄存器初始化（I2C 地址、采样率、PGA 增益）；
- 怎么查：示波器量三时钟频率与相位（LRCLK 沿后 1 BCLK 出 MSB）；I2C 读回寄存器；
- 怎么改：I2S_CFG 参数切左对齐/DSP 模式（INTERFACE_SPEC §5 已预留），或改 Codec 寄存器。

P1-3 EMC 与 -75 V 反激吸收

- 查什么：输入 π 滤波、反激 RCD 吸收、次级 RC/TVS、Y 电容位置、共模电感；传导骚扰预扫计划；
- 怎么查：首件示波器看开关节点振铃；预扫（若条件允许）；
- 怎么改：调 RCD、加共模电感、调整布局回路面积（输入环路、次级环路最小化）。

P1-4 PCB 安规间距复核（与 P0-3 联动）

- 查什么：TIP/RING 高压区到低压区爬电 ≥6.4 mm（含开槽后路径）、槽内无走线/过孔、连接器金属外壳接地、丝印高压警示；
- 怎么查：EDA DRC 规则 + 人工逐条隔离带签核；
- 怎么改：挪线/开槽/换连接器。

P2-1 测试点 / 工装 / 量产测试

- 查什么：ICT 测试点（电源、SPI/I2C/UART、PCM 4 线）、产测工装（模拟线负载 5 REN + 耐压测试夹具）、产测流程（耐压 1 – 5 s 快测 + 振铃点测）；
- 怎么查/改：与工厂确认夹具图；不足则补测试点（打板前完成，板后无法补）。

P2-2 软件联调与文档

- 查什么：上位机（host/）与 Asterisk/硬件联调排期；INTERFACE_SPEC.md 变更同步；
- 怎么查/改：用 host/run_host.py --sim 先行全链路仿真；接口变更升版本号并通知四方。

附录 A：Asterisk 三条路由软电话测试矩阵

#	步骤	预期	判据/工具
A1	1001/1002 注册	pjsip show endpoints 双双 Reachable	asterisk -rvvv
A2	1002 拨 00	AI 应答（AGI mock 播放提示音）	sngrep 看 200/ACK
A3	00 通话 30 s	双向语音清晰、无转码	core show channel codec=alaw
A4	00 通话中按 1、#	DTMF 送达 AI 管道（上位机 DTMF 路由日志）	RFC2833 抓包 + host 日志
A5	00 静音 15 s	自动挂断（silence_timeout）	host CallSession 日志
A6	1002 拨 0102	1001（或映射分机）振铃→接听→互通	双软电话
A7	01xx 通话挂断	CDR 正确、无残留通道	core show channels
A8	拨 02 + 外线测试号	中继出局、回声/对端应答	Wireshark SIP；或二台 Asterisk 模拟 trunk
A9	拨 02 无中继配置	Congestion 提示音	失败分支

#	步骤	预期	判据/工具
A10	全程记录	CDR 落库、时长正确	cdr csv

附录 B：变压器需求书交付要点（模板：pre-fab-assets/transformer_spec_sheet.md）

- 电气参数表（Vin/Vout/Po/fsw/匝比/Lm±25%/Isat/Lk≤3%/DCR）；
- 绝缘要求（1500 VAC 60 s、爬电 ≥6.4 mm、UL94 V-0、Class B）；
- 结构图（骨架、引脚、同名端、挡墙）；
- 测试报告要求（L/DCR/耐压/匝比，100% 匝比与耐压）；
- 样品 5 – 10 pcs 交期与量产一致性要求。

附录 C：本清单交付文件（源代码 + 编译产物）

文件	说明
PRE_FAB_CHECKLIST.md	本清单源文件
PRE_FAB_CHECKLIST.pdf	编译后的文件（由源文件生成，同内容）
pre-fab-assets/asterisk-pjsip.conf	Asterisk 端点配置源码（1001/1002/trunk）
pre-fab-assets/asterisk-extensions.conf	拨号计划源码（00/01XX/02X. 三条路由）
pre-fab-assets/ai_relay_agi_mock.py	00 路由 AGI 测试脚本源码（Python，无需编译）
pre-fab-assets/si32176_slot_check.py	Si32176 时隙偏移计算 + 寄存器 dump 比对脚本源码（Python，可直接运行）
pre-fab-assets/transformer_spec_sheet.md	反激变压器需求书模板（发给磁件厂）

说明：附录 C 的脚本/配置为源代码，Python 脚本可直接执行（python3 xxx.py），无需编译；

本清单的编译产物为同名 PDF。FPGA 比特流/固件二进制属 RTL/固件仓交付物，不在本清单范围。