廖志鹏

手机：(+86)18814813519 · 邮箱：zpliao8469@outlook.com

教育经历

西湖大学，博士在读，电子科学与技术 2026.08 - 至今

南安普敦大学，硕士，电子工程 2023.09 - 2024.11

- **成绩**：一等荣誉学位（First Class Honours / Distinction）

华南理工大学，工学学士，微电子科学与工程 2019.09 - 2023.06

- **成绩与荣誉**：3.29/4.0，宏平长青基金，校级三等奖学金

实习经历

西湖大学 CenBrain 实验室，科研助理 2025.03 - 2026.08

- **课题内容**：**神经形态计算全栈平台（算法-部署-芯片）**，聚焦脉冲神经网络（SNN）算法与专用 FPGA 加速器的全栈设计与部署
- **工作职责**：

  1. 主导 Spiking-YOLO 目标检测算法在 FPGA 上的部署与硬件加速器设计：稀疏/稠密自适应计算单元、位图索引转换、RingBus 核间膜电位累加；提出**融合增益-代价比较（FGCC）驱动的带宽高效层融合调度器**，在片上缓存约束下执行稀疏感知瓦片跳过、削减层间激活搬运，并与计算核并行度联合设计空间探索；2. 主导**神经形态芯片-指令集-编译工具链协同设计**：三维计算阵列、两阶段位图压缩与时间步流水线；3. 参与**多模态类脑感知算法与真实场景验证：事件流 + 图像流双分支感知框架**，自动驾驶测试中于帧后 50ms 内完成车道保持与障碍物避让
- **成果**：

  Zhipeng Liao et al., "Resource-Efficient FPGA Acceleration for Neuromorphic Visual Recognition via Spike-Weight-State Co-Optimization," *IEEE Transactions on Circuits and Systems for Artificial Intelligence (TCAS-AI)*, 2026

  Zhipeng Liao et al., "面向边缘智能的神经形态计算芯片与部署," 半导体学报(*Journal of Semiconductors*), 2026（Q2 封面文章）

西湖大学光电研究院（Mohamad Sawan 院士团队） 2024.09 - 2025.03

- **课题内容**：**探索部署在智能驾驶车辆的神经形态芯片应用**，聚焦脉冲神经网络（SNN）算法与专用加速器、存内计算（CIM）芯片的全栈设计与部署
- **工作职责**：

  1、设计一款具有乱序执行写回策略、静态分支预测、兼容不定长度指令格式、冲突处理的 CPU 模块；2、编写链接.ld 脚本，将使用 C++ 语言编写的 YOLO 算法模型转换成可执行文件.elf；3、参与基于 RISC-V 指令集的神经形态计算框架设计
- **成果**：

  Zhipeng Liao et al., "NeuroPlat: An FPGA-based Neuromorphic Computing Platform with Optimized Toolchain for Efficient SNN Deployment," *MIND*, 2025 (Best Poster Award)

  该论文同时荣获 2025"智联: 未来" 脑机接口国际会议暨第二届中国脑机智能大会亮点墙报奖

  Zhipeng Liao et al., "A Pipeline-Driven FPGA Accelerator with Memory-Scheduling for Neuromorphic Computing," *APCCAS*, 2025 (Oral Presentation)

研究经历

面向边缘智能的存内计算（CIM）加速器体系结构设计与实现 2025.03 - 2026.04

- **研究方向**：围绕**存内计算（Computing-in-Memory, CIM）**技术，从新型存储单元电路、阵列架构到系统级加速器数据流进行全栈研究，覆盖检索增强生成（RAG）、视觉 Transformer 与多模态信号恢复等关键边缘智能应用场景
- **职责**：

  1. 参与基于 **RRAM-SRAM 混合高存储密度内存单元**电路设计，以及基于**纯数字 SRAM CIM**、**1T1C eDRAM-SRAM 耦合 CIM** 等多种 CIM 宏单元的设计、仿真与数据流分析；2. 设计面向 **IVF-PQ 向量检索**的存算一体引擎，将 **8MB Level-0.5 ReRAM 与 SRAM-CIM 耦合**，优化 KQPS 与 KQPS/W 能效；3. 参与 **55nm ReRAM 耦合数字 CIM** 加速器设计，面向**多头注意力与 FlashAttention** 的高能效推理，设计**全融合注意力数据流**，减少中间结果落盘与访存；4. 参与**纯数字 SRAM CIM** 多模态信号恢复处理器设计，提出**分层运算-访存融合**数据流，将矩阵乘、层归一、窗口注意力等算子与访存流式协同

调度，压缩 token 级访存能耗；5. 设计面向 RAG 的**两阶段分层检索策略**与**基于比特平面的存储映射方案**，实现数据的按位精确提取，避免冗余比特传输开销

- **成果**：

  Zhipeng Liao et al., "A Memory-Friendly Retrieval Architecture for RAG-Enabled Personal Biomedical LLM-Agent," *BioCAS*, 2025

  Kunming Shao*, **Zhipeng Liao*** et al., "DIRC-RAG: Accelerating Edge RAG with Robust High-Density and High-Loading-Bandwidth Digital In-ReRAM Computation," *ISLPED*, 2025 (CCF-C)

  Kunming Shao*, **Zhipeng Liao*** et al., "PQ-SIM: A 23KQPS and 132KQPS/W IVF-PQ Based Vector Search-in-Memory Engine with 8MB Level-0.5 ReRAM Coupled SRAM-CIM for Retrieval-Augmented Generation," *ASSCC*, 2026

  Kunming Shao, Xiaomeng Wang, **Zhipeng Liao** et al., "SwiftCIM: A 55nm 23.2μJ/Token L-0.5 ReRAM Coupled Digital CIM Accelerator with Fully-Fused Multi-Head Attention Dataflow for FlashAttention," *ESSERC*, 2026

  Fengshi Tian*, **Zhipeng Liao*** et al., "Swin-SR: A 0.044∼1.14uJ/Token Multi-Modal Signal Restoration Processor with Hierarchical Operation-in-Memory-Access Streaming," *ESSERC*, 2026

自适应稀疏与低精度量化计算加速 2025.03 - 2026.04

- **研究方向**：聚焦边缘 AI 计算中的**稀疏性与低精度量化**技术，研究自适应稀疏编码、脉冲（SNN）事件驱动计算与动态可变精度量化方法，从算法-架构协同设计角度提升计算能效与硬件利用率
- **职责**：

  1. 提出支持**自适应不同稀疏度与不同稀疏格式编码**的全流程稀疏计算框架（SHARP），覆盖稀疏编码、存储、调度到计算的访存全链路；2. 设计稀疏数据访存优化方案，降低冗余数据搬运与片上/片外存储开销；3. 参与面向具身智能（EAI）的**异构决策脉冲 Transformer 加速器**设计（TSMC 28nm），提出**仅存 1-bit KV 乘积的 locality-dependent KV cache**（省内存 86%、省算力 95%）、**无乘法可重构计算引擎**（Wallace Tree 动态拆分/重组，面积降 33.2%、性能提升 32×）与**异构 1-bit 逐元素乘/矩阵乘（EM/MM）流水核心**，实现 10.9× 能效提升

- **成果**：

  Ziyang Shen*, **Zhipeng Liao*** et al., "SHARP: An Energy-Efficient Spike-based 3D Recognition Processor with Hierarchical Hybrid Sparsity Awareness on Point Cloud," *IEEE Transactions on Circuits and Systems I (TCAS-I)*, 2026 (Q1)

  Ziyang Shen*, **Zhipeng Liao*** et al., "A Heterogeneous Decision Spiking Transformer Accelerator with Locality-dependent KV Product Cache and Compute Pattern Reconfigurable Engine," *IEEE International Symposium on Circuits and Systems (ISCAS)*, 2026 (CCF-B)

脑机接口神经接口前端与解码芯片设计 2025.07 - 至今

- **研究方向**：面向**脑机接口（BCI）**应用，研究神经信号采集前端的**高密度读出、稀疏感知与语言解码**芯片设计，构建从神经信号采集到解码的全链路硬件平台
- **职责**：

  1. 参与 **1024 电极稀疏感知神经接口**设计（40nm），实现基于**数字 CIM 策略的预测性自适应采样控制**方法，结合低功耗 8b 全景监控与高保真 11b 脉冲跟踪的双模式扫描策略；2. 设计基于 **Crossbar 的寄存器阵列**，实现对特定区域数据的选择性读取，有效减少冗余数据传输，提升数据处理效率；3. 设计基于**移位运算的均值计算电路**，实现波形噪声均值的快速计算，加速信号处理流程；4. 参与面向汉语语言解码的 **sEEG 神经接口读出与解码引擎芯片**设计（40nm），涉及 GDS 布局、封装方案与 FPGA 接口电路设计；5. 参与脑机接口语音/语言解码算法硬件化与 MPW 流片准备

- **成果**：

  Hui WU*, Fengshi Tian*, Jinbo Chen, **Zhipeng Liao** et al., "A 0.00022 mm^2/electrode 1024-Channel Sparsity-Aware Neural Interface with CIM-Based Predictive Focused Sampling for Hotspot Spike Tracking," *ISSCC*, 2026

获奖成果

- 中国集成电路创新设计大赛 **全国**决赛三等奖
- 中国集成电路创新设计大赛华南区 **省级**一等奖
- 项目创新奖、第十一届 "赢在广州" **粤港澳大湾区**大学生创业大赛
- "挑战杯" 全国大学生创业大赛 **校级**银奖
- 全国大学生嵌入式芯片与系统设计大赛 - FPGA 创新设计大赛 **全国**决赛三等奖
- "认证杯" 国际数学建模竞赛 **国家**二等奖