

LoongArch 微系统设计报告

2026 龙芯杯团体赛 CPU 设计报告

夜神骇客 · 南方科技大学 · T2026143250012561

System counter ratio 3.817781304 · IPC ratio 1.180267034 · 实测频率 105.887336 MHz · 功能
58/58 全过 · 性能 20/20 全过 · setup WNS +0.035 ns

第 1 章 设计概述

本设计实现一款支持龙架构精简版（LA32R）指令集的三发射乱序超标量 CPU 处理器核，在 FPGA 实验平台上通过 AXI 总线上板运行官方功能与性能测试程序。设计目标为：在功能测试 58/58 全过、时序收敛（setup/hold WNS 为正）的硬约束下，最大化系统计数器比值（System counter ratio，20 项 benchmark 的 cpu_count/soc_count 与参考核求比后取几何平均，直接正比于“实测频率 × IPC”）。


最终提交版（t26-submit @ 7029bf9）经官方 pipeline 1674/1675 验收，全部指标与官方记录逐位一致：

项目	结果
System counter ratio（20 项几何平均）	3.817781304
IPC ratio（20 项几何平均）	1.180267034
实测频率	105.887336 MHz （申报 105 MHz，PLL 量化）
功能测试	100 分，58/58 × 3 随机种子（0xF0/0xFF/0x8B）全 PASS
性能测试	20/20 全 PASS，failed_benchmarks=none
时序（gen_perf）	setup WNS +0.035 ns，hold +0.057 ns

设计要点可概括为三句话。其一，微架构上采用高容量组合分支预测（BTB 1024 项 + PHT 8192 项 gshare + RAS 8 项）配合三发射乱序执行核，宏观三级流水段、最深约 13 级流水，实现 IPC 1.1803。其二，时序上以前端流水化重构（S3v2）“寄存器化斩断”ROB 重定向→nextPC/ICache 读地址”跨阶段组合桥，使 105.887336 MHz 实测钟下 setup WNS 由 -0.098 收敛至 +0.035 ns。其三，工程上全程以板上官方验收数据驱动迭代，成绩演进 0.287→0.5736→0.6170→1.1679→2.1348→3.6871→3.8178，最终成绩为比赛基线 0.287 的 13.3 倍。本设计以 NOP-Core（清华大学 NSCSCC 2023 特等奖开源作品，MIT 许可证）为微架构基座二次开发，完整第三方声明见第 9 章。

第2章 总体架构

图 1 总体微架构框图：三发射乱序超标量 LA32R 核（105.887 MHz / IPC 1.18）




总体架构

2.1 流水线组织

本设计的处理器核（src/mycpu/mycpu_top.v）在宏观上呈三级流水段（macro-stage）结构，最深路径展开约 13 级流水（图 2）。段间以 SpinalHDL Stream 握手协议连接：每一跨段传输携带 valid/ready 握手与负载，反压由 ready 链自然传导，冲刷由统一的 flush 语义沿流水传播。这一协议化组织使各流水段的功能边界清晰、时序边界可独立治理，也是本设计前端时序重构（S3v2，见 3.4 节）能够以协议保持的标准算子完成、功能等价性零额外成本的结构基础。三级流水段划分如下：

1. 前端取指段：PC 生成（nextPC 三候选独热选择）→ ICache 访问 → 分支预测（BTB/PHT/RAS）→ 指令对齐入队；
2. 重命名/发射段：译码 → 重命名（freeList 分配物理寄存器）→ ROB/发射队列入队 → 唤醒选择与发射；
3. 执行/访存/提交段：整数 ALU 三路并行 + 乘除单槽 + Load/Store 单槽（经 TLB 翻译）→ 旁路网 → ROB 按程序序提交。



流水线组织

2.2 三发射带宽

全核按三发射宽度组织：译码、重命名、ROB/发射队列入队均为每拍 3 条指令；执行侧配置三条整数 ALU 流水线、一条乘除流水线与一条访存流水线，其中乘除与访存各占单发射槽，整数槽三路并行。乱序窗口由 ROB（32 项，按程序序提交）、整数发射队列（IntIQ，压缩队列结构）与取指缓冲（FetchBuffer FIFO）三级缓冲支撑，分别覆盖“在飞指令定序”“就绪指令调度”“取指-分派解耦”三类功能；访存侧含 ICache/DCache、store buffer 字节级前递与 MMU/TLB 虚实地址转换。前端预测在取指段内同拍完成，误预测由后端重定向冲刷恢复，重定向目标与顺序地址、预测目标共同构成 nextPC 三候选独热选择。

2.3 关键结构参数

结构	参数	说明
发射/提交宽度	3 发射	整数 ALU ×3 + 乘除 ×1 + 访存 ×1
BTB	1024 项	PC[9:0] 索引，给出分支目标与类型
PHT（方向预测）	8192 项	gshare 式索引，GHR 与 PC[9:2] 散列
GHR	5 位	全局历史寄存器，随推测路径更新、随冲刷回滚

结构	参数	说明
RAS	8 项	函数调用/返回间接目标
ROB	32 项	ROB 索引 5 位 (robIdx[4:0])，按程序序提交
IntIQ	压缩队列 (CompressedQueue)	发射后整体前移压实，容量保持基座原始配置
FetchBuffer	取指 FIFO	解耦取指与分派，4 路入队/3 路出队接口


除明确标注为本队改动者外，上述结构与容量参数均保持微架构基座 NOP-Core 的原始设计。

2.4 与赛题平台的接口

处理器核经比赛壳 `core_top.v` 接入 `chiplab (nscsc2026)` SoC 平台：对外为 AXI3 风格主机接口（核侧 AXI4 事务集合为 AXI4 极小子集，逐线直连适配，详见第 5 章）；中断口与平台同名直连；debug 口按 `chiplab` 判分机制映射。数码管、UART 等调试显示外设位于 SoC 固定域，由平台 CONFREG 统一管理，本核不引入额外接口逻辑。性能评分由官方系统计数器机制计量：对每项 benchmark 分别统计 CPU 域计数 (`cpu_count`) 与 SoC 域计数 (`soc_count`)，与官方参考核计数求比得到单项 system counter ratio，20 项取几何平均即为总分。

第 3 章 前端与分支预测

图 2 前端与分支预测结构图（nextPC 三候选独热选择 · gshare 方向预测）



前端结构

3.1 分支预测器组织

前端围绕一套高容量组合分支预测器构建，预测在取指段内同拍完成，使流水线在分支解析之前即可重定向取指。

BTB：1024 项，以 PC 的 [9:0] 位索引，提供分支目标地址与分支类型（直接跳转/间接跳转/条件分支/返回）的提前判定。方向预测：8192 项 PHT，采用 gshare 式索引——以全局历史寄存器 GHR（5 位）的下一态 nextGHR 与 PC 的 [9:2] 位组合散列，抑制全局历史与地址的混叠。**RAS**：8 项返回地址栈，处理函数调用/返回的间接目标。

三类结构在取指段内同拍给出跳转判定与目标地址：BTB 命中即给出预测目标与类型，条件分支方向由 PHT 判定，返回类间接跳转的目标由 RAS 栈顶给出。预测正确的 taken 分支在取指段即完成重定向，顺序流水无需等待后端解析；误预测由后端重定向冲刷恢复。预测器训练在后端分支解析时进行，写回真实目标与方向。

3.2 GHR 的推测更新与恢复

GHR 记录最近分支的全局方向历史，是 PHT 索引的组成部分。取指段每解析一条预测分支，GHR 即按预测方向左移更新为 nextGHR，保证后续取指块的索引使用推测路径上的最新历史；分支的 GHR 快照随指令携带（predRecover 字段）进入后端。误预测由后端重定向冲刷恢

复：重定向到达时，前端按快照回滚 GHR 至该分支解析前的正确值，推测路径上的污染历史被一并清除，随后沿正确路径重新推测更新。

3.3 nextPC 三候选独热选择

下一拍取指地址在三类候选间生成：顺序 PC + 预取块大小、BTB/RAS 预测目标、后端重定向目标。选择逻辑采用 **pcSelOH** 独热 (**one-hot**) 选择，为单级独热多选器而非优先级链，是前端时序的关键结构——选择信号晚到时，地址通路上仅剩一级多选延迟。

3.4 S3v2：前端时序重构（本设计核心改动）


动机。100 MHz 版本板上全绿后，105 MHz 首次冲击 setup WNS -0.098 ns ，最差路径为“ROB 重定向锥 $\rightarrow$ nextPC/ICache 读地址”的跨阶段组合桥：重定向判定在提交段产生，同拍穿越前端候选选择逻辑直抵 ICache 读地址，是 105 MHz 下唯一不收敛的结构锥。

改动（最终提交版在功能适配基线之上的网表差异仅 42 行，位于 ProgramCounterPlugin.scala）：

1. 将后端重定向接口 backendJumpInterface 的流水化算子由 s2mPipe() 改为 **m2sPipe()**——把重定向锥到 nextPC/ICache 读地址的组合链路寄存器化斩断，跨阶段组合桥变为干净的寄存器-寄存器路径；
2. 配套增加一行 arbitration.flushIt setWhen jumpPipe.valid——m2sPipe 使重定向晚一拍到达，取指重启与冲刷配对存在同拍依赖，该行确保流水寄存器内旧径指令被同步冲刷，防止漏冲一条指令。

收益与代价。105 MHz 版 setup WNS 由 -0.098 收敛至 **$+0.035\text{ ns}$** (hold $+0.057$)，实测钟 105.887336 MHz，官验 counter 3.817781304。功能等价性由 Stream 握手协议保证（本地功能测试 3 随机种子与基线逐拍一致、coremark 周期逐位相同），代价仅为重定向延迟 +1 拍（本地实测 coremark 代价 $<1\%$ ）。该方案并经双验证确认：实验 pipeline 1644 跑出 3.818592600，与官验 pipeline 1674 的 3.817781304 偏差仅 0.02%（测量涨落量级）。

第 4 章 乱序执行核



乱序执行核

4.1 重命名与 freeList

后端为典型的显式重命名乱序结构。重命名级以空闲表（freeList）为每条写目的寄存器的指令分配物理寄存器，消除 WAR/WAW 假相关，支持每拍 3 条指令的重命名带宽；分配结果随微操作写入 ROB 与发射队列，物理寄存器在指令提交、后继映射确立后释放回 freeList。

4.2 ROB 组织

ROB（重排序缓冲）按程序序组织与提交，支撑精确异常与推测冲刷：微操作在发射段入队时按程序序分配 ROB 项并记录 PC、目的寄存器、预测快照等提交所需信息；指令在 ROB 头部完成且无异常时按序提交，异常在 ROB 头部统一处理以保证精确异常语义；分支误预测、异常等事件触发全核冲刷，ROB 依快照状态回滚。ROB 的重定向接口（backendJumpInterface）同时是前端 nextPC 三候选之一，也是本设计 S3v2 重构的作用点（见 3.4 节）——重定向通路的时序与功能配对直接决定前端冲刷恢复的正确性与可收敛性。

4.3 IntIQ 压缩队列的唤醒与选择

整数发射队列（IntIQ）采用压缩队列（CompressedQueue）结构：队列项在发射后整体前移压实，省却空项旁路逻辑。唤醒-选择流程为：各队列项以写回/旁路广播的目的寄存器号比对源操作数就绪位（唤醒），就绪项经 popCounts 压缩链计算前移距离完成压实，发射槽以独热多选

(issSlot MuxOH) 从队首方向选出待发射微操作。压缩结构面积紧凑，但其“载荷位移链”(queue_0→queue_1 的寄存器到寄存器搬移)在 105 MHz 下被本设计实验证明为向四发射扩展时的架构级时序瓶颈——该位移链是压队位移的结构本质，扇出/组合级修复在原理上不可收敛，唯一正解是循环队列重构(见第 8 章展望)。

4.4 三发射调度与旁路网

调度按功能单元分槽：三个整数发射槽并行服务三条 ALU 流水线，乘除与访存各占单发射槽。发射选择遵循压缩队列的队首序语义，就绪微操作按压实后的位置经独热多选进入对应功能单元，单拍最多发射 3 条整数微操作。执行结果经旁路网当拍前递至发射唤醒与操作数采集通路，背靠背整数依赖零气泡——这是整数依赖链(约占动态指令主体)的常见路径，必须保持在关键路径之外；访存侧 store buffer 提供字节级前递，store→load 按序检查，load miss 不占旁路资源。

4.5 精确异常与冲刷恢复

精确异常由“ROB 按程序序提交 + 头部统一处理”保证：冲刷时流水线各级依 Stream 握手协议排空，前端 nextPC 切换至重定向目标，GHR 按快照回滚，重命名映射恢复至冲刷点，推测路径上的全部机器状态(预测历史、寄存器映射、队列指针)随冲刷一并复原。S3v2 引入的重定向 +1 拍延迟与取指重启之间的同拍依赖由 flushIt 行闭合，保证流水寄存器内旧径指令无一漏冲——该同拍依赖的正确性已经本地功能测试 3 随机种子与基线逐拍 bit 一致、coremark 周期逐位相同双重实证。

第 5 章 访存与系统接口

5.1 TLB/MMU 翻译通路

本设计保留基座的 MMU/TLB 虚实地址转换通路：取指与 Load/Store 地址先经 TLB 翻译（ASID 参与匹配），TLB 缺失时触发 refill 流程，翻译结果决定访问的 cached/uncached 属性；TLB 相关操作（tlbsrch/tlbrd/tlbwr/tlbfill）与 cache 操作（cacop）按 LA32R 规范实现，精确异常语义覆盖地址翻译各阶段。

5.2 指令与数据存储

ICache/DCache 维持基座原始结构；store buffer 提供字节级前递，吸收写突发并保证 store→load 精确序。访存请求经 AXI 主机接口访问平台 DDR 存储，uncached 访问（外设/MMIO 区间）按地址属性走单字通道。板上 DDR 访存延迟绝对值不随频率下降，其相对占比随频率上升，是本设计 IPC 随频率由 1.527（25 MHz）衰减至 1.180（105 MHz）的主导因素，也决定了频率收益的上界窗口。

5.3 AXI 互联与 core_top.v 壳适配

src/mycpu/core_top.v 为 chiplab（nscsc2026）标准顶层壳，仅做端口适配、不含任何逻辑：chiplab 例化的 core_top 为 AXI3 风格端口（arlen/awlen 4 bit、arlock/awlock 2 bit），核顶层为 AXI4 风格（len 8 bit、lock 1 bit）。适配无损性：核最大突发为一条 cache 行 64B/4B=16 拍（len=15），8 bit len 高 4 位恒零，截断为 4 bit 无损；lock 高位补 0（核从不发出锁定传输）；中断口同名直连；debug 口按 chiplab 判分机制映射。本设计未使用官方 AXI4→AXI3 桥：核的 AXI 事务集合是 AXI4 的极小子集（突发 ≤16、无锁定、单 ID），逐线直连即可保序保全语义，引入桥只会增加面积与延迟并改变握手时序。

5.4 CPUCFG 时钟/特性配置（4 文件 11 行）

2026 年性能测试启动代码 start.S 使用 CPUCFG 指令查询 cache 几何以决定是否执行 cacop 初始化序列，基座原译码表未实现该指令（会触发指令不存在异常）。本设计新增纯译码/执行增补共 4 处、11 行：LoongArch.scala 新增 CPUCFG 掩码字面量；ALUOpType.scala 新增枚举；DecoderArrayPlugin.scala 新增译码项，按普通一读一写路由至整数 ALU；ALU.scala 新增执行分支令结果恒为 0（特性位全零为架构合法返回值，start.S 据此跳过 cacop 正常启动）。该改动不携带任何性能收益，仅为使 2026 启动代码在基座核上运行的功能适配。

第 6 章 关键设计创新

6.1 S3v2 前端流水化重构

跨阶段组合桥是高主频乱序核的典型收敛障碍：重定向判定在提交段产生，同拍穿越前端 nextPC 选择直抵 ICache 读地址，逻辑级数与布线叠加后无法在 105 MHz 收敛。S3v2 的设计原理是将跨阶段握手从组合穿透改为寄存器切片：m2sPipe() 在重定向通路上插入主从流水寄存器，把“提交段判定→前端地址”的组合链拆成两拍干净的寄存器-寄存器路径；配套 flushIt 行闭合因延迟 +1 拍而出现的冲刷配对同拍依赖，保证功能等价。该重构的等价性不由人工论证担保，而由 Stream 握手协议本身担保——m2sPipe 是协议保持的标准算子，仅改变时序不改变值与次序。重构以重定向延迟 +1 拍（coremark <1%）的确定代价，换取 setup WNS -0.098 → +0.035 ns 的收敛与 105.887336 MHz 实测钟。

6.2 高扇出治理方法

本设计在时序优化中形成三条可复用的高扇出/长链治理方法，均遵循“不改值、不改协议、零新增状态元”的连线级重构纪律。

级间寄存器切片与独立使能副本。对扇出数百的宽级间寄存器广播网，按位切片（如 128 bit）并为每片生成独立的使能副本与 dont_touch 驱动副本，使每片负载群就近驱动、布线局部化；使能信号同步复制保证各片更新语义一致。等价性为构造性论证：同一布尔表达式生成 k 个副本，负载按位切片恰好覆盖原负载全集，每输出 bit 的次态函数字面不变。该方法将 ROB push 占用度广播锥（fo=621/687）消除，100 MHz 下 WNS 由 -0.057 收敛至 +0.018 ns。

优先级 mux 重结合： $\text{sel} \cdot \text{f}(\text{x}) \equiv \text{f}(\text{sel} \cdot \text{x})$ 。对“选择信号 → 地址函数（index 抽取/hash/递增加法）→ 存储读地址”的串行链，将选择操作从地址函数之前搬到每个 bank 加法器之后：各候选地址并行完成全部地址计算，晚到的选择信号到达后仅剩一级独热多选。等价性依据重结合恒等式 $\text{sel} \cdot \text{f}(\text{x}) = \text{f}(\text{sel} \cdot \text{x})$ ——先选后算与先算后选在同一选择语义下结果一致，真值表仅 3 行可穷尽验证。该方法使 BTB/PHT 读地址锥从时序报告头部彻底消失，零新增状态元（寄存器计数 21553=21553 逐位相等）。

并行前缀求和。压缩队列的 popCounts 串行 Mux(b, pc+1, pc) 前缀链级数随队列深度线性增长，是发射通路的固有长链。将其重构为并行前缀平衡求和树，级数由 6 级降至约 3 级；辅以发射槽独热选择的 64 bit 切片副本与唤醒比较器副本。等价性对全部 $2^7 \times 2 = 256$ 个输入组合（含不可达 grant 数）做数值穷尽验证，0 失配。

6.3 真值表级等价验证方法

对宣称“功能透明”的时序重构，本设计采用真值表/逐拍级验证标准而非仿真容差：组合逻辑重写要求真值表穷尽（如上述 256 输入组合数值验证、3 行选择真值表）或构造性恒等论证；网表级改动要求与基线在双 harness 下逐拍 A/B 对照——功能 harness（3 随机种子组合，覆盖固定延迟与 AXI 随机延迟两种剖面）逐拍 bit 一致（PASS 点、每点周期戳、冻结点、commits/cycles 终值 diff 为空），性能 harness（coremark + 分支密集 5 项）周期逐位相同，且零新增状态元（clocked<= 计数逐位相等）。该标准将等价性从纸面主张变为可重复的实验事实，是全部连线级重构敢于上板的前提。

第 7 章 性能测试结果

7.1 成绩总表

最终提交版经官方 pipeline 1674/1675 验收：功能 100 分（58/58 × 3 种子全 PASS），性能 20/20 全 PASS（counter_ratio_status=reasonable，20 项比值偏差全部 within_10pct），setup WNS +0.035 ns / hold +0.057 ns，实测频率 105.887336 MHz。20 项 system counter ratio 几何平均 **3.817781304**（本队复算 3.8177813044，与官方记录逐位一致），IPC ratio 几何平均 **1.180267034**。成绩并经稳态双验证：实验 pipeline 1644 独立跑出 3.818592600，与官验偏差仅 0.02%。

7.2 20 项性能测试明细

#	benchmark	ipc_ratio	system_counter_ratio
1	bitcount	1.847140	5.964467
2	bubble_sort	1.022591	3.306893
3	coremark	1.035607	3.350227
4	crc32	1.197025	3.868611
5	dhrystone	1.285687	4.206723
6	quick_sort	0.869319	2.812430
7	select_sort	1.520587	4.916322
8	sha	1.222345	3.948190
9	stream_copy	1.188413	3.823799
10	stringsearch	1.064511	3.443597
11	fireye_A0	1.166094	3.771750
12	fireye_B2	1.223607	3.953826
13	fireye_C0	0.725695	2.347451
14	fireye_D1	1.019880	3.299222
15	fireye_I2	1.276126	4.127521
16	inner_product	1.165995	3.772260
17	lookup_table	1.313397	4.245925
18	loop_induction	1.259710	4.075414

#	benchmark	ipc_ratio	system_counter_ratio
19	my_memcmp	1.180875	3.819338
20	minmax_sequence	1.456563	4.710171
—	几何平均	1.180267	3.817781

明细显示瓶颈分布：最低 IPC 项均为分支密集负载（fireye_C0 0.7257、quick_sort 0.8693、bubble_sort 1.0226），计算密集的 bitcount 达 1.8471——分支误预测冲刷是 IPC 与三发射理论上限的最大缺口来源；访存密集项（stream_copy/stringsearch）的 cpu/soc 计数比偏差最大，对应 DDR 延迟占比随频率上升的衰减机制。

第8章 总结

本设计实现了一款 LA32R 三发射乱序超标量处理器核，以高容量组合分支预测与三发射乱序执行获得 IPC 1.1803，以 S3v2 前端流水化重构在 105.887336 MHz 实测钟下完成时序收敛（setup WNS +0.035 ns），最终取得 System counter ratio **3.817781304**（比赛基线的 13.3 倍）、功能 58/58 与性能 20/20 全过的成绩。设计过程形成的高扇出治理三法（级间寄存器切片、优先级 mux 重结合、并行前缀求和）与真值表级等价验证方法具有可迁移性。后续方向为：压缩队列的循环队列重构以解锁四发射（实测收益锚点 3.875），以及 S3v2 与 mini-TAGE 预测器的合体——两者均已在实验线完成等价性实证，待频率余量重建后合入。

第 9 章 参考与第三方代码声明

9.1 NOP-Core 处理器核借鉴声明

本设计以 **NOP-Core**（清华大学 NOP 队 NSCSCC 2023 决赛特等奖公开作品，<https://github.com/NOP-Processor/NOP-Core.git>，基准 commit 1a5986d，**MIT License**，Copyright (c) 2023 NOP-Group）为微架构基座进行二次开发。src/mycpu/mycpu_top.v 系按上游仓库自带 build.sbt（SpinalHDL 1.8.1 / Scala 2.12）从公开源码重新生成，与 NOP 官方提交网表逐行等价；许可证原文已随提交仓库保留（NOP_CORE_LICENSE 文件），本队的借鉴与修改行为完全符合该许可证要求。取指/译码/发射/执行/访存/提交各流水级、ICache/DCache、BPU/ROB/发射队列等全部保持 NOP-Core 原始结构与参数。

9.2 本队自主完成的工作

本队自主完成：① S3v2 前端时序重构（ProgramCounterPlugin.scala 中 s2mPipe()→m2sPipe() 及配套 flushIt，最终提交版在适配基线之上的网表差异仅 42 行）；② CPUCFG 功能适配（4 文件 11 行，无性能收益）；③ core_top.v 比赛壳 AXI3/AXI4 端口适配（纯连线、无逻辑）；④ 全部时序收敛、功能/等价性验证与板上调试工作。

9.3 往届开源项目调研

赛前与赛中本队调研参考了清华大学 JIT（2024 特等）、北航 BOOMCore（2025 二等）等往届开源获奖项目，其技术路线构成本队设计决策依据；实验线成果均未并入最终提交网表，保留于仓库历史供赛后继续。在此向所有开源团队致谢。