
逻辑门库主要组件

逻辑门(Gates) ▷ 非门(NOT Gate) 缓冲器(Buffer) 与门(AND Gate) D 或门(OR Gate) 🌛 与非门(NAND Gate) ♪> 或非门(NOR Gate) 异或门(XOR Gate) 🔊 异或非门(XNOR Gate) 奇检验(Odd Parity) 偶检验(Even Parity) ☐ 三态缓冲器(Controlled Buffer) → 三态非门(Controlled Inverter)

- 一排门
- 缓冲器
- 与、或、与非、或非
- 异或、异或非
- 奇校验
- 偶校验
- 三态门
- 三态非门

|||三态门、三态非门

功能:控制开关,用于总线传输方向控制






||复用器库主要组件


- ■多路选择器
- 解复用器
- 译码器
- 优先编码器



多路选择器MUX

■ 功能:多输入选择器






■ 选择端位宽为n , 则输入源的数目为2ⁿ


不恰当的级联


- ■用多路选择器代替逻辑电路
- MUX输出级联另一MUX选择端



||解复用器DMX


■ 功能:多输出选择器





■解码器 Decoder

■ 功能:译码器,用于地址译码



∥优先编码器 Priority Encoder

功能:获得输入信号的编码

