

# *Sistemi Operativi*

*Modulo HW: richiami architettura*

*<https://nandgame.com>*

Renzo Davoli


Alberto Montresor

Copyright © 2002-2022 Renzo Davoli, Alberto Montresor

Permission is granted to copy, distribute and/or modify this document under the terms of the GNU Free Documentation License, Version 1.2 or any later version published by the Free Software Foundation; with no Invariant Sections, no Front-Cover Texts, and no Back-Cover Texts. A copy of the license can be found at:

<http://www.gnu.org/licenses/fdl.html#TOC1>

# Architettura di Von Neumann



# Architettura di Von Neumann

---

- ♦ **L'anno scorso avete visto nei dettagli:**

- ♦ architettura dei processori
- ♦ concetti base relativi alla memoria
- ♦ linguaggio assembly

*vedrete l'assembler di mips  
Mmips (progetto)*

- ♦ **Nei prossimi lucidi vedremo alcuni concetti relativi a:**

- ♦ gestione della comunicazione tra processore e dispositivi di I/O
- ♦ concetto di interrupt
- ♦ gerarchie di memoria

# Interrupt

## ♦ Definizione:

- ♦ Un meccanismo che permette l'interruzione del normale ciclo di esecuzione della CPU

## ♦ Caratteristiche

- ♦ introdotti per aumentare l'efficienza di un sistema di calcolo
- ♦ permettono ad un S.O. di "intervenire" durante l'esecuzione di un programma, allo scopo di gestire efficacemente le risorse del calcolatore
  - ♦ processore, memoria, dispositivi di I/O
- ♦ possono essere sia hardware che software
  - a molti autori, anche a me piace chiamare gli interrupt hardware INTERRUPT, gli interrupt software TRAP.
- ♦ possono essere mascherati (ritardati) se la CPU sta svolgendo compiti non interrompibili

La CPU vive la sua vita caricando l'istruzione corrente (come? hanno un registro che si chiama program counter/instruction register (sono sinonimi) lo buttano sul bus accendendo il bit leggi, la memoria risponde mettendo sul bus dati l'istruzione, l'istruzione viene caricata nel registro di decodifica) a quel punto, passo successivo, il processore analizza cosa dice l'istruzione caricata e (lo vedete su NANDTOETETRIS o con l'architettura sui libri di TANNENBAUM) quello che fa è configura le varie componenti per eseguire l'istruzione voluta. Se pensate all'architettura di un processore i vari bus interni al processore mi piace vederli come i binari dei modelli ferroviari: dove vanno i dati, dove vengono presi i dati dipendono da come sono stati settati gli scambi. Praticamente la decodifica dell'istruzione altro non è che fare in modo che dalla stringa dell'istruzione vengano settati gli scambi dei bus della CPU perché al passo successivo possa essere eseguita l'istruzione. Nel caso l'istruzione alla fine fa lo store del risultato. E così via, quindi come il motore a 4 tempi (aspirazione, compressione, scoppio e scarico) questo carica l'istruzione, decodifica l'istruzione, esegue l'istruzione e poi torna da capo. Quando arriva in fondo e vuole tornare da capo fa un passaggio in più, dice "è avvenuto un INTERRUPT?"

(registrazioni min 53:40)

o meglio l'interrupt alla fine arriva al processore come 1 o più fili. Uno di questi bit è a 1 o sono tutti a 0? Se vede che c'è un interrupt il processore è organizzato per prendere l'indirizzo particolare, che è stato messo apposta per questa funzionalità, e metterlo nel program counter. Quindi in realtà il processore al ciclo successivo avrà fatto un salto a sua insaputa, il programma non ha detto in quel momento di fare il salto, ma siccome è avvenuto l'interrupt viene cambiato il program counter, ovviamente il program counter lo deve salvare da parte. Se gli interrupt sono mascherati questa operazione non viene fatta e quindi anche se ci sono questi fili accesi per dire "guarda che c'è un interrupt" il processore continua con l'operazione successiva e così via.

Perché vengono introdotti gli interrupt? L'interrupt fondamentale per il quale è stato creato il concetto di interrupt è l'interrupt di Input/Output. Ricordate che gli interrupt o sono quelli veri (interrupt hardware) sono comunicazioni che vanno dai controller dei dispositivi al processore. Quindi, il caso più tipico, l'abbiamo visto anche con la centralizzazione di inizio corso, l'interrupt di I/O più importante è quello che viene mandato dai controller per dire "HO FINITO L'OPERAZIONE di I/O". Facendo così il sistema operativo può attivare  
(registrazioni min 56:10)

tonte operazioni di I/O nei vari controller e mettersi a fare qualcosa'altro perché quando uno dei dispositivi avrà finito l'operazione manderà un interrupt. Può disinteressarsi del fatto che ci siano operazioni di I/O in corso perché verrà PRONTAMENTE AVVERTITO al momento della fine dell'operazione di I/O. Se non ci fossero gli interrupt si può fare multiprogrammazione? Sì, ma la farà inefficiente, perché l'unico modo che c'è per vedere se l'unità di I/O ha finito è chiederglielo. Via BUS il processore può sempre dire "ehi! Unità di I/O hai finito?", ma facendo così si dovranno utilizzare solo tecniche di POLLING ("hai finito?" "hai finito?" ...). In un sistema monotask quando mettete micro-sleep nell'arduino per far il bit di accendi/spegni, quello perde tempo, sta lì a ciclare a dire "hai finito?", "ho finito?", non ha altro da fare. Ma se io usassi dei meccanismi del genere su processori da personal-computer ovviamente perderei un sacco di prestazioni o perdo prontezza cioè mi accorgo dopo del tempo che l'unità di I/O ha finito, alla fine perdo prestazioni lo stesso. (registrazioni 57:55)

# Interrupt vs Trap

NOTA: mi raccomando un controller è un pezzo di Hardware, un driver è un pezzo di Software.

- **Interrupt Hardware** generati dai controller
  - Eventi hardware asincroni, non causati dal processo in esecuzione
  - Esempi:
    - dispositivi di I/O (per notifica di eventi quali il **completamento di una operazione di I/O**)
    - Clock / interval timer (scadenza del quanto di tempo)

- Gli Interrupt Hardware sono generati dai controller dei dispositivi
- **Interrupt Software (Trap)** è l'idea di usare lo stesso meccanismo degli interrupt per codificare degli eventi causati dal processo in esecuzione. I processi in esecuzione potessero vivere in un ambiente confinato e controllato.
  - Causato dal programma
  - Esempi *corbellerie*
    - errori come divisione per 0 o problemi di indirizzamento (accesso in memoria dove non può)
    - richiesta di servizi di sistema (system call), uso di istruzione illegale.

Inventarsi tutto quello che può fare un processo di male. si attira l'attenzione del kernel.




## • Cosa succede in seguito ad un interrupt

- Un segnale "interrupt request" viene spedito al processore
- Il processore
  - sospende le operazioni del processo corrente
  - salta ad un particolare indirizzo di memoria contenente la routine di gestione dell'interrupt (*interrupt handler*)
- L'interrupt handler
  - gestisce nel modo opportuno l'interrupt
  - ritorna il controllo al processo interrotto (o a un altro processo, nel caso di scheduling)
- Il processore riprende l'esecuzione del processo interrotto come se nulla fosse successo

Hardware


Software

# Interrupt



# Gestione Interrupt - Dettagli

1. Un segnale di interrupt request viene spedito alla CPU
2. La CPU finisce l'esecuzione dell'istruzione corrente
3. La CPU verifica la presenza di un segnale di interrupt



## 4. Preparazione al trasferimento di controllo dal programma all'interrupt handler

- ♦ metodo 1: salvataggio dei registri "critici"
  - ♦ informazione minima richiesta: PC + registro di stato
- ♦ metodo 2: scambio di stato
  - ♦ fotografia dello stato del processore

## 5. Selezione dell'interrupt handler appropriato

- ♦ a seconda dell'architettura, vi può essere un singolo interrupt handler, uno per ogni tipo di interrupt o uno per dispositivo
- ♦ la selezione avviene tramite l'*interrupt vector*

## 6. Caricamento del PC con l'indirizzo iniziale dell'interrupt handler assegnato

# Gestione Interrupt - Dettagli

---

- ♦ **Nota:**

- ♦ tutte le operazioni compiute fino a qui sono operazioni hardware
- ♦ la modifica del PC corrisponde ad un salto al codice dell'interrupt handler
- ♦ a questo punto:
  - ♦ il ciclo fetch-execute viene ripreso
  - ♦ il controllo è passato in mano all'interrupt handler

## 7. Salvataggio dello stato del processore

- salvataggio delle informazioni critiche non salvate automaticamente dai meccanismi hardware di gestione interrupt

## 8. Gestione dell'interrupt

- lettura delle informazioni di controllo proveniente dal dispositivo
- eventualmente, spedizione di ulteriori informazioni al dispositivo stesso

## 9. Ripristino dello stato del processore

- l'operazione inversa della numero 7

## 10. Ritorno del controllo al processo in esecuzione (o ad un altro processo, se necessario)

# Sistemi operativi "Interrupt Driven"

---

- ♦ **I S.O. moderni sono detti "Interrupt Driven"**
  - ♦ il codice del S.O. entra in funzione come interrupt handler
  - ♦ sono gli interrupt (o i trap) che guidano l'avvicendamento dei processi

# Interrupt Multipli

---

- ♦ **La discussione precedente prevedeva la presenza di un singolo interrupt**
- ♦ **Esiste la possibilità che avvengano interrupt multipli**
  - ♦ ad esempio, originati da dispositivi diversi
  - ♦ un interrupt può avvenire durante la gestione di un interrupt precedente
- ♦ **Due approcci possibili:**
  - ♦ disabilitazione degli interrupt
  - ♦ interrupt annidati



# Interrupt Multipli - Disabilitazione Interrupt

---


- ♦ **Disabilitazione degli interrupt**

- ♦ durante l'esecuzione di un interrupt handler
  - ♦ ulteriori segnali di interrupt vengono ignorati
  - ♦ i segnali corrispondenti restano pendenti
- ♦ gli interrupt vengono riabilitati prima di riattivare il processo interrotto
- ♦ il processore verifica quindi se vi sono ulteriori interrupt, e in caso attiva l'interrupt handler corrispondente

- ♦ **Vantaggi e svantaggi**

- ♦ approccio semplice; interrupt gestiti in modo sequenziale
- ♦ non tiene conto di gestioni "time-critical"

# Interrupt Multipli - Disabilitazione Interrupt



# Interrupt Multipli - Interrupt Annidati

---

- ♦ **Interrupt annidati**


- ♦ è possibile definire priorità diverse per gli interrupt
- ♦ un interrupt di priorità inferiore può essere interrotto da un interrupt di priorità superiore
- ♦ è necessario prevedere un meccanismo di salvataggio e ripristino dell'esecuzione adeguato

- ♦ **Vantaggi e svantaggi**

- ♦ dispositivi veloci possono essere serviti prima (es. schede di rete)
- ♦ approccio più complesso
- ♦ Occorrono stack separati

# Interrupt Multipli - Interrupt Annidati

*Processo utente*



# Comunicazione fra processore e dispositivi di I/O

---

- ♦ **Comunicazione tra processore e dispositivi di I/O**
  - ♦ il controllore governa il dialogo con il dispositivo fisico
- ♦ **Esempio**
  - ♦ il controller di un disco accetta una richiesta per volta
  - ♦ l'accodamento delle richieste in attesa è a carico del S.O.
- ♦ **Due modalità possibili:**
  - ♦ *Programmed I/O*
  - ♦ *Interrupt-Driven I/O*

# Programmed I/O (obsoleto)

---

- ♦ **Operazione di input**

- ♦ la *CPU carica (tramite il bus)* i parametri della richiesta di input in appositi registri del controller (registri comando)
- ♦ il dispositivo
  - ♦ esegue la richiesta
  - ♦ il risultato dell'operazione viene memorizzato in un apposito buffer locale sul controller
  - ♦ il completamento dell'operazione viene segnalato attraverso appositi registri di status
- ♦ *il S.O. attende (**busy waiting/polling**) che il comando sia completato verificando periodicamente il contenuto del registro di stato*
- ♦ *infine, la CPU copia i dati dal buffer locale del controller alla memoria*

# Interrupt-Driven I/O

- ♦ **Operazione di input**

- ♦ la *CPU carica (tramite il bus)* i parametri della richiesta di input in appositi registri del controller (registri comando)
- ♦ *il S.O. sospende l'esecuzione del processo che ha eseguito l'operazione di input ed esegue un altro processo*
- ♦ il dispositivo
  - ♦ esegue la richiesta
  - ♦ il risultato dell'operazione viene memorizzato in un apposito buffer locale sul controller
  - ♦ il completamento dell'operazione viene segnalato attraverso interrupt
- ♦ *al ricevimento dell'interrupt, la CPU copia i dati dal buffer locale del controller alla memoria*
- ♦ NB: l'interrupt segnala la ***fine*** dell'operazione di I/O

# Programmed I/O e Interrupt-Driven I/O

---

- ♦ **Nel caso di operazioni di output**
  - ♦ il procedimento è simile:
    - ♦ i dati vengono copiati dalla memoria ai buffer locali
    - ♦ questa operazione viene eseguita prima di caricare i parametri della richiesta nei registri di comando dei dispositivi
- ♦ **Svantaggi degli approcci precedenti**
  - ♦ il processore spreca parte del suo tempo nella gestione del trasferimento dei dati
  - ♦ la velocità di trasferimento è limitata dalla velocità con cui il processore riesce a gestire il servizio



# Direct Memory Access (DMA)

---

- ♦ **Il S.O.**

- ♦ *attiva l'operazione di I/O specificando l'indirizzo in memoria di destinazione (Input) o di provenienza (Output) dei dati*
- ♦ Il controller del dispositivo prende (output) o pone (input) i dati per l'operazione di I/O direttamente dalla memoria centrale.
- ♦ *l'interrupt specifica solamente la conclusione dell'operazione di I/O*

- ♦ **Vantaggi e svantaggi**

- ♦ c'è contesa nell'accesso al bus
- ♦ device driver più semplici
- ♦ efficace perché la CPU non accede al bus ad ogni ciclo di clock

# Memoria

- **Memoria centrale (RAM)**

Random Access Memory

- assieme ai registri, l'unico spazio di memorizzazione che può essere acceduto *direttamente* dal processore
- accesso tramite istruzioni LOAD/STORE
- Volatile
- Nei sistemi moderni accesso tramite MMU (trasforma indirizzi logici in indirizzi fisici)

per accedere alla memoria secondaria e terziaria e ad altre risorse non lo si fa direttamente parlando con il bus ma bisogna tramite bus dare dei comandi a dei controller che accedono ai device

Memory Management Unit

- **Memoria ROM**

Read Only Memory

# Memory Mapped I/O

---

- ♦ **Un dispositivo è completamente indirizzabile tramite bus**
  - ♦ i dati gestiti dal dispositivo vengono mappati su un insieme di indirizzi direttamente accessibili tramite il bus di sistema
  - ♦ una lettura o scrittura su questi indirizzi causa il trasferimento di dati da o verso il dispositivo
- ♦ **Esempio:**
  - ♦ video grafico nei PC
- ♦ **Vantaggi e svantaggi**
  - ♦ gestione molto semplice e lineare
  - ♦ necessita di tecniche di *sincronizzazione di accesso*

# Dischi



- ♦ **Caratteristiche**

- ♦ dispositivi che consentono la memorizzazione non volatile dei dati
- ♦ accesso diretto (random, i.e. non sequenziale)
- ♦ per individuare un dato sul disco (dal punto di vista fisico) occorre indirizzarlo in termini di cilindro, settore, testina

# Dischi

---

- ♦ **Operazioni gestite dal controller**

- ♦ READ (head, sector)
- ♦ WRITE(head, sector)
- ♦ SEEK(cylinder)

- ♦ **L'operazione di seek**

- ♦ corrisponde allo spostamento fisico del pettine di testine da un cilindro ad un altro ed è normalmente la più costosa

- ♦ **L'operazione di read e write**

- ♦ prevedono l'attesa che il disco ruoti fino a quando il settore richiesto raggiunge la testina

- ♦ **Caratteristiche**

- ♦ dispositivi per la memorizzazione non volatile dei dati
- ♦ Hanno un numero di cicli di scrittura limitato
- ♦ Si leggono a blocchi
- ♦ Si scrivono a banchi (numerosi blocchi)

# Gerarchia di memoria

- ♦ **Trade off**

- ♦ Quantità  $q$
- ♦ Velocità  $v$
- ♦ Costo  $€$

- ♦ **Limitazioni**


- ♦ tempo di accesso più veloce, costo maggiore
- ♦ maggiore capacità, costo minore (per bit)
- ♦ maggiore capacità, tempo di accesso maggiore

$v \nearrow$   $€ \nearrow$   
 $q \nearrow$   $€ \searrow$   
 $q \nearrow$   $v \searrow$

- ♦ **Soluzione:**

- ♦ utilizzare una gerarchia di memoria

# Gerarchia di memoria





# Cache

- ♦ **Un meccanismo di caching**

- ♦ consiste nel memorizzare *parzialmente* i dati di una memoria in una seconda più costosa ma più efficiente
- ♦ se il numero di occorrenze in cui il dato viene trovato nella cache (memoria veloce) è statisticamente rilevante rispetto al numero totale degli accessi, la cache fornisce un notevole aumento di prestazione

- ♦ **E' un concetto che si applica a diversi livelli:**

- ♦ cache della memoria principale (DRAM) tramite memoria bipolare
- ♦ cache di disco in memoria
- ♦ cache di file system remoti tramite file system locali

Dynamic RAM

BJT ?  
•

# Cache

- ♦ **Meccanismi di caching**

- ♦ hardware
  - ♦ ad es. cache CPU; *politiche non modificabili dal S.O.*
- ♦ software
  - ♦ ad es. cache disco; *politiche sotto controllo del S.O.*

- ♦ **Problemi da considerare nel S.O.**

- ♦ algoritmo di replacement
  - ♦ la cache ha dimensione limitata; bisogna scegliere un algoritmo che garantisca il maggior numero di accessi in cache ⇒ *progetto ...*  
*fase 3 mi pare*
- ♦ coerenza
  - ♦ gli stessi dati possono apparire a diversi livelli della struttura di memoria

# Protezione Hardware

- ♦ I sistemi multiprogrammati e multiutente richiedono la presenza di **meccanismi di protezione**
    - ♦ bisogna evitare che processi concorrenti generino interferenze non previste...
- ma soprattutto:
- ♦ *bisogna evitare che processi utente interferiscano con il sistema operativo*
- ♦ **Riflessione**
  - ♦ i meccanismi di protezione possono essere realizzati totalmente in software, oppure abbiamo bisogno di meccanismi hardware dedicati?

# Protezione HW: Modo utente / Modo kernel

---

- ♦ **Modalità kernel / supervisore / privilegiata / ring 0:**
  - ♦ i processi in questa modalità hanno accesso a tutte le istruzioni, incluse quelle *privilegiate*, che permettono di gestire totalmente il sistema
- ♦ **Modalità utente**
  - ♦ i processi in modalità utente non hanno accesso alle istruzioni privilegiate
- ♦ **"Mode bit" nello status register per distinguere fra modalità utente e modalità supervisore**
- ♦ **Esempio:**
  - ♦ le istruzioni per disabilitare gli interrupt è privilegiata

# Protezione HW: Modo utente / Modo kernel

---

- ♦ **Come funziona**

- ♦ alla partenza, il processore è in modalità kernel
- ♦ viene caricato il sistema operativo (*bootstrap*) e si inizia ad eseguirlo
- ♦ quando passa il controllo ad un processo utente, il S.O. cambia il valore del mode bit e il processore passa in modalità utente
- ♦ tutte le volte che avviene un interrupt, l'hardware passa da modalità utente a modalità kernel

# Protezione HW: Protezione I/O

---

- ♦ **Le istruzioni di I/O devono essere considerate privilegiate**
  - ♦ il S.O. dovrà fornire agli utenti primitive e servizi per accedere all'I/O
  - ♦ tutte le richieste di I/O passano attraverso codice del S.O. e possono essere controllate preventivamente
- ♦ **Esempio:**
  - ♦ accesso al dispositivo di memoria secondaria che ospita un file system
  - ♦ vogliamo evitare che un qualunque processo possa accedere al dispositivo modificando (o corrompendo) il file system stesso

# Protezione HW: Protezione Memoria

---

- ♦ **La protezione non è completa se non proteggiamo anche la memoria**
- ♦ **Altrimenti, i processi utente potrebbero:**
  - ♦ modificare il codice o i dati di altri processi utenti
  - ♦ modificare il codice o i dati del sistema operativo
  - ♦ modificare l'interrupt vector, inserendo i propri gestori degli interrupt
- ♦ **La protezione avviene tramite la Memory Management Unit (MMU)**

# Protezione HW: MMU

---

- ♦ **Traduzione indirizzi logici in indirizzi fisici**
  - ♦ ogni indirizzo generato dal processore corrisponde ad un indirizzo logico
  - ♦ l'indirizzo logico viene trasformato in un indirizzo fisico a tempo di esecuzione dal meccanismo di MMU
  - ♦ un indirizzo viene protetto se non può mai essere generato dal meccanismo di traduzione



# Protezione HW - System call

---

- ♦ **Problema**

- ♦ poiché le istruzioni di I/O sono privilegiate, possono essere eseguite unicamente dal S.O.
- ♦ com'è possibile per i processi utenti eseguire operazioni di I/O?

- ♦ **Soluzione**

- ♦ i processi utenti devono fare richieste esplicite di I/O al S.O.
- ♦ meccanismo delle *system call*, ovvero trap generate da istruzioni specifiche

# Protezione HW - System call

## Codice utente

```
li $a0, 10  
li $v0, 1  
syscall
```

```
... altro  
codice...
```

## Interrupt handler

```
...salvataggio registri ...  
...gestione interrupt...  
...operazioni di I/O...  
...ripristino registri...  
rfe/eret  
// return from exception
```

## Interrupt vector

0	
1	0x00FF00000
2	
3	