

杭州电子科技大学学生考试卷(

考试课程	数字逻辑电路	考试日期	到 2017年	6 月16日	成绩	海
课程号	教师号		任课教师姓	性名 陈龙/赵鹏/高惠芳/郭裕顺 /郑雪峰/盛庆华		
考生姓名	学号(8位)		年级		专业	

一、单项选择题,将唯一正确答案的编号字母填在题中()内(每题2分,共20分)

- A. 是二进制数
- B. 是 8421BCD 码 C. 是一个奇校验码 D. 是负数的补码

- 2. $A \oplus 1 \oplus \overline{A} \oplus 1 \oplus 1 \oplus 0 \oplus 1 \oplus 0 = ())$
 - A. A
- B. \overline{A}
- C. 0
- 3. 关于 CMOS 工艺以下诸论点中错误的是: (P)


 - A. 由 NMOS 和 PMOS 互补构成。
- B. 功耗比 TTL 高。

C. 驱动能力比 TTL 弱。

- D. 存在锁定效应(Latch-Up)。
- 4. 数据分配器可以通过下列哪种中规模芯片来实现 ()
 - A. 74LS153
- B. 74HC151
- C. 74HC138
- D. 74HC148
- 5. 一个 N 选 1 MUX 的输入地址码的位数是 ()。
- B. 2^N
- C. log₂N
- D. In:N


- 6. 关于触发器的描述错误的是(
 - A. 一个 D 触发器可以构成二分频电路。
- B. T 触发器可以用 JK 触发器构成。
- C. 主从 JK 触发器有一次翻转特性。
- D. D 锁存器的触发方式是边沿触发。
- 7. 把 D 触发器转化为 T 触发器,则应令 D= ()。
 - A. T+O
- B. T⊕O
- C. TO
- D. TOO
- 8. 设计一位 842IBCD 码的计数器至少需要()个触发器。
 - A. 3
- B. 4
- C. 5
- 9. A/D 转换的过程是取样、保持、量化和(
- A. 滤波
- B. 限幅
- C. 编码
- D. 译码

10. 如图所示电路中,只有(\overline{Q})不能实现 $Q^{n+1} = \overline{Q}^n$ 。





二、基本题(每题7分, 共49分)

1. 已知 $F(A, B, C) = \sum_{m} (1, 3, 4, 7)$,试求 F 的反函数的最小项表达式以及 F 的对偶函数的最




2. 用卡诺图将下面逻辑函数化简成最简与或表达式。






6. 74LS194A 的功能表如下表所示。分析逻辑电路图,试画出其状态转移图(按 Q₀Q₁Q2Q3 排列),并 指出该电路的计数模值。



在(b)图中画出Q的波形(设触发器的初态为"0",且不考虑器件的传输延迟时间)。

在(0) 图于画出(1) 70 (双版文册的初志为 0, 五十万元册目的代册是是的形态
C=6是为沙泽游
A CLK CLK
1J AD Q A OF I
CLK C1 B
$C \longrightarrow C$
B 1K 1000 (01
J=ABB K=ABB Qint TODI 1914 100 11 1915
图(a) POT ABBONTAGBOT PURDO 图(b) - ABBONTAGBOT PURDO 图(b) - ABBONTAGBOT PURDO 图(b)

第2页 共4页




分析设计题(共3题,共31分)


1/W

列出一位全加器(输入有加数 A,加数 B 及低位来的进位 CI,输出有和数 S 以及向高位输出的进


O)的真值表;并用译码器 74HC138 和适当门电路实现,画出逻辑图。(9分)



2. 时序电路如下图所示, X 为输入, Y 为输出。试分析该逻辑电路当 X 为不同输入时,该时序电路分别是完成矿种逻辑, D 经 的电路 2 (10 分)



You timbs to 10100100 Faith.



第4页 共4页