

Министерство образования и науки Российской Федерации
Федеральное государственное автономное образовательное
учреждение высшего профессионального образования
«Севастопольский государственный университет»

Исследование логических элементов и функциональных узлов на их основе

Методические указания
к выполнению лабораторной работы
для студентов, обучающихся по направлению
09.03.02 “Информационные системы и технологии”
дневной и заочной формы обучения

Севастополь 2016

УДК 004.732

Исследование логических элементов и функциональных узлов на их основе. Методические указания к лабораторным занятиям по дисциплине "Электроника" / Сост. В.С. Чернега — Севастополь: Изд-во СевГУ, 2016 — 11 с.

Методические указания предназначены для проведения лабораторных работ по дисциплине "Электроника". Целью методических указаний является помощь студентом в освоении способов построения базовых элементов цифровой схмотехники, экспериментального исследования логических элементов, способов описания и построения логических схем. Излагаются теоретические и практические сведения необходимые для выполнения лабораторной работы, программа исследований, требования к содержанию отчета.

Методические указания рассмотрены и утверждены на методическом семинаре и заседании кафедры информационных систем (протокол № 1 от 29 августа 2016 г)

Допущено учебно-методическим центром СевГУ в качестве методических указаний.

Рецензент: Кротов К.В., канд. техн. наук, доцент кафедры ИС

Лабораторная работа

Исследование логических элементов и функциональных узлов на их основе

1. Цель работы

Экспериментальные исследования функционирования и параметров логических элементов на базе КМОП-транзисторов и элементов задержки и генераторов прямоугольных импульсов. Приобретение практических навыков измерения электрических параметров и регистрации временных диаграмм с помощью электро- и радиоизмерительных приборов.

2. Основные теоретические положения

Основными операциями, осуществляемыми в информационных и вычислительных системах, являются арифметические и логические операции. К арифметическим операциям относится сложение, вычитание, умножение и деление. К наиболее широко используемым логическим операциям относятся:

- инверсия (отрицание, логическое НЕ);
- конъюнкция (логическое И);
- дизъюнкция (логическое ИЛИ);
- эквивалентность (исключающее ИЛИ).

В электронных устройствах реализация арифметических операций осуществляется с помощью сумматоров, а логические – с помощью инверторов, схем ИЛИ и И. Остальные логические функции могут быть реализованы с помощью комбинации этих трех элементов. Поэтому набор элементов НЕ, И и ИЛИ называют функционально полным. К функционально полным относятся элементы И-НЕ, а также ИЛИ-НЕ.

Логические элементы могут работать в режимах положительной и отрицательной логики. Для электронных логических элементов в режиме положительной логики логической единице соответствует высокий уровень напряжения, а логическому нулю - низкий уровень напряжения. В режиме отрицательной логики логической единице соответствует низкий уровень напряжения, а логическому нулю - высокий. Как правило, паспортное обозначение логического элемента соответствует функции, реализуемой "положительной логикой".

Логические элементы И и ИЛИ могут быть реализованы с помощью диодов, транзисторов, либо комбинацией диодов и транзисторов. Элементы НЕ, И-НЕ и ИЛИ-НЕ могут быть построены только с использованием транзисторов. Условные графические обозначения основных логических элементов по национальному стандарту (ГОСТ) и американскому стандарту (ANSI) приведены в приложении А.

Для описания логики функционирования используются функции логики и таблицы истинности.

Логический элемент НЕ (Инвертор) описывается функцией $Y = \bar{X}$ или $y = \bar{x}$.

Логический элемент ИЛИ (конъюнктор): $Y = X_1 \cup X_2$ или $y = x_1 \cup x_2$.

Логический элемент И (дизъюнктор): $Y = X_1 \cap X_2$ или $y = x_1 \cap x_2$.

Исключающее ИЛИ (сумматор по модулю 2): $Y = X_1 \cup X_2$ или $y = x_1 \cup x_2$.

Часто для упрощения записи вместо знаков логического сложения и умножения используют обычные арифметические знаки сложения и умножения, а операцию исключающего ИЛИ обозначают знаком суммирования по модулю 2 (\oplus). Условное обозначение логических элементов, их таблицы истинности и запись логической операции приведены в таблице 2.1.

Таблица 2.1 –Графическое обозначение и таблицы истинности

Название элемента	Условное обозначение элемента	Таблица истинности			Условное обозначение логической операции	Контактно-релейная схема
		X2	X1	Y		
2И		0	0	0	$X1 * X2$ $X1 \wedge X2$	
		0	1	0		
		1	0	0		
		1	1	1		
2ИЛИ		0	0	0	$X1 + X2$ $X1 \vee X2$	
		0	1	1		
		1	0	1		
		1	1	1		
НЕ			0	1	\bar{X} $1X$	
			1	0		
2И-НЕ		0	0	1	$\overline{X1 * X2}$ $1(X1 \wedge X2)$	
		0	1	1		
		1	0	1		
		1	1	0		
2ИЛИ-НЕ		0	0	1	$\overline{X1 + X2}$ $1(X1 \vee X2)$	
		0	1	0		
		1	0	0		
		1	1	0		
Исключающее ИЛИ		0	0	0	$X1 \oplus X2$	
		0	1	1		
		1	0	1		
		1	1	0		

На рис.2.1 показаны простейшие схемы ИЛИ и И на диодах. В схеме ИЛИ напряжение на выходе (логическая 1) при наличии положительного напряжения на одном из входов или на обоих одновременно.




Рисунок 2.1 – Логические элементы ИЛИ (а) и И (б) на диодах

В схеме ИЛИ высокое напряжение на выходе (логическая 1) появится только при наличии высоких уровней напряжений на обоих входах одновременно. При наличии нулевого уровня хотя бы на одном из диодов открытый диод будет шунтировать выход и напряжение на нем будет равно напряжению на открытом диоде, которое близко к 0 (логический 0).

В настоящее время логические элементы выпускаются в виде интегральных микросхем. Наиболее распространенной является логика на основе КМОП-транзисторов, благодаря очень малому потреблению энергии, малыми габаритами и низкой стоимости. На рис.2.2 а и б изображены базовые элементы И-НЕ и ИЛИ-НЕ на комплементарных МОП-транзисторах.




Рисунок 2.3 – Логические элементы И-НЕ (а) и ИЛИ-НЕ (б) на КМОП-транзисторах

В приведённой на рисунке 2.3а схеме логического элемента "И-НЕ", ток от источника питания на выход КМОП-микросхемы будет поступать через один из транзисторов, если хотя бы на одном из входов (или на обоих сразу) будет присутствовать низкий потенциал (уровень логического нуля). Если же на

обоих входах логического КМОП-элемента "И-НЕ" будет присутствовать уровень логической единицы, то оба р-МОП транзистора будут закрыты и на выходе КМОП микросхемы сформируется низкий потенциал.

В схеме логического элемента "2ИЛИ-НЕ" (рис.2.3б) в качестве нагрузки используются последовательно включенные р-МОП транзисторы VT1 VT2. В ней ток от источника питания на выход КМОП микросхемы будет поступать только если все транзисторы в верхнем плече будут открыты, т.е. если сразу на всех входах будет присутствовать низкий потенциал (уровень логического нуля). Если же хотя бы на одном из входов будет присутствовать уровень логической единицы, то верхнее плечо двухтактного каскада, собранного на КМОП транзисторах, будет закрыто и ток от источника питания поступать на выход КМОП-микросхемы не будет.

На рис.2.4 изображены схемы задержки на время t_2-t_1 и временные диаграммы, поясняющие работу схем.




Рисунок 2.4 – Схемы задержки на инверторах

Задержка осуществляется благодаря конечному времени заряда конденсатора C и пороговому свойству вход инвертора DD2. Т.е., пока напряжение на конденсаторе не превысит пороговый уровень $U_{пор}$, оно будет восприниматься инвертором как логический 0.

Введение диода VD1 и резистора $R1 \ll R2$ (рис.2.4б) способствуют быстрому разряду конденсатора и уменьшению задержки заднего фронта выходного импульса по отношению к заднему фронту входного импульса.

Логические элементы используются также для построения генераторов тактовых импульсов. На рис.2.5,а изображена схема генератора прямоугольных импульсов на основе RC-временязадающей цепочки и двух инверторах, функции которых выполняют элементы 2И-НЕ путем соединения их входов. В процессе заряда конденсатора $C1$ по цепи: выход DD1.2 - $C1$ - $R1$ - DD1.1 - сигнальная земля, на сопротивлении $R1$ создается напряжение, равное уровню логической 1. Пока это напряжение превышает пороговое, на выходе DD1.1 будет «0», а на выходе DD1.2 – «1». По мере заряда конденсатора при уменьшении напряжения

на R1 инверторы переключаются в противоположные состояния и происходит разряд конденсатора. Инвертор DD1.3 служит для улучшения формы прямоугольных импульсов.




Рисунок 2.5 – Схемы генераторов прямоугольных импульсов на интегральных схемах

Недостатком такой схеме является низкая стабильность частоты за счет изменения параметров резистора и конденсатора при изменении температуры окружающей среды. Намного более высокой стабильностью обладает схема, в которой последовательно с конденсатором включается кварцевый резонатор Qz (рис.2.5,б). Частота колебаний генератора определяется резонансной частотой кварцевого резонатора.

3. Описание лабораторной установки

Лабораторная установка состоит из персонального компьютера, на котором установлены система моделирования электронных и микропроцессорных систем Proteus VSM. Proteus VSM по умолчанию устанавливается в папку C:\Program\Files\Labcenter Electronics\Proteus. Особенности работы с данной системой описаны в методических указаниях к лабораторной работе №1.

4. Программа выполнения лабораторной работы

4.1. Используя конспект и рекомендованную литературу, изучить теоретический материал, относящийся к теме работы.

4.2. Создать на рабочем поле симулятора схемы логических элементов ИЛИ и И на диодах. В качестве источника сигналов использовать гальванические элементы (в Протеусе элемент CELL). Выходное напряжение контролировать с помощью вольтметра.

4.3. Задавая с помощью переключателей (SW-SPDT) на вход схем уровни 0 или 1 составить таблицу истинности исследуемых логических элементов.

4.4. Создать на рабочем поле симулятора схемы для исследования логических элементов ИЛИ-НЕ и И-НЕ на интегральных микросхемах,

выполненных на КМОП-транзисторах. Исследуемые микросхемы выбираются из категории CMOS 4000 согласно заданному варианту (Приложение Б).

4.5. Задавая с помощью переключателей (SW-SPDT) на вход схем уровни 0 или 1 составить таблицу истинности исследуемых логических элементов. Уровень сигнала на выходе контролировать вольтметром.

4.6. Создать в рабочем поле симулятора схемы задержки импульсов, изображенных на рис.2.4а и б. Резистор R2 сделать варьируемым от 1 до 20 кОм.

4.7. Подать на вход последовательность прямоугольных импульсов с частотой, указанной в таблице вариантов, измерить время задержки выходного импульса. Зарисовать осциллограммы сигналов на входах и выходах обоих инверторов.

4.8. Составить схему генератора прямоугольных импульсов с параметрами RC-цепочки, указанной в таблице вариантов. Исследовать с помощью виртуального осциллографа формы импульсов на входах и выходах инверторов и измерить частоту генерируемых импульсов.

Примечание: С целью обеспечения возникновения колебаний в генераторе необходимо осуществить предзаряд конденсатора, как показано на рисунке приложения В. Для этого необходимо активировать на левой вертикальной панели инструментов иконку LBR, щелкнуть ЛКМ на проводнике рядом с конденсатором и в открывшемся окне ввести $IC=5V$.

5. Содержание отчета

5.1. Цель и программа работы.

5.2. Расчетные соотношения для исследуемых схем.

5.3. Принципиальные электрические схемы исследуемых устройств.

5.4. Таблицы, графики и временные диаграммы экспериментальных исследований.

5.5. Выводы по результатам экспериментов.

6. Контрольные вопросы

6.1. Расскажите об основных логических элементах, применяемых в цифровых электронных устройствах, запишите их логические выражения, составьте их таблицы истинности и начертите условные графические обозначения этих элементов по ГОСТ и ANSI.

6.2. Начертите схемы логических элементов ИЛИ и И на диодах и объясните их работу.

6.3. Начертите схемы ИЛИ и И на транзисторах и объясните их работу.

6.4. Начертите схемы ИЛИ-НЕ и И-НЕ на КМОП-транзисторах и объясните их работу.

6.5. Как изменяется ток, потребляемый КМОП логическим элементом с ростом частоты его переключения?

6.6. Начертите схему задержки импульсов на основе логических элементов и поясните ее работу с использованием временных диаграмм.

6.7. Поясните, как можно уменьшить задержку заднего фронта импульса на выходе элемента задержки?

6.8. Зачем в схеме, изображенной на рис.2.4б установлен диод?

















6.9. Начертите схему генератора прямоугольных импульсов и поясните его принцип действия.

6.10. Зачем в генераторах используется кварцевый резонатор? Покажите, как он выглядит на практике.

Список рекомендованной литературы

1. Гусев, В. Г. Электроника и микропроцессорная техника: учеб. для вузов / В. Г. Гусев, Ю. М. Гусев. – 3-е изд. – М.: Высш. шк., 2004. – 790 с.
2. Степаненко, И. П. Основы микроэлектроники: учеб. пособие для вузов / И.П. Степаненко. – 2-е изд. – М.: Лаборатория Базовых Знаний, 2003. – 488 с.: ил.
3. Микушин А.В. Цифровые устройства и микропроцессоры / А.В. Микушин, А.М. Сажнев, В.И. Сединин. - СПб, БХВ-Петербург, 2010. – 832 с.
4. Чернега В.С. Электроника. Конспект лекций для направления обучения 09.03.02.- Севастополь: СевГУ, 2016.

Приложение А. Условные графические обозначения логических элементов отечественного и американского стандартов

ГОСТ	ANSI	ГОСТ	ANSI
 Буфер	 BUF	 ИЛИ	 OR
 Инвертор	 INV	 ИЛИ-НЕ	 NOR
 И	 AND	 Исключающее ИЛИ	 XOR
 И-НЕ	 NAND	 Исключающее ИЛИ-НЕ	 XNOR

Приложение Б. Таблица вариантов

Вариант	Параметры			Примечание
	Используемые ИМС	Частота ГТИ, кГц	Параметры Rи C элементов генератора	
1	4011, 4025	1	10 к; 22н	
2	4023, 4001	10	5к; 20н	
3	4012, 4001	20	20к; 10н	
4	4023, 4002	50	15к; 15н	
5	4012, 4025	80	12к; 2н	
6	4023, 4025	100	6к; 30н	

Заказ №

Тираж

экз.

Тип. СевГУ