## 8. Построение микро-ЭВМ на основе 16-разрядных микропроцессоров

## 8.1. Структурная схема 16-разрядной микро-ЭВМ

Принципы построения 16-разрядных микро-ЭВМ имеют много общего с построением 8-разрядных машин. Микропроцессор обменивается информацией с внешними устройствами (ВнУ) и памятью по 16-разрядной шине данных с использованием 20-разрядной адресной шины, шины управления и шины состояния МП.

Структурная схема микро-ЭВМ на основе микропроцессора КР1810BM86 показана на рисунке 8.1, а временные диаграммы функционирования машины в минимальном режиме – на рисунке 8.2.




Рисунок 8.1 – Схема микро-ЭВМ на базе процессора КР1810ВМ86

Минимальный режим работы процессора задается путем подачи высокого уровня сигнала на вывод микросхемы MN/MX. При минимальном режиме управляющие сигналы для памяти и внешних устройств генерирует сам процессор, а в максимальном режиме для управления шинами используется специальный контроллер, который формирует управляющие сигналы на основании значения линий состояния S0-S2.

Для генерирования последовательности тактовых импульсов СLС, сигнала готовности RDY, а также сигнала начальной установки RST используется функциональный генератор типа К1819ГФ84, входящий в состав микропроцессорного комплекта серии 1810.

Минимальный цикл обмена информацией микро-ЭВМ состоит из четырех машинных тактов. Цикл начинается с формированием на такте Т1 сигнала М/ІО, определяющего тип устройства (ЗУ или ВнУ), к которому производится обращение для пересылки данных. Длительность сигнала М/ІО равна длительности цикла шины, и он используется для селекции адреса устройства.

В такте Т1 и в начале такта Т2 микропроцессор выставляет адрес ЗУ на линии А19-16 и АД15-0, либо адрес ВнУ, а также вырабатывает сигнал ВНЕ, который вместе с А0 определяет передачу слова или одного из байтов. Одновременно с этим МП выдает строб адреса ALE, по спаду которого адрес фиксируется во внешних регистрах-защелках.

В связи с тем, что шина адрес/данные мультиплексирована, формирователь шины адреса ФША выполняется на основе буферного регистра.




Рисунок 8.2 - Временные диаграммы функционирования 16-разрядной микро-ЭВМ

В такте Т2 происходит переключение шин: на линии A19/S6 – A16/S3 поступают сигналы состояния S6-3, которые сохраняются до конца такта Т4. Значения этих сигналов зависят от вида выполняемого действия процессора.

В цикле чтения в такте Т2 линии АД15-0 переводятся в третье состояние, давая тем самым процессору перейти из режима записи (выдачи адреса) к режиму приема данных. В тактах Т2-Т4 вырабатывается сигнал чтения RD=0, который указывает этому устройству на необходимость выдачи данных. Для управления буферами данных (ФШД), которые подключаются к линиям АД15-0, в тактах Т2-Т4 формируется сигнал DE, разрешающий передачу данных, действующий в течение всего цикла.

После выполнения чтения и установления сигнала RD=1 микропроцессор заканчивает такт следующим образом: линии AД15-0 переключаются в высокоомное состояние, сигналы M/IO, DE, DT/R, S7-3 неактивны. Буферы данных отключены от канала.

Цикл записи отличается от чтения не только активными значениями сигналов RD или WR и состоянием DT/R, но и тем, что в цикле записи сигналы DE и WR становятся активными раньше и имеют большую длительность, чем в цикле чтения. Линии AД15-0 переключаются с адреса на данные без промежуточного перехода в третье состояние. Соответственно данные при записи имеют большую длительность, чем при чтении.

## 8.2. Система прерываний МП 1810

Прерывания могут быть инициированы внешним устройством системы или специальной командой из программы. У МП 1810 есть три различные команды прерывания: две команды вызова и одна — возврата. В МП имеются два входа прерываний — маскируемого INT и немаскируемого NMI. На вход INT обычно подключается выход прерывания программируемого контроллера прерываний. Когда сигнал на линии INT активен (высокий уровень), действия МП зависят от флажка IF разрешения прерываний. Однако до завершения текущей команды МП вообще не предпринимает никаких действий по обслуживанию прерываний. Если флажок IF сброшен, то прерывания по входу INT запрещены (замаскированы). Состоянием флажка IF программист может управлять с помощью команд STI (установка) и CLI (сброс).

МП подтверждает запрос прерывания, выполняя два последовательных цикла INTA. Первый цикл сигнализирует контроллеру о восприятии запроса. Во втором цикле INTA контроллер прерываний выдает на шину данных байт типа прерываний (беззнаковое целое в диапазоне 0 - 255) соответствующему запрашивающему устройству. МП считывает код типа прерывания и использует его для вызова процедуры прерывания, соответствующей прерывающему устройству.

Вход немаскируемого прерывания NMI применяется для сигнализации МП о катастрофическом событии, требующего немедленной реакции (аварийное отключение сети, обнаружение ошибки в памяти и др.) Прерывания по входу NMI имеют более высокий приоритет по сравнению с входом INT. Немаскируемые прерывания имеют фиксированный код 2, чем достигается ускоренная реакция на запросы немаскируемых прерываний. Сигнал INTA при этом не формируется.

При внутренних прерываниях используются три различных команды: две команды вызова и одна возврата: INT, INTO и IRET. Команда прерывания INT имеет следующий формат:

## INT n (тип прерывания),

где n-тип прерывания, задаваемый программистом в команде, определяет вызываемую процедуру прерывания.

Команды INT n двухбайтные, за исключением INT 3 - однобайтная. Команда INT0 генерирует прерывания типа 4, если установлен флажок переполнения OF=1. МП

самостоятельно генерирует прерывания типа 0, если при выполнении команды деления DIV и IDIV формат частного превышает формат получателя (ошибка деления).

Если установлен флаг TF (пошаговый режим), МП автоматически генерирует прерывания типа 1 после выполнения каждой команды.

При исполнении команды INT МП производит следующие операции:

- 1. Помещает в стек регистр флагов.
- 2. Сбрасывает флаг трассировки TF и флаг включения прерываний IF для исключения пошагового режима исполнения команд и блокировки других маскируемых прерываний.
- 3. Помещает в стек значение регистра CS.
- 4. Вычисляет адрес вектора прерывания, умножая тип прерывания п на 4.
- 5. Загружает второе слово вектора прерываний в регистр CS.
- 6. Помещает в стек значение указателя команд IP.
- 7. Загружает в указатель команд IP первое слово вектора прерываний.

Команда возврата после прерываний IRET служит для возврата МП к выполнению основной программы. По команде IRET МП извлекает из стека три 16-битовых значения и загружает их в указатель команд IP, регистр сегмента команд CS и регистр флагов соответственно.

Внутренние прерывания характеризуются следующими свойствами:

- номер типа прерывания либо предопределен, либо содержится в коде команды;
- цикл шины подтверждения прерывания INTA не формируется;
- внутренние прерывания нельзя запрещать, кроме прерывания пошаговой работы;
- любое внутреннее прерывание (за исключением прерывания пошаговой работы) имеет более высокий приоритет, чем внешние прерывания.

Приоритеты прерываний в порядке их убывания:

- из-за ошибки деления;
- программное прерывание, инициируемое командой;
- команда прерывания при переполнении;
- немаскируемое прерывание NMI;
- маскируемое прерывание INT;
- прерывание пошаговой работы.

Связь между кодом типа прерывания и процедурой, которая обслуживает прерывание данного типа, задается таблицей указателей векторов прерываний.

Таблица занимает 1Кбайт памяти с диапазоном адресов 0-3FF и может содержать до 256 элементов. Каждый элемент і представляет собой начальный логический адрес процедуры, которая обслуживает прерывания типа і. Адрес состоит из базового адреса сегмента и смещения от начала сегмента. Так как каждый элемент таблицы состоит из 4байт, МП вычисляет адрес нужного элемента таблицы путем умножения кода типа прерывания на 4 (двойной сдвиг влево).

При поступлении запроса на прерывание по входу INTR выполняется два цикла подтверждения прерывания INTA, разделенные двумя холостымы тактами T1 (рис.8.3).

В этих циклах МП не выдает адрес, но формирует строб ALE. Первый цикл обеспечивает подготовку к приему байта, определяющего тип прерывания, и информация в этом цикле не принимается. Во втором цикле читается вектор прерывания по линиям АД7-0. Цикл обслуживания прерывания подобный обычному циклу чтения, но вместо сигнала RD=0 вырабатывается сигнал INTA =0. Для предотвращения захвата шин сигналом на входе формируется внутренний сигнал блокировки LOCK, начиная с такта T2 первого цикла и кончая тактом T2 второго цикла сигнала INTA.

При поступлении запроса на ПДП HOLD=1 микропроцессор формирует сигнал подтверждения захвата HLDA с середины такта Т4 текущего цикла шины или холостого хода, а также переводит свои шины адреса, данных и управления в третье состояние, в

результате чего МП отключается от магистралей на все время активного сигнала HOLD, предоставляя их в пользование устройству, пославшему запрос захвата.




Рисунок 8.3 – Последовательность сигналов при подтверждении прерывания по входу INTR