## 杭州电子科技大学计算机学院

## 实验报告

实验项目:全加器设计实验课程名称:计算机组成原理

姓名: 李雪婷 学号: 13055702

实验位置(机号): 实验日期: 2015/4/20

实验 1、实验目的

内容 1) 掌握运用 Verilog 进行结构描述与建模的技巧和方法。

2) 掌握二进制全加器的原理与设计方法

法、

(算

程序、2、实验仪器

步骤 | ISE 平台

和方

法) 三、步骤、方法

1) 了解全加器的结构并设计电路,然后利用 ISE 软件,用 verilog 语言编写程序源代码,并进行编译综合。

指导教师: 章复嘉

2) 编写激励代码,观察仿真波形,若有误则修改代码

操作 1、操作过程

及结

果

过程 1、输入引脚: a,b,cin; 输出引脚: sum,cout。

2、功能: 这是一位二进制全加器。a,b 为输入的两个二进制加数, cin 为低位向本位的借位, sum 为全加和, cout 为本位向高位的进位。

源代码:

module shiyan1(sum,cout,x,y,cin);


output sum,cout;
input x,y,cin;

wire x,y,cin;

wire sum,cout;

wire s1,t1,t2,t3;

xor xu1(s1,x,y), xu2(sum,s1,cin); and au1(t1,x,y), au2(t2,x,cin), au3(t3,y,cin); or ou1(cout,t1,t3); endmodule 2、结果 Name Value 🛂 sum 🕼 cout **1** у 場 cin



	endmodule	
		上学期数电中学习的加法器的回顾,更是对 verilog 语言的熟悉,一个 语言的了解可能有些生疏,但是在参考书的帮助下很快就适应了过来,
指导教师评议	成绩:	指导教师签名: