计算机组成原理与系统结构



第五章 存储体系


http://jpkc.hdu.edu.cn/computer/zcyl/dzkjdx/







5.3 主存储器与 CPU 的连接








一、背景知识——存储芯片简介


❖ 存储芯片的引脚封装







二、存储器容量扩展的三种方法








1、位扩展


◆要求:用1K×4位的SRAM芯片 → 1K×8位的SRAM存储器





1、位扩展

- ❖ 举例验证:
 读地址为 0
 的存储单元的内容





1、位扩展

- ❖ 要点:
- ❖ (1)芯片的地址线 A、读写控制信号 WE#、片选信号 CS# 分别连在

一起;

❖ (2)芯片的数据线 D 分别对应于所搭建的存储器的高若 干位和


低若干位。





쐏要求:

用 1K× 8位的 SRAM 芯片 → 2K×8位的 SRAM 存储器






*分析地址:

- A₁₀ 用于选择芯片
- A₉ ~ A₀ 用于选择
 芯片内的某一存
 储单元

A ₁₀	A۹	~	\mathbf{A}_{0}	_	
0	0	~	0	-)	前
0	1	-	1	Ĵ	1K
1	0	~	0	ì	后
1	1	: ~	1	}	1K



- ❖容量 = 2¹¹× 8位
- ❖举例验证:
 - ■读地址为 0 的存储单元的内容
 - 读地址为 10 ... WE -0 的存储单元的 □¬-□内容





- * 要点:
- ❖ (1)芯片的数据线 D、读写控制信号 WE# 分别连在一起;
- ❖ (2)存储器地址线 A的低若干位连接各芯片的地址线;
- ❖ (3)存储器地址线 A的高若干位作用于各芯片的片选信号 CS#。





3、字位扩展

❖ 需扩展的存储器容量为 M× N 位 , 已有芯片的容量为 L× K 位 (L<M, K<N)</p>

- ❖用 M/L 组 芯片进行字扩展;
- ❖ 每组内有 N/K 个芯片进行位扩展。



三、主存储器与 CPU 的连接

❖ 1、根据 CPU 芯片提供的地址线数目,确定 CPU 访存的地址范围,

并写出相应的二进制地址码;

❖ 2、根据地址范围的容量,确定各种类型存储器芯片的数目 和扩

展方法;

❖ 3、分配 CPU 地址线。 CPU 地址线的低位(数量=存储芯片的地址

线数量)直接连接存储芯片的地址线; CPU 高位地址线 皆参与

形成存储芯片的片选信号;

❖ 4 、连接数据线、 R/W# 等其他信号线, MREQ# 信号一般



例 5 — 1

- ❖ 例 5-1: 设 CPU 有 16 根地址线, 8 根数据线,并用 MREQ#作访存控制信号(低电平有效),用 R/W#作读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片: 1K*4 位 SRAM; 4K*8 位 SRAM; 8K*8 位 SRAM; 2K*8 位 ROM; 4K*8 位 ROM; 8K*8 位 ROM; 及 3: 8 译 码器和各种门电路。
- ❖ 要求: 主存的地址空间满足下述条件: 最小 8K 地址为系统程序区(ROM区),与其相邻的 16K 地址为用户程序区(RAM区),最大 4K 地址空间为系统程序区(ROM区)。
- ❖ 请画出存储芯片的片选逻辑,存储芯片的种类、片数。
- ❖ 画出 CPU 与存储器的连接图。



解:首先根据题目的地址范围写出相应的二进制地址





- ❖ 第二步:选择芯片
 - 最小 8K 系统程序区 ← 8K*8 位 ROM 、 1 片
 - 16K 用户程序区← 8K*8 位 SRAM , 2 片;
 - 4K 系统程序工作区← 4K*8 位 SRAM, 1 片。
- ❖ 第三步,分配 CPU 地址线。
 - CPU 的低 13 位地址线 A₁₂ ~ A₀ 与 1 片 8K*8 位 ROM 和两片 8K*8 位 SRAM 芯片提供的地址线相连;将 CPU 的低 12 位地址线 A₁₁ ~ A₀ 与 1 片 4K*8 位 SRAM 芯片提供的地址线相连。
- ❖ 第四步,译码产生片选信号。



