



杭州电子科技大学  
HANGZHOU DIANZI UNIVERSITY



# 第 4 章 实验系统




## 4.1 Nexys3 教学开发板简介

## 4.2 Nexys3 实验板硬件系统

## 4.1 Nexys3 教学开发板简介

### ❖ Nexys3 教学开发板

- 板卡
- USB 下载线



## 4.1 Nexys3 教学开发板简介

### ❖ Nexys3 教学开发板：

- 美国 **Digilent 公司** 研制
- 基于 **Xilinx 公司** 新一代的 Spartan6 系列 **FPGA 芯片**

### ❖ Digilent 公司：

- 一家在 FPGA、微处理技术领域具备顶尖设计、制造水平的公司，以**工程教育为核心**的产品遍布全球 70 多个国家、2000 多所大学。

### ❖ Xilinx 公司：

- 全球最大的 FPGA 芯片生产厂商
- “大学计划”：唯一认可的板卡提供商  
→ Digilent 公司

## 4.1 Nexys3 教学开发板简介

### ❖ N3 主要结构特点：

- **主 FPGA 芯片**：Xilinx Spartan6 系列的 **XC6LX16-CSG324**
- 具有 **48M 字节存储器**，含：(✓)
  - 16M 的 Micron 公司的 Cellular RAM ；
  - 16M 字节 Micron 公司的 并行 PCM ；
  - 16M 字节 Micron 公司的 Quad-mode SPI 串行 PCM ；
- **使用 100MHz 晶振**；(✓)
- **提供通用 I/O 设备 ( GPIO )**：(✓)
  - 8 个拨码开关；
  - 5 个按键；
  - 4 个 7 段数码管；
  - 8 个 LED 显示灯；




## 4.1 Nexys3 教学开发板简介

### ❖ N3 主要结构特点：

- 提供丰富的外设接口：
  - 10/100M Ethernet 以太网接口；
  - USB-UART 接口；
  - A 型 USB 接口（USB-HID），可以接鼠标、键盘和记忆棒；
  - 1 个 USB 接口，提供电源、程序烧录和数据传输；
  - 8 位 RGB 信号 VGA 接口；
- 提供用于扩展的连接器的：
  - 4 个 2×6 引脚的 Pmod TM 低速连接器；
  - 1 个 68 引脚 VHDC 高速扩展连接器；

# 实验系统 开发板简介




## 4.2 Nexys3 实验板硬件系统

- ❖ 1、主芯片
- ❖ 2、FPGA 配置电路
- ❖ 3、存储模块
- ❖ 4、电源模块
- ❖ 5、时钟模块
- ❖ 6、USB PROG 接口
- ❖ 7、USB A 型接口
- ❖ 8、USB-UART 串口
- ❖ 9、基本 I/O 设备
- ❖ 10、以太网口
- ❖ 11、VGA 接口
- ❖ 12、Pmod 连接器
- ❖ 13、VHDC 连接器







## 1、主芯片



## 2、FPGA 配置电路

- ❖ FPGA 是基于 SRAM 工艺的，断电后将会丢失内部逻辑，所以**每次上电后**，FPGA 芯片**必须从外部重新配置**后方可执行逻辑功能。
- ❖ Nexys3 的 FPGA 芯片有 4 种配置方法：
  - （1）在 **PC 机** 上，使用 **Adept 软件**，通过 USB PROG 口（J3）或者 JTAG 口（J7）**在线配置** FPGA；**得电时随时进行**
  - （2）从连接在 **USB HID HOST（J4）** 上的**闪存**（外部存储棒）配置；
  - （3）非易失性**并行 BPI PCM 存储器**中的文件在上电时自动配置 FPGA；
  - （4）非易失性**串行 SPI PCM 存储器**中的文件在上电时自动配置 FPGA；

## 2、FPGA 配置电路



右上  
角



❖ Nexys3 上有 3 种存储器：



中下部位




右上  
角

### ❖ Nexys3 上有 3 种存储器：

- **RAM**：16MB 的 Cellular Ram， “伪 SRAM” 存储器，可以按字或者字节寻址，异步模式时读写周期 70ns。
- **并行 PCM**：16MB，组织成 8M×16 位的结构，不能字节寻址。它和 Cellular Ram 共用 16 位的数据总线和 24 位地址总线。
- **串行 PCM**：16MB，串行 PCM 支持 Quad-mode，Dual-mode 和标准的 SPI 总线传输协议，总线速率达到 50MHz。

# 第4章 实验系统

## 3、存储模块





## 4、电源模块

- ❖ **电源模块**：能产生 3.3V、2.5V、1.8V 以及 1.2V 四路电压，最大能承受 15V 输入电压。
- ❖ **供电方式有 3 种：USB、外部电源和锂电池**，通过跳线（JP1）选择。
- ❖ 跳线 J11 可以接外部锂电池供电，**不能同时接外部电源和锂电池。**
- ❖ 如果跳线 J4 接上，则通过跳线 JP1 输出的电源可以送到 VHDC 连接器。


## 第4章 实验系统

# 4、电源模块



实验时，一般由 USB 取电

中上部位



- ❖ Nexys3 有一个 100M CMOS 晶体振荡器。
- ❖ FPGA 芯片的时钟外部输入一定要分配在全局时钟引脚。
- ❖ Nexys3 的 FPGA 芯片全局时钟输入引脚共有 16 个：
  - 第一组： 8 个：
    - D9、C9：接在按钮 BTNR、BTND
    - 其他：接其他外部 IO 引脚
  - 第二组： 8 个：
    - V10：接 100MHz 的外部时钟
    - T10、T9、V9：接在开关 SW0、SW1、SW2 上

## 5、时钟模块

## ❖ 时钟管脚配置时，注意：

- **时序电路的连续 CLK**：可连接到 V10，时钟频率 100MHz。
- **需要延时**：则模块定义时要有一个时钟端口输入，管脚配置时，将其连接到 V10，在程序设计时，对时钟脉冲个数计数，达到延时的目的。一个脉冲对应 10ns。
- **手动做时序电路实验**：则可以将时序电路的 CLK 从下列外设引脚接入，以便手动控制时钟的产生：
  - 按钮：BTN<sub>R</sub>（D9）、BTN<sub>D</sub>（C9）
  - 开关：SW0（T10）、SW1（T9）、SW2（V9），有抖动，不太稳定。



## 6、USB PROG 接口

### ❖ Micro USB 接口 ( J3 )

:

- 编程：下载程序
- 供电
- 传输数据



左上部位



板卡背面




## 9、基本 I/O 设备

- ❖ 包括 8 个开关，8 个 LED 灯，4 位 7 段数码显示管，5 个按钮。
- ❖ 最常用，配置引脚时，可观察板上的丝印字，即为连接到 FPGA 的引脚。





## 9、基本 I/O 设备



The End!