

实验项目



主讲教师: 章复嘉

实验项目


实验一 全加器设计

实验二 超前进位加法器设计

实验三 多功能 ALU 设计

- ❖ 1、实验目的
 - 学习ISE工具软件的使用及仿真方法;
 - 学习 FPGA 程序下载方法;
 - 熟悉 Nexys3 实验板;
 - 掌握运用 Verilog HDL 语言进行结构描述与建模的技巧和方法;
 - 掌握二进制全加器的原理与设计方法;

- ❖ 2、实验内容与原理
 - 设计一个1位二 进制加法器



$$F_i = A_i \oplus B_i \oplus C_i$$

$$C_{i+1} = A_iB_i + (A_i + B_i)C_i = A_iB_i + (A_i \oplus B_i)C_i$$

* 2、实验内容与原理

编程实现 FA 模块:要求使用 Verilog 语言,采用 结构描述方式建模,即采用门级元件实现(根据 逻辑表达式)。

❖ 3、实验要求

- 使用结构描述方式,编程实现1位二进制全加器 模块
- 课前任务:编程、仿真、验证,确保逻辑正确性;
- 实验室任务:
 - 配置管脚:将3个输入信号 Ai、 Bi和 Ci连接到 3个开关上;将输出信号 Fi和 Ci+1连接到 2个 LED 灯。
 - 生成 *.bit 文件, 下载到 Nexys3 实验板的 FPG A 中。
 - 完成板级验证。
- 18/4/18 撰写实验报告:含实验程序代码、激励代码及

本实验 FPGA 引脚配置:

	信号	配置设备管脚
输入信号	\mathbf{A}_{i}	逻辑开关
	\mathbf{B}_{i}	逻辑开关
	C_{i}	逻辑开关
输出信号	$\mathbf{F}_{\mathbf{i}}$	LED
	C_{i+1}	LED

❖ 4、实验步骤

- 在 Xilinx ISE 中创建工程,编源码,然后编译、 综合
- 编写激励代码,观察仿真波形,直至验证正确
- 实验准备:
 - 设置 N3 板卡电源开关跳线 J1,选择从 USB 取电;
 - 用 USB 电缆连接 PC 机和 N3 板卡;
 - 开 N3 实验板的电源开关;
- 在 PC 机上打开工程文件,进行管脚配置。
- 生成编程文件 *.bit, 下载到板卡中。
- 实验。

❖ 5、思考与探索

- (1)观察经过逻辑综合后产生的电路原理图,和你使用门级描述时预期的电路一致吗?如果不一致,分析可能的原因。
- (2)尝试使用数据流描述方法实现该实验,并观察它所综合产生的电路,和结构建模所产生的电路有何不同?
- (3)调用本次实验所设计的FA模块,尝试编程实现4位串行进位加法器。
- (4)谈谈你在实验中碰到了哪些问题?又是如何解决的?





The Endi