

实验项目



主讲教师: 章复嘉


❖ 1、实验目的


- 掌握运用 Verilog HDL 语言进行数据流描述与建 模的技巧和方法;
- 掌握模块调用与实例引用的方法;
- 掌握超前进位加法器的原理与设计方法。

- * 2、实验内容与原理
 - 要求基于实验一的 FA 模块,设计一个 4 位的二进制加法器,内部为超前进位逻辑。

* 2、实验内容与原理

■ 行波进位加法器






* 2、实验内容与原理

 超前进位加法器:引入了进位产生函数 Gi 和进位 传递函数 Pi

$$\begin{split} G_i &= A_i \, B_i \\ P_i &= A_i + B_i \end{split} \qquad C_{i+1} = G_i \, + P_i \, C_i \\ C_1 &= G_0 + P_0 C_0 \\ C_2 &= G_1 + P_1 C_1 = G_1 + P_1 \, (G_0 + P_0 C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0 \\ C_3 &= G_2 + P_2 C_2 = G_2 + P_2 \, (G_1 + P_1 G_0 + P_1 P_0 C_0) \\ &= G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0 \\ C_4 &= G_3 + P_3 C_3 = G_3 + P_3 (G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0) \\ &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0 \end{split}$$

❖ 2、实验内容与原理

■ 4位二进制超前进位加法器



- ❖ 2、实验内容与原理
 - 超前进位加法器的 Verilog 实现
 - 基于实验一已经实现的 FA 模块, 在顶层模块 调用 4 个 FA 模块实例
 - 4个 FA 实例的低位进位 Ci:则可采用数据流描述方式根据逻辑表达式产生。
 - 模块调用时,要注意:输入输出信号的传递方 法和信号类型。

❖ 3、实验要求

- 使用数据流描述来实现 4 位超前进位的二进制加 法器;
- 课前任务:编程、仿真、验证,确保逻辑正确性
- 实验室任务:
 - 配置管脚:见配置表。
 - 生成 *.bit 文件, 下载到 FPGA 中。
 - 完成板级验证。
- 撰写实验报告。

* 实验二信号配置表

	信号	配置设备管脚
输入信号	A[3:0]	4
	B[3:0]	4
	\mathbf{C}_{o}	
输出信号	F[3:0]	4 LED
	C ₄	1 LED

❖ 4、实验步骤

- 在 Xilinx ISE 中创建工程,编源码,然后编译、 综合
- 编写激励代码,观察仿真波形,直至验证正确
- 实验准备:
 - 设置 N3 板卡电源开关跳线 J1,选择从 USB 取电;
 - 用 USB 电缆连接 PC 机和 N3 板卡;
 - 开 N3 实验板的电源开关;
- 在 PC 机上打开工程文件,进行管脚配置。
- 生成编程文件 *.bit , 下载到板卡中。
- 实验。

❖5、思考与探索

- (1)观察综合得到的电路图,分析它和你想要设计的电路有何不同。
- (2)尝试编程实现采用超前进位的8位二进制加法器模块。
- (3)对于位数较长的超前进位加法器,各位的进位逻辑表达式将非常可观,这时,通常采用二级逻辑方法实现,查找有关资料,尝试编程实现 16 位的二级逻辑的超前进位加法器。。
- (4) 谈谈你在实验中碰到了哪些问题?又是如何解 决的?



The Endi