

A decorative header image featuring a network of blue lines connecting stylized human figures. The background is a light greenish-yellow with a faint world map. The text '计算机组成原理课程设计' is overlaid in a bold, green, sans-serif font.

计算机组成原理课程设计

实验 1

算术逻辑运算实验



实验 1 算术逻辑运算实验

一、实验目的

二、实验过程描述

三、相关单元

四、实验原理

五、实验要求

六、思考




一、实验目的

1. 熟悉实验台结构及操作。
2. 掌握简单运算器的数据传送通路。
3. 验证运算器功能发生器 (74LS181) 的组合功能。




二、实验过程描述

1. 通过输入设备输入操作数；
2. 两个操作数分2次打入ALU的两个暂寄存器内
3. 运算，将结果输出至总线。



三、相关单元

1. ALU Unit
2. Input Device
3. BUS Unit
4. Manual Unit





1、ALU Unit

■ 运算器构成：


- ①ALU：由 2 片 74LS181 芯片组成（8 位）
- ②暂存器：由 2 片 74LS273 组成
- ③三态门：由 74LS245 组成
- ④标志产生及进位电路（本实验不涉及）

■ 移位器：1 片 74LS299 组成。


运算器逻辑框图

红色：运算器控制信号


蓝色：器件中信号



运算器电路图



ALU : 74LS181×2



a) 74LS181 : 4 位算术逻辑运算单元

b) 特点： 32 个运算功能（ 16 种算术， 16 种逻辑运算）

控制 ALU 的工作过程


初始： ALU-B#=1 , B-DA1=0 , B-DA2=0

I. 第一个操作数 → DA1/DA2


II. 第二个操作数 → DA2/DA1



III. 选择 M、S3 ~ S0、Ci , ALU-B#=0 , 结

果 F → BUS



DA1 , DA2 : 两片 74LS273



\overline{MR}	CP	D_x	Q_x
L	X	X	L
H		H	H
H		L	L


a) 74LS273 : 带清零端的 8D 寄存器

b) **MR** : 异步清零信号 (接 + 5V)

c) **CP** : 时钟脉冲 (B-DA1 、 B-DA2)



三态门：74LS245



TRUTH TABLE		
INPUTS		OUTPUT
E	DIR	
L	L	Bus B Data to Bus A
L	H	Bus A Data to Bus B
H	X	Isolation

a) 74LS245：8 双向发送 / 接受器芯片

b) **DIR**：控制数据传送方向是 $A \rightarrow B$ 或 $B \rightarrow A$

c) 使能信号 **E**：控制数据是否传送。

A —— 74LS181 的 F 端； B —— BUS

DIR —— + 5V； E —— ALU — B #




2、Input Device

■ **E#** : 控制将开关值 → 数据总线

■ **I/O-R#** : IO 读信号 (读开关值)

■ **Ai** : I/O 的端口地址选择线



■ 只有当 **I/O-R#** = **Ai** = 0 时 **E#** 打开, 开关值 → BUS(D7 ~ D0)

2、Input Device


■ 输入设备（开关）的工作过程：

初始： $A_i = \text{GND}$, $I/O-R\# = 1$

① 拨 8 位开关值

② $I/O-R\# = 0$, 数据（ 开关值 ）

→ BUS





3、BUS Unit

- 8 位 **BUS** 提供数据传输通路，可根据需要连接各部件。
- 连接方法：
 - ① 由短路器连接
 - ② 自行接排线



3、BUS Unit

■ 通过总线传送数据过程：

①置源部件控制信号有效，源部件数据
→ BUS ；


②置目的部件控制信号有效， BUS → 目的部件

③置目的部件的控制信号无效，置源部件的控制信号无效，即收发双方让出总线。




4、Manual Unit

- 所有开关的结构都相同。
- 灯亮 -1，灯灭 -0
- 插座输出该开关的值
- 开关之间是独立的
- 除 **CLR** 开关外，用户可以自定义每个开关的用途。
- 开关下方丝印字指明该开关的常规用途。
- CLR 开关 = **高电平**才可
以实验



手动单元
(MANUAL UNIT)




四、实验原理

1. 实验原理逻辑框图
2. 输入设备的 **Ai** 接地，表示选中该设备
3. **注意：**（1）怎样通过总线传送数据。（2）总线数据冲突则报警单元会报警
4. 暂存器 DA1 和 DA2 的打入脉冲通过开关输入一个上跳 来产生
5. 本实验中，CyCn# 和 CyNCn# 信号均为 1，结果**不**影响标志位



实验原理逻辑框图



五、实验要求

1. 根据实验原理和相关单元电路，**画出实验接线图**

2. **设计实验步骤**，置数 $DA1=0FDH$ ， $DA2=5CH$ ，实验，填表 p20 表 1-6

DA ₁	DA ₂	S ₃ □ S ₀	M = 0 □ □ □ □ □ □		M = 1 □ □ □ □ □ □
			Ci = 1 □ □ □ □ □	Ci = 0 □ □ □ □ □	
0FD	05CH	0000	F= □ □	F= □ □	F= □ □
0FD	05CH	0001	F= □ □	F= □ □	F= □ □
... ..					





六、思考

若想要验证向 DA1 或者 DA2 中输入的数据是否正确，如何实现？





The End !