## 华文 MOOC 计算机组成期末试题简析

# By GattiaBu

(1)答案来源网络, 简析是我自己写的,。

计算机组成期末试卷

截止日期: 无 考试状态: 96分


试卷总分: 100分 考试时间: 120分钟

错误的一道是因为 21 题我提交上去的答案的格式问题,答案本身是正确的。

(2) 参考资料


- ①信科本科课程<<计算机系统导论>>2013期中期末试题。
- ②计算机组成与设计(第五版)。
- ③CSAPP (计算机系统导论教材)。
- ④计算机组成原理(x86 系统教材), 唐朔飞
- (3)分析有不对的地方欢迎指出。
- 1、(4分)以下人物中,没有参与电子计算机ENIAC研发工作的是
- A、约翰·阿塔纳索夫
- B、约翰•莫克利
- C、约翰·埃克特
- D、约翰•冯•诺依曼

简析:无。



○ D、取指、分派、计算、提交

简析:MIPS 指令执行的步骤取址、译码、执行、访存、回写。



✔ A、控制器

✔ B、存储器

□ C、加法器

□ D、编译器

□ E、乘法器

□ F、链接器

简析: 计算机五大组成部件控制器, 存储器, 运算器, 输入设备, 输出设备

#### 4、(4分)下面对RISC和CISC的描述中,错误的是:

- A、CISC指令系統中的指令编码长度不固定; RISC指令系统中的指令编码长度固定,这样使得RISC机器可以获得了更短的代码长度。
- ❷ B、CISC机器中的寄存器数目较少,函数参数必须通过栈来进行传递;RISC机器中的寄存器数目较多,只需要通过寄存器来传递参数。
- □ C、CISC指令系統中的指令数目较多,有些指令的执行周期很长;而RISC指令系统中通常指令数目较少,指令的执行周期都较短。
- D、CISC指令系统支持多种寻址方式,RISC指令系统支持的寻址方式较少。

简析: A 选项, CISC 指令功能复杂, 一般一条 CISC 指令实现的功能需要若干条 RISC 指令才能完成, 故通常 CISC 代码长度比 RISC 短。

B 选项, CISC 一般通过堆栈传递参数, 但也可指定以寄存器传参。MIPS O32 调用约定规定了所占空间不大于 4 个比特的参数应该放在从\$4 到\$8 的寄存器中, 剩下的参数应该依次放到调用者 stack frame 的参数域中, 并且在参数域中需要前四个参数保留栈空间。(此句摘自 Blog)

来源:北京大学 计算机系统导论-期中-2013-11-12 选择题第九题。

- 5、(4分)按两个32位源操作数所在位置划分,MIPS和x86的加法指令都能够支持的是
- A、寄存器+立即数
- B、寄存器+存储器
- C、寄存器+寄存器
- D、存储器+立即数

简析:mips 加法指令应该指的是 add 指令, 若为 addi 指令 A 应该也正确, 而 add 只支持寄存器+寄存器, x86 加法指令均支持。

### 6、(4分)关于x86指令构成,以下说法错误的是

- A、操作数在操作码之后
- B、指令中可以只包含操作数
- C、指令中可以只包含操作码
- D、指令长度是可变的

简析:x86 指令可以只包含操作码即零地址指令,如 NOP,但不能只包含操作数而无操作码。

## 7、 (4分 )分析如下MIPS机器代码,通过手工反汇编后分析程序功能。

Address Instruction

0x00804000 0x00001025

... 0x00441020

0x20A5FFFF

0x0005402A

0x11000001

0x08201001

#### 如果将上述汇编语言代码还原成最有可能的C语言代码,应该是

$$\bigcirc$$
 B, a = 0; while(c > 0) { a += b; c--; }

$$\bigcirc$$
 C \( a = 0; do \{ a += b; c++; \} while(c < 0);

简析:第一条为赋值指令(未查到),查表可得如下汇编指令:

Add \$2, \$2, \$4; a=a+b

Addi \$5, \$5, -1; c=c-1


Slt \$8, 0, \$5; if(0<c) then \$8=1 else \$8=0

Beq \$8,0,1;if(\$8==0) 即 c<=0 then PC=PC+4+4 Jmp 0x804004;

注:此题用 slt,beq 两条指令实现了 c>0, 不知是否可以作为 2018 真题回忆版中的用 (slt,beq,bne)两条指令实现大于和大于等于操作的那道题的答案。




简析:第一级门延迟数为 3,其余延迟数均为 2,故总延迟数为 2n+1. (2018 年 911 真题回忆版选择题)



(附:课件图)

9、(4分)在下图的超前进位加法器中,最晚产生的信号是



- A、C3
- B
  C4
- C、S3
- D、S2

简析: Ci 可提前计算经过3个门延迟产生,而S3需四个门延迟(为什么不是S2待解释)。参考计算机组成与设计第五版附录B.6

**10、(4分)**"因为乘法的中间结果是相互独立的,所以可以同时产生所有的中间结果,从而提高乘法器的工作频率"。这句话是否正确?



简析:乘法中间结果独立可同时产生所有的中间结果,来提高乘法器性能,,但工作频率应该是另一个概念,不是很了解

# 回顾:乘法的特点

- 。每个部分积都是独立的
- 。可以并行计算各个部分积

11、(4分)关于课程介绍的乘法器和除法器的共同点,以下哪些是正确的?
✓ A、都需要一个或多个带移位功能的寄存器
☑ B、都需要使用加法器进行中间结果的运算
✔ C、32位运算都需要64位寄存器保存操作数或运算结果
■ D、都可以通过并行产生中间结果提高效率

简析:除法器中间结果不独立,不能并行产生。


12、(4分)在课程介绍的单周期处理器中,哪条指令的延迟最长?

- A lwrt, imm16(rs)
- B、addurd,rs,rt
- C、ori rt, rs, imm16
- D sw rt, imm16(rs)
- E、beq rs, rt, imm16

简析:访存是最耗时的操作,而 lw 在执行时比 sw 多了写回(write back)阶段。


13、(4分)在课程介绍的单周期处理器中,哪些指令会用到ALU?	
✓ A addurd, rs, rt	
■ B、ori rt, rs, imm16	
✓ C、 lw rt, imm16(rs)	
✓ D、swrt, imm16(rs)	
✓ E、 beq rs, rt, imm16	
简析:A,B 选项为算术运算指令显然需要 ALU,C,D 选项在计算地址时需要 ALU, E 选项在判断 rs,rt 是否相等时需要 ALU。	
14、(4分)下面对流水线技术的描述,正确的是:	
✓ A、流水级划分应尽量均衡,吞吐率会受到最慢的流水级影响。	
☑ B、指令间的数据相关可能会引发数据冒险,可以通过数据转发或暂停流水线来解决。	
□ C、流水线技术不仅能够提高执行指令的吞吐率,还能减少单条指令的执行时间。	
D、不断加深流水线级数,总能获得性能上的提升。	
简析:流水线技术不能减少单条指令的执行时间, C 选项错误。不断加深流水线级数不一定总能获得性能上的提升(视频中均有提到), D 选项错误(来源: 北京大学 计算机系统导论-期中-2013-11-12 选择题第十题)	
15、(4分)若处理器实现了三级流水线,每一级流水线实际需要的运行时间分别为2ns、2ns和1ns,则	
此处理器不停顿地执行完毕10条指令需要的时间为:	
O A、21ns	
○ B、22ns	
○ C、23ns	
● D、24ns	

简析:单条指令执行时间为 6ns, 总时间为 6ns+2×9ns=24ns



- ✓ A、M1
- B、M2
- □ C、M3
- ✓ D、M4
- ✓ E、M5
- ✓ F、M6

简析:课件例题



- 17、(4分)对比SRAM和DRAM的实现结构,在哪些方面DRAM具有优势?
- ✔ A、集成度
- ✓ B、成本
- ✔ C、功耗
- □ D、重量
- E、访问速度
- F、抗干扰

简析:可参考计算机组成与设计附录 B.9 与视频课件

18、(4分)—个正常运行的PC133内存(SDR SDRAM),其主要时序参数tRCD=23ns,tRP=23ns,CL=3。如果当前没有已经激活的行,那一次读数据访问需要多少个时钟周期才能得到第一个数据?
○ A、3
■ B、6
○ C、9
O D, 12
简析:tRCD=23ns=3 个周期,故 T=tRCD+CL=6 周期。
19、(4分)如果直接映射高速缓存(Cache)的大小是4KB,并且块大小(block)大小为32字节。请问它每路(way)有多少行(line)?
● A、128
○ C、32
○ D、1
简析:每路行数=4KB/32B=128,有关 Cache 内容可参照 CSAPP 和计算机组成与设计相关章节。拓展:如果直接映射高速缓存 (Cache)的大小是 4KB,并且块大小 (block)大小为 32 字节。请问它每组(set)有多少行(line)?则应选择 D。(来源:北京大学 计算机系统导论-期中-2013-11-12 选择题第十六题。2018 年 911 真题回忆版中也有两个类似的选择题)
<b>20、(4</b> 分)如果数据访问的地址序列为0->4->16->132->232->4096->160(以字节为单位),请问一共发生多少次替换?
○ A 0
○ C、 2
□ D、 3

块由下面公式给出:

(块地址) mod (cache 中的块数)

其中块地址为

字节地址/每块字节数


注意,这个块地址包含了所有在

简析:


字节地址/每块字节数×每块字节数

注意此题与上一题条件相同,则访问 cache 块地址序列为 0、0、0、4、7、0、5 其中访问地址为 4096 时会发生冲突, 故需替换一次。(来源:北京大学 计算机系统导论-期中-2013-11-12 选择题第十七题。)

简析:地址为 0000H:005CH 则中断类型号为 5CH/4H=17H, 中断向量课件原图



小端存放方式。




简析:原图在课件中

○ F、9

23、(4分)比较程序控制、中断控制和DMA三种方式,以下哪些属于中断控制方式的特点?
✓ A、CPU可以和外设并行工作
✔ B、外设具有申请服务的主动权
✓ C、数据要经过CPU中的通用寄存器中转
☑ D、外设和存储器之间的数据交换由CPU承担
■ E、需要CPU反复查询外设的状态
F、外设与存储器间直接进行数据传送
□ G、控制程序的编写最为简单
简析:E、G 为程序控制方式特点,F 为 DMA 方式特点
24、(4分)比较程序控制、中断控制和DMA三种方式,以下哪些属于DMA方式的特点?
✓ A、CPU可以和外设并行工作
✓ B、外设具有申请服务的主动权
✓ C、外设与存储器间直接进行数据传送
□ D、需要CPU反复查询外设的状态
■ E、数据要经过CPU中的通用寄存器中转
F、控制程序的编写最为简单

D,F 为程序控制特点,E,G 为中断方式特点。

- **25**、(4分)以使用独立DMAC进行外设到内存的传送为例(结构简图如下),主要过程可分为如下8步:
  - (1) CPU设置DMAC内部配置寄存器
  - (2)
  - (3)I/O接口向DMAC发出DMA传送申请
  - (4)
  - (5)
  - (6)
  - (7) 重复第(5)(6)步,直到本次DMA传送完成
  - (8)返回第(2)步,等待下一次DMA传送申请



现需将下列操作填入步骤中空缺的内容,应该按照什么顺序填入?

- a. DMAC向存储器发起总线写传输
- b. DMAC响应I/O接口的申请
- c. DMAC处于空闲等待状态
  - d. DMAC向I/O接口发起总线读传输
- O A, adcb
- B、bdac
- C、cbda
- D D dbac

简析:原图在课件中