2024 Digital IC Design Homework 1

		Digital IC Design Home	WOIK I
NAME	陳俐蓉		
Student ID	N26120113		
Functional Simulation Result			
Stage 1 Pass		Stage 2 Pass	Stage 3 Pass
		Stage 1	
		ALU Simulation Begin	
		ALU Simulation Success	
		ALU Simulation End	
		Stage 2	
		Comparater Simulation Begin	
Commander Simulation Success			
Comparater Simulation Success			
		Comparater Simulation End	
		Stage 3	
		Stage 3	
2-input MAS Simulation Begin			
2-input MAS Simulation Success			
		2-input MAS Simulation End	

## Pass! ### /			
^ ^ ^ w \m <u>m</u> _			
Description of your design			
	Sel 2	2-input I	MAS
	´ 5 ⊢		
	Din1	Q 2	2
4	-bit value 5 Din2	ALU Comparator	Tcmp
4	-bit value 5	ALL	5 4 Dout
	Q -5	ALC	
			discard MSB
		5	
		↓ TDout	

本次設計目標為實現 Modular Adder-Subtractor (MAS),功能為取餘數,會針對大於除數的正被除數做減法,對小於除數的負被除數做加法,其他狀況則直接輸出被除數作為取餘數結果。

主要用到 ALU和 Q Comparator 兩個 combinational circuit 模組,共由 2 個 ALU和 1 個 Q Comparator 組成,第一個 ALU 會根據 Sel 來選擇要做兩個有號數的加法或減法,接著將結果(Din)送入 Q Comparator, Q Comparator 會根據 Din>=0 和 Din>=Q 兩個條件產生第二個 ALU 的選擇訊號(Tcmp),可分為以下 3 種狀況:

- 1. 若兩個條件皆成立,則 ALU 會做 Din-Q。
- 2. 若兩個條件皆不成立,則 ALU 會做 Din+Q。
- 3. ALU 會直接輸出 Din

因此第二個 ALU 的功能其實就是根據除數(Q)和被除數(Din)的狀況來取餘數。