INTRODUTIONE AL SISTEMI DI ELABORATIONE


Um SISTETIA DI ELABORAZIONE è un sistema che:

- 1 Riceve/imuia comandi e informationi dall'estermo.
- 2 Eseque operacióni di elaboracióne.
- I sistemi si basemo su TRE IDEE CHIAVE:
 - 1 Rappresentatione Imformations.
 - 2 Definitioni di operazioni e algoritmi.
 - 3 Memozizzazione dei dati.

ARCHITE TTURA:

VON -NEUTANN: Unica memoria.

HARVARO: Memoria separata per dati e istruzioni.



Nei calcolatori im generale si usa Vom-Neumanm, però im aleume tipo di cache è possibile Trovare la reparerome dello spasio dedicato a istruzioni e dati (Hazvard).

I CIRCUITI INTEGRATI (IC) Jomo composti da: SILICIO, PACKAGE, PIN. Ad um singolo IC corripondomo MILIONI di Transistor.

- COTTE É FATTO? (at. 0)
- 1 Da un mafer di silicio estraggo i die (core del IC) =0 Operazione di Scicing
- 2 Li inserisco (i die) mel package
- 3 Connetto i die e i loso pim com i pim del package = BonoiNG

Die, Core, dim. 2 cm2

Package, Alloppio del die es, dim 20 cm².

La Posso imscrize + die im 1 Packeya.

LEGGE di MOORE!

Il numezo di TzamsisToz integzati in un cizcuito raddoppia agni 18124 mesi.

= D Ció permette di creaze dei 545TETI ONA CHIP (50C), che Integramo 10+ processori, memoria, periferici im 1 singulo circuito. (Es: A14 Apple, 11.8 med transistor, tecnologia soun)

MICROPROCESSORI

- Capproyetto eliTelamo Fraccico Faggia.

Basato su un volo IC, primo fu l'Intel 4004 (1971). Un processore (CPU) eseque istruzioni. Tipi di processori:

- CISC, set istrutioni ampio (2100), diversi colpi di clock per istrutione.
- RIJC, (R_educed) set istrucióni sidotte (max 32 es.), elevato num. di registri, azchitetura pipeline 1 & clock per istrutione. (Es l'architetura MIPS & par microprocesson RISE)
- JUPERSCALARI: SET istruzioni RISC, I clock per M istruzioni
- MULTICORE: Per ottimitabre il + possibile, controlleando il comsumo di potente, si sono introditi + processori im 1 dispositivo.

INSTRUCTION SET ARCHTE CTURE (ISA)

I processori somo organizati in famiglia, a livello software il calice sviluppeto per il processore X di famiglia Y, próessere eseguito su TUTTI i processori della stesse famiglia Juccessivi.

LI ISA rappresente 5000 le informationi utili al propremmetore (non specifiche di progretto per exemple)

MICROCONTROLORI (MCU) Unico IC, simile ai microprocessori ma integra actiri moduli (IIO, memorie), orientati al specialpurpose MCU = CPU + METI (Rott, RAD,...) + IIO + Contatori. Le Importanti anche comami, dimensioni, affisabilite, etc. (il perché guarda su) COD (C. a. R. a. (L. t.)

GPU (Graphic Processing Unit) UTILITATE per applicationi grafiche e scientifiche. Laurano in parallelo su dati vettoriali!

Composta da Processing Element (PE, modeli elaborazione + mem), che eseguono in // la == operezione. + Veloci elaborazioni su immagini, matrici, etc.

JISTEMI SPECIAL PURPOSE

Propettati per eseguize una simpola operazione/problema SPECIFICO.

- Soluzione SW: Compro un MCO, scrivo il software. = P Soluzione meno efficiente in velocità,

 Taftware

 (A)attat a piccoli progetti o prototipi)
- Johnstone HW: Progetlerione di una Application Specific Integrated Circuit (ASIC), e relativo codice.

 =D Prestationi elevete, Ingombro mimore, Consumo Rivotto, of 7/ flessibilità

 (losto progetto elevato, ma costo scheda in produtione mimore)

 (losto progetto elevato, ma costo scheda in produtione mimore)

 La scheda

 =D UTile per produtioni elevate (11 MLN)

INTRODUZIONE AL LINGUAGGIO MIPS

Il processore é il modulo principale di un calcolatore, eseque istruzioni e interagisce con le interface L'esecuzione di un listruzione prevede 2 fasi:

1-FETCH, il codice viene letto dalla memoria

- P NEL MIPS (Alter Dymi petto = 1 corpo clock)

1. 1, Invio l'imdizizzo dell'istruzione (ehe & contenuto nel registro PC) oll'Address (TAR)
WE nella C.U. viene setato a 4, leggo quindi il contenuto in memoria
all'individeo specificato, e salvo il contenuto (l'istruzione) in RD.

1.2, Imulo valore contenuto in RD, in IR e faccio PC = PC +4 (Setto PcWiTe=1)
e faccio uma ADD)
com ALU SecB=01

2, EXECUTE, il codice viene decodificato ed eseguito. Comporta l'accesso a 1 0 + operandi.

Invio alla C.V. i bit 31:26 (Op Code) e i bit 5:0 (Funct Code),
 così la C.V. abilitezé i giusti segnali per la funzione (altri vengono settetia)
 oppuze DONT CARE)

· Il resto dipende dal tipo di istrusione.

REGISTRI

Tempo accesso Memoria 77 Tempo elaborazione dati per la CPU = P Accesso in memoria = BOTILE NECK ALLORA, I Registri E CPU, celle di memoria veloci che contegono gli operandi e i risultati.

- r Ricorda, la CPU richiede il dato in memoria, a sue insoputa viene controllato se il dato è presente in cache (prima L1, poi L2 ed L3), se presente ed é 'aggliornato' lo memba alla CPU, altrimenti lo si richiede in momoria RAM e si salva anche in cache. LACHE HIT MISSI Alla fine qualunque dato va a finize in almeno 1 registro (non per forza dei 32 disponibili al programmetore...)

ASSEMBLY (in MIPS)

Rappresentazione simbolica/mnemonica del linguaggio macchina.

Prevede JOLO semplici strutture dati.

VANTAGGI:

- Visibiletta dizetta HW (registi etc.)
- Possiblete di sfruttare al 100% l'HW
- Othimizzazione Prestazioni

SUANTAGGI:

- Mancanza poztabilità programmi
- Maggioz costo di sviluppo (anche di Tempo)
- Codice + lungo e + complicato da leggeze rispetto e linguaggi alto-livello

MIPS

Progettato secondo 4 principis

1 - Semplicità per favoire la regolatité (e v.v.):

Formato delle istrutioni unico (o quesi, 2 reg sorg e 1 dest of 1 immediato). Ció forwrisce l'HW melle decodifica dell'istrutione = D decode + Veloce

2 - Rendere il easo comune + veloce:

Mips include solo le istrutioni + semplici eusate. Le + complesse somo in realté eseguite attrevers + istrutioni semplici => MIPS E RISC, 8086 É CISC

RICORDA, MIPS ha 32 registri da 32 bit.

3- Più piccolo = Più veloce

REGISTRI:	Nome	Uso
, , ,	\$0	Costante che contiene &
	\$at	
	\$ vo-vL	Pa valori di ziTomo (o per syscale)
	\$to-to	Registri temp (il chiamante si assicure che mon contenteno cose importanti,)
	\$50-57	Repristri vave (uma fumbione chiamata se viole usarli veve prima valuare il loro contenuto nello STACK)
	\$ Ko-K1	
	dgp	
	\$sp	Puntatore a stack (TIPS: Aggiungi un immediato negativo di byte ad 15p, poi fai le su, in modo speculare)
	\$ fp	poi fail lu e poi add imm positive
	\$ra	Indivite di ritorno (della funct. chiamante, il PC+4 si spetto alla)
	\$00-03	Azyamenti da passare alla funt.

4) Buon design richiede compromessi:

C'é flessibilité mel Tipo di istruzioni e operandi che esse richieduno, lo vediai in detaglio tra 1 pagina mel captiolo

ACCESSO IN MEDO RIA (Mips)

V programma I moeti dati = D 32 registri mips non possono gestire tutto.

Te dato viene quindi prelevato dalla METIORA e salvato mei registi.

- P MIPS é byte-addressed e l'indivitto di una parolla in memoria é Jempre multiple di 4 * L. Sempre per il moitro che Yword conTiene 32 biT = 4 byTe.

LO OPERAZIONI:

Qw \$50, P(\$T1) → Salva in \$50 la parola contenuta in memoria all'imdition (\$t1+(8)), com \$ts che confiere l'indivite initiale

Sw \$50, 8(\$C1) - Salva in memoria all'indivito (\$t1+8) il contenuto del registro \$50.

eb, sb -r == a lw,sw ma con un tolo byte!

* WORD ALIGNITENT, gei invivizzi specificati per en/su d'evono essere mustipli di 4 CP lw \$50, 7 (\$to) => NO! ILLEGAL INSTRUCTION

BIG-ENDIAN & LITTLE ENDIAN

d'imdiritto é sempre multiplo di 4, ma come viene salvata la word? Es: word = 0 x 23456789

