Micro-architettura MIPS: esercizio

M. Rebaudengo, M. Sonza Reorda, L. Sterpone


> Politecnico di Torino Dip. di Automatica e Informatica

Problema

Con riferimento alla micro-architettura del processore MIPS riportata nel lucido seguente, si consideri l'istruzione addi e si determinino

- il numero di periodi di clock necessari per la sua esecuzione
- i valori da assegnare ai segnali di controllo in ciascuno dei periodi di clock necessari per la sua esecuzione.


Micro-architettura MIPS



Passo 1

Fetch I

PCWrite	Branch	PCSrc	ALUControl	ALUSrcB	ALUSrcA	RegWrite	MemtoReg	RegDst	IRWrite	MemWrite	IorD
0	0	X	X	X	X	0	X	X	0	0	0




 $\begin{aligned} & Mem[PC] \rightarrow IR \\ & PC \rightarrow SrcA \\ & 4 \rightarrow SrcB \\ & ALUResult \rightarrow PC \end{aligned}$

Passo 2

Fetch II e aggiornamento PC

PCWrite	Branch	PCSrc	ALUControl	ALUSrcB	ALUSrcA	RegWrite	MemtoReg	RegDst	IRWrite	MemWrite	IorD
1	X	0	010	01	0	0	X	X	1	0	0




 $\begin{array}{l} IR_{25\text{-}21} \rightarrow A1 \\ IR_{15\text{-}0} \rightarrow Sign \ Extend \end{array}$

Pa

Lettura operandi da RF Caricamento operandi in A/B Estensione del segno

PCWrite	Branch	PCSrc	ALUControl	ALUSrcB	ALUSrcA	RegWrite	MemtoReg	RegDst	IRWrite	MemWrite	IorD
0	0	X	X	X	X	0	X	X	0	0	0




 $A \rightarrow SrcA$ SignImm $\rightarrow SrcB$ Add

Passo 4

Somma Scrittura risultato in ALUOutput

PCWrite	Branch	PCSrc	ALUControl	ALUSrcB	ALUSrcA	RegWrite	MemtoReg	RegDst	IRWrite	MemWrite	IorD
0	0	X	010	10	1	0	X	X	0	0	0



 $\begin{array}{c} ALUOut \rightarrow WD3 \\ IR_{20-16} \rightarrow A3 \end{array}$

Passo 5

Scrittura risultato nel RF

PCWrite	Branch	PCSrc	ALUControl	ALUSrcB	ALUSrcA	RegWrite	MemtoReg	RegDst	IRWrite	MemWrite	IorD
0	0	X	X	X	X	1	0	0	0	0	0

