基于 FPGA 的程控光频梳激发系统

李林骏　李绮欣

摘要

微腔耗散克尔孤子（Dissipative Kerr Soliton，DKS）具有体积小、重复频率高、相干性好等特点，在高速光通信、精密测距、光谱检测和微波光子等领域有重要应用。但孤子态只存在于很窄的红失谐区间，在工程化应用中存在三大难题：一是孤子激发困难，孤子形成时腔内功率突变引起的热效应会使孤子在微秒量级内湮灭，依靠人工调节扫描速度和功率很难稳定获得孤子；二是孤子稳定困难，环境温度变化和激光器漂移会使腔泵失谐缓慢偏移，孤子难以长时间保持；三是失锁复锁困难，孤子湮灭后需要人工重新调谐，无法连续工作。

针对上述问题，本作品以 AMD Artix UltraScale+ XCAU15P FPGA 为控制核心，设计了程控光频梳激发系统。系统由 AD9643 高速 ADC 采集微腔透射功率和频梳功率，由 AD9122 高速 DAC 输出激光器调谐电压和 AOM 驱动电压。在 FPGA 中实现了三项技术：程控激发算法，用同一时钟产生激光扫描和 power kicking 波形，利用 kick 补偿孤子形成瞬间的热失谐、延长孤子台阶，并通过功率台阶识别判断孤子是否形成；数字 PID 伺服控制，孤子形成后根据功率误差实时修正激光器调谐电压，补偿腔泵失谐漂移；功率监控与失锁自恢复，孤子功率偏离设定范围时自动清除反馈状态并重新激发。

测试结果表明，系统在光学实验平台上可无人工干预地自动完成扫描、kick、台阶识别、PID 伺服和失锁重扫的完整闭环，针对三大难题的实测结果如下：示波器对比测试表明：不施加 power kicking 时频梳功率台阶仅维持约 0.5 μs，施加 kick 但不进入 PID 时约 3.2 μs，kick 后进入 PID 伺服时台阶可稳定保持≥24h；台阶消失后系统自动重新扫描，约 8.25 ms 后重新进入同一功率台阶。系统将依赖人工经验的孤子激发过程转为可编程、可重复的自动流程，为微腔光频梳光源的工程化应用打下坚实基础。

关键词：微腔光频梳；耗散克尔孤子；FPGA；power kicking；PID 伺服；失锁自恢复

目 录

第一部分 作品概述 3
1.1 功能与特性 3
1.2 应用领域 4
1.3 主要技术难点 5
1.4 主要性能指标 5
1.5 主要创新点 6
1.6 设计流程 6
第二部分 系统组成及功能说明 6
2.1 整体介绍 6
2.2 硬件系统介绍 8
2.2.1 硬件整体介绍 8
2.2.2 光学硬件介绍 8
2.2.3 电学硬件介绍 10
2.3 软件与算法介绍 12
2.3.1 控制原理与 FPGA 实现难点 12
2.3.2 软件整体介绍 14
2.3.3 算法各模块介绍 17
第三部分 完成情况及性能参数 22
3.1 整体介绍 22
3.2 工程成果 23
3.2.1 电路成果 23
3.2.2 软件成果 25
3.3 特性成果 26
3.3.1 光学平台闭环运行 26
3.3.2 全流程自动运行 27
3.3.3 台阶识别与 PID 启动时序 28
3.3.4 PID 运算正确性验证 29
3.3.5 失锁检测与自动重扫 30
3.3.6 示波器观测结果与对应解决难点 30
3.3.7 指标汇总 34
第四部分 总结 34
4.1 可扩展之处 34
4.2 心得体会 35
第五部分 参考文献 35

第一部分　作品概述

1.1　功能与特性

本作品是一套微腔光频梳的自动激发与稳定控制系统，总体思路如图 1-1 所示。系统从光电探测器采集微腔输出功率，在 FPGA 中完成激发判断与反馈运算，再通过 DAC 控制激光器和 AOM，主要功能如下：




图 1-1　基于 FPGA 的程控光频梳激发技术总体思路

（1）光电采集与预处理：AD9643 以 250 MSPS 同时采集透射功率和频梳功率，FPGA 对反馈通道做抽取、跨时钟域传递和零点校正；

（2）程控激发：输出激光扫描斜坡和 AOM power kicking 波形，扫描起止电压、扫描时间、kick 幅度和上升下降时间均可在线设置；

（3）台阶识别：kick 后对频梳功率进行目标窗口比较，连续 N 个样本落在窗口内即判定孤子形成；

（4）PID 伺服：孤子形成后，Q8 定点 PID 根据功率误差修正激光器调谐电压，使孤子功率保持在设定值附近；

（5）失锁自恢复：孤子功率超出窗口即判定失锁，系统停止 PID、清除积分和历史误差，并重新执行扫描和 kick；

（6）在线调试：通过 Vivado VIO 修改全部 23 个控制参数，无需重新编译；通过 ILA 抓取内部状态和波形。

1.2 应用领域

光频梳在时域上是一串等间隔的超短光脉冲，在频域上则是一组频率等间隔、相位相干的梳齿，二者互为傅里叶变换（图 1-2(a)(b)）。脉冲重复周期 T_R 与梳齿间隔 f_rep 互为倒数，第 n 根梳齿的频率可写为 f_n = f_ceo + n·f_rep，其中 f_ceo 为载波包络偏移频率。本作品所用微腔的自由光谱范围约 106 GHz，对应梳齿间隔约 106 GHz、脉冲周期约 9.4 ps。由于每根梳齿都相当于一个稳定的单频光源，一个微腔就能同时提供数十个等间隔的波长信道：如图 1-2(c)所示，梳齿经解复用后分别加载数据，再复用进同一根光纤传输，即可替代数十台独立激光器组成波分复用网络[10]。




图 1-2　光频梳的时域、频域特性与组网应用示意

孤子光频梳由一个连续光泵浦产生大量频率等间隔、相位相干的梳齿，是一种集成化的多波长相干光源。如图 1-3 所示，其典型应用包括以下四个方面：

（1）高速光通信。每根梳齿可作为一路波分复用载波，单个微腔即可替代数十台激光器，降低光源的体积和功耗[10]。

（2）精密测距。双光梳测距利用两套重复频率略有差异的光梳实现高速、高精度的距离测量，可用于工业测量和激光雷达[12]。

（3）光谱检测。双光梳光谱可在微秒到毫秒量级内完成宽带光谱测量，用于气体检测和物质成分分析[11]。

（4）微波光子。孤子光梳的重复频率处于微波和毫米波频段，经光电转换可得到低相位噪声的微波信号[13]。

上述应用都要求孤子光源能够快速产生、长期稳定输出并在异常后自动恢复。本作品针对这三点设计 FPGA 控制系统，可直接用于微腔光频梳光源的控制。



图 1-3　孤子光频梳的典型应用场景（图片来源：KIT、NIST、耶鲁大学及 Renishaw）

1.3　主要技术难点

（1）孤子激发困难 →FPGA 程控激发算法。难点在于：孤子形成时腔内平均功率骤降，微腔降温、谐振峰蓝移，热效应在微秒量级内就会把腔泵失谐推出孤子存在区间，不施加 kick 时孤子台阶只能维持约 0.5 μs（3.3.6 节）；kick 必须在这一微秒窗口内以百纳秒级精度执行，并且每一轮的时刻都要一致，依靠人工调节或多台仪器之间的触发都难以做到。本作品在 25 MHz 控制时钟下统一产生激光扫描斜坡、AOM power kicking 波形、扫描停止时刻和 PID 启动延时，时序分辨率 40 ns。kick 后在设定窗口内连续检测功率台阶，确认孤子形成后再启动反馈，避免 kick 瞬态期间误动作。

（2）孤子稳定困难 →FPGA 数字 PID 伺服控制。难点在于：孤子存在区间很窄，而环境温度变化和激光器频率漂移会使腔泵失谐持续缓慢偏移；要长期保持孤子，必须实时测量孤子功率、判断失谐偏离的方向并连续修正，同时修正不能干扰泵浦功率和微腔的热平衡。本作品 ADC 样本在 250 MHz 域抽取后可靠传到控制域，每 512 ns 更新一次 PID。PID 只作用于激光器调谐电压，AOM 通道保持程控波形，频率反馈与功率控制互不干扰。

（3）失锁复锁困难 → 孤子功率监控与失锁恢复算法。难点在于：孤子湮灭往往突然发生，传统方法需要人工发现失锁后重新调谐，通常需要数十分钟；自动恢复则要求系统及时识别失锁、撤销反馈并清除积分等历史状态，否则带着旧状态重新激发会再次失败。本作品 PID 工作期间持续比较孤子功率与目标窗口，一旦超出窗口，40 ns 内撤销 PID，80 ns 内发出重扫请求，同时清零积分、历史误差和修正量，120 ns 内重新开始扫描，随后重新执行 kick。

1.4　主要性能指标

系统主要性能指标见表 1-1。其中控制时序由 ILA 记录和 Vivado 报告得到，光学验证结果由示波器记录得到。

表 1-1　系统主要性能指标

类别	指标	结果
控制时序	扫描/kick 时序分辨率	40 ns
控制时序	功率反馈更新周期	512 ns（实测平均 511.99 ns）
控制时序	台阶确认→PID 启动	1 个控制周期（40 ns）
控制时序	失锁→重新扫描	120 ns
光学验证	频梳功率台阶维持时间	无 kick 约 0.5 μs；kick 约 3.2 μs；kick+PID ≥24h
光学验证	台阶消失→重新进入台阶	约 8.25 ms（一次扫描）
硬件资源	LUT / BRAM / DSP	22.24% / 37.50% / 2.78%

1.5　主要创新点

（1）提出 kick 后功率台阶确认的程控激发方法：扫描、kick 和反馈启动由同一时钟控制，以连续 N 点落入目标窗口作为孤子形成判据，确认后自动转入伺服。

（2）实现以有效样本为节拍的数字 PID 伺服：窗口判断、积分和失锁检测只在新 ADC 样本到来时更新，PID 修正只作用于激光器通道，与 power kicking 通道分开管理。

（3）实现失锁检测、状态清除与重新激发的硬件闭环：失锁后在 120 ns 内完成撤销反馈、清零状态和重新扫描，不需要人工干预。

1.6　设计流程

设计流程如图 1-4 所示。首先根据孤子激发实验确定控制需求和三个技术难点；然后完成器件选型、时钟规划和模块划分；用 Verilog HDL 编写扫描与 kick、ADC 采集、台阶识别、PID 和失锁恢复等模块，并为每个模块编写自检仿真；在 Vivado 中完成综合、布局布线和时序检查后生成比特流；最后在光学平台上用 VIO 调整参数、用 ILA 和示波器观察波形，根据实验现象修改 RTL，反复迭代。




图 1-4　作品设计流程

第二部分　系统组成及功能说明

2.1　整体介绍

系统整体框图如图 2-1 所示，分为光学部分、电学部分和上位机三部分。

光学部分包括泵浦激光器、EDFA、AOM、微腔芯片和两路光电探测器。泵浦光经 EDFA 放大、AOM 调制功率后耦合进微腔，微腔输出分为两路：一路经衰减后由 PD1 检测透射功率，另一路经滤波器滤除泵浦后由 PD2 检测频梳功率。激光器调谐端决定腔泵失谐，AOM

决定进入微腔的泵浦功率，二者是系统的两个执行端。

电学部分包括 AD9643 ADC、FPGA 和 AD9122 DAC。ADC 同步采集两路 PD 电压，FPGA 根据反馈通道的功率完成程控激发、台阶识别、PID 伺服和失锁恢复，DAC 的两路输出分别连接激光器调谐端和 AOM 驱动器。

上位机运行 Vivado Hardware Manager，通过 JTAG 修改 VIO 参数、读取 ILA 波形，用于实验调参和状态观察。




图 2-1　系统整体框图

系统工作过程为：激光从蓝失谐侧向红失谐侧扫描，到达触发电压后停止扫描并执行 kick，先短时降低、再抬高泵浦功率，使系统进入孤子态并补偿孤子形成时的热失谐[3,4]；kick 开始后经过设定的启动延时，若频梳功率连续 N 点落入目标窗口，判定孤子形成，PID 开始修正激光频率[5]；此后持续监测功率，一旦超出窗口即撤销 PID 并重新扫描。FPGA 各模块的功能见表 2-1。

表 2-1　FPGA 关键模块及功能

模块	输入	功能
top_power_kicker	VIO 参数、ADC 样本、按键	参数单位换算、各模块连接、失锁重扫请求
dks_power_kicker	扫描/kick 参数、启动与重扫请求	产生激光扫描电压和 AOM kick 波形
pd_adc_capture	ADC B 通道原始数据	抽取、跨时钟域传递，输出 PD 样本及有效标志
pd_pid_feedback	PD 样本、目标值、窗口、确认次数	台阶识别、PID 使能控制、输出电压合成
pid_core_signed	目标值、测量值、Q8 增益	定点 PID 运算与输出限幅
capture_phase_status	底层状态、kick、PID 状态	输出四阶段状态码，供观测使用
AD9122 接口	激光器/AOM 输出码	LVDS DDR 数据、FRAME/DCI 同步
VIO / ILA	上位机参数、内部信号	在线调参与波形采集

2.2　硬件系统介绍

2.2.1　硬件整体介绍

硬件分为光学硬件和电学硬件，组成见表 2-2。光学硬件完成孤子光频梳的产生和功率探测，电学硬件完成信号采集、控制运算和驱动输出。

表 2-2　硬件系统组成

类别	器件/模块	功能
光学	NKT 可调谐泵浦激光器	输出 1550 nm 连续光，压电调谐端由 DAC 控制
	EDFA	将泵浦功率放大至约 200 mW
	AOM 及其驱动器	按 kick 波形调制泵浦功率
	Si3N4 微环谐振腔	FSR 约 106 GHz，Q 约 1.6×10^{6}，TEC 温控
	衰减器+PD1、滤波器+PD2	检测透射功率与频梳功率
电学	AMD XCAU15P-FFVB676	全部控制逻辑，JTAG 连接上位机
	AD9643（14 位，250 MSPS）	两路 PD 电压采集，LVDS DDR 输出
	AD9122（16 位，双通道）	激光器调谐电压与 AOM 驱动电压输出
	AD9516 时钟芯片、MMCM	提供 250 MHz、500 MHz 和 25 MHz 时钟

2.2.2　光学硬件介绍

目前，光频梳主要有三类：基于锁模激光器的锁模激光频率梳、基于电光调制的电光频率梳，以及基于微腔三阶克尔非线性的微腔光频梳（图 2-2）。锁模激光频率梳在激光谐振腔中引入可饱和吸收体或具有等效饱和吸收作用的结构实现锁模（图 2-2(a)）；电光频率梳对单频激光进行相位或强度调制，产生等间隔的调制边带，结构简单，梳齿间隔可灵活调节（图 2-2(b)）；微腔光频梳由连续激光泵浦高 Q 值光学微腔，通过级联四波混频产生（图 2-2(c)）[2,6]。微腔将光场限制在很小的模式体积内，腔内功率密度高、参量振荡阈值低，因此微腔光频梳具有体积小、功耗低、重复频率高、易于芯片集成等优点[6,9]，具有很高的研究价

值和应用潜力。




图 2-2　三类光频梳的产生原理

(a) 锁模激光频率梳；(b) 电光频率梳；(c) 微腔克尔光频梳

基于微腔光频梳的独特优势，本项目光学硬件采用团队已搭建的集成克尔孤子光频梳平台。微腔为工作在反常色散区的 Si_3N_4 微环谐振腔，直径约 420 μm，自由光谱范围约 106 GHz。芯片封装在金属夹具中并由 TEC 控温，工作温度设为 25.23 ℃，以减小环境温度对谐振频率的影响。微腔透射谱如图 2-3 所示，在 1545～1555 nm 范围内谐振峰分布均匀，单个谐振峰线宽约 120 MHz，对应负载 Q 值约 1.6×10^6。




图 2-3　微腔芯片透射谱

泵浦激光器采用 NKT 激光器，通过压电（PZT）调谐端调节输出频率，波长设在 1550.24 nm 附近，经 EDFA 放大至约 200 mW，再经窄带滤波器抑制放大自发辐射噪声。AOM 串接在 EDFA 之后，由 DAC 的 AOM 通道控制射频驱动功率，实现 power kicking。微腔输出光分为两路：一路经衰减器后由 PD1 检测透射功率；另一路经带阻滤波器滤除泵浦，其中约 99%送入光谱分析仪监测频梳光谱，其余约 1%由 PD2 检测频梳功率，作为反馈信号。

泵浦从蓝失谐向红失谐扫描时，腔内光场依次经历多种状态，如图 2-4 所示[1,6]。在蓝失谐区，腔内功率超过参量振荡阈值后，首先通过四波混频产生间隔为若干个 FSR 的主边带，称为图灵态（状态 1），时域上表现为周期性调制的光场。继续调谐，边带不断增多并相互交叠，进入调制不稳定的混沌态（状态 2），光谱较宽但噪声很大，频梳功率起伏剧烈。进入红失谐的孤子存在区间后，腔内形成若干个孤子脉冲，即多孤子态（状态 3、4），此时腔内功率呈台阶状变化，台阶高度与孤子数目对应。随着失谐继续增大，孤子逐个湮灭，最终只剩一个脉冲，即单孤子态（状态 5）。单孤子态光谱为平滑的 $sech^2$ 包络，时域为单个稳定脉冲，是应用中最受关注的状态。

各状态的典型光谱如图 2-5 所示。单孤子态呈 $sech^2$ 型包络，3 dB 带宽约 15 nm，重复频率约 106.066 GHz。不同状态对应不同的频梳平均功率，这是本作品用功率台阶判断孤子

形成的依据。




图 2-4　微腔光频梳演化过程（引自文献[1]）

(a) 腔内功率随失谐的演化曲线；(b) 对应的光谱与腔内时域波形




图 2-5　不同腔内状态的典型光谱

2.2.3　电学硬件介绍

（1）时钟与配置

FPGA 内 MMCM 由板载差分时钟生成 25 MHz 控制时钟，MMCM 失锁时系统保持复位。ADC、DAC 与 AD9516 共用一条三线 SPI 总线，上电后由 spi_config_top 按顺序写入时钟芯片、ADC 和 DAC 的寄存器。AD9516 为 ADC 提供 250 MHz 采样时钟，为 DAC 数据接口提供 500 MHz 时钟。

（2）ADC 采集电路

PD1、PD2 输出电压分别接 AD9643 的 A、B 通道，B 通道作为反馈。AD9643 为 14 位双通道 ADC，最高采样率 250 MSPS，满量程差分输入 1.75 V，主要参数见表 2-3[14]。FPGA 用 IDDRE1 原语在 DCO 随路时钟的上下沿采样 LVDS DDR 数据，恢复两路 14 位有符号码，并左移 2 位扩展为 16 位有符号码，满量程±32767 对应 ADC 差分输入±875 mV。ADC 码与电压的换算关系为：

$$V_{\mathrm{PD}}\ (\mathrm{mV}) = \mathrm{code} \times \frac{875}{32767} \qquad (2\text{-}1)$$

表 2-3　AD9643 主要性能参数

参数	测试条件	典型值
分辨率 / 通道数	无	14 位 / 2
最高采样率	无	250 MSPS
满量程输入	差分	1.75 Vp-p
信噪比 SNR	fIN = 185 MHz	70.6 dBFS
无杂散动态范围 SFDR	fIN = 185 MHz	81 dBc
输出接口	无	LVDS DDR

注：测试条件指数据手册给出该典型值时的测试条件，fIN 为输入信号频率；“差分”指差分输入方式；“无”表示该参数与测试条件无关。

PD 信号在参与计算前扣除约 21 mV 的直流偏置，该值由无光条件下的零点校准得到，对应 PD 暗电压与 ADC 前端零点。扣除后 PD 码为零即表示无光信号，VIO 中设置的目标值和窗口可直接按功率对应的电压理解。

ADC 样本跨入控制域的方式如图 2-6 所示。250 MHz 域每 128 个周期抽取 1 点并存入保持寄存器，同时翻转 1 位 toggle 信号；控制域只对这 1 位 toggle 做 3 级同步，检测到翻转后再延迟 4 拍读取数据。此时保持寄存器早已稳定，避免多位数据直接跨时钟域时出错[16]。跨域延迟约 280～320 ns，小于 512 ns 的抽取间隔，每个样本都能完整接收。




图 2-6　ADC 采样跨时钟域与 DAC 发送路径

（3）DAC 输出电路

FPGA 输出的激光器码和 AOM 码经同样的方式跨入 500 MHz DAC 时钟域，由 ODDRE1 原语以 LVDS DDR 方式送给 AD9122，并产生 FRAME 和 DCI 同步信号。AD9122 的 I 通道接 NKT 激光器压电调谐端，Q 通道接 AOM 驱动器。AD9122 主要参数见表 2-4[15]。DAC 码与输出电压的换算关系为：

$$V_{\mathrm{DAC}}\,(\mathrm{mV}) = \mathrm{code} \times \frac{1500}{32767} \qquad (2\text{-}2)$$

表 2-4　AD9122 主要性能参数

参数	测试条件	典型值
分辨率 / 通道数	无	16 位 / 2
最高更新率	无	1230 MSPS
满量程输出电流	可调	8.66～31.66 mA
无杂散动态范围 SFDR	fOUT ≤ 100 MHz	72 dBc
输入接口	无	LVDS DDR
本系统输出分辨率	1500 mV / 32767	约 46 μV

注：fOUT 为输出信号频率；满量程输出电流可通过寄存器配置；本系统输出分辨率按满量程 1500 mV 对应 32767 码换算。

FPGA 顶层主要接口信号见表 2-5。

表 2-5　FPGA 顶层主要接口信号

信号	方向	位宽	说明
adc_clk_p/n	输入	1（差分）	AD9643 DCO 随路时钟，250 MHz
adc_data_p1/n1	输入	14（差分）	AD9643 LVDS DDR 数据
fpga_clk_p/n	输入	1（差分）	AD9516 提供的 DAC 侧时钟，500 MHz
dac_data_p/n	输出	16（差分）	AD9122 LVDS DDR 数据
dac_dci / dac_frame	输出	1（差分）	DAC 数据时钟与帧同步
spi_clk / spi_io	输出/双向	1 / 1	三线 SPI 配置总线
*_spi_ce	输出	3	DAC、ADC、时钟芯片片选
key1_rst / key2_start	输入	1 / 1	复位与启动按键

2.3　软件与算法介绍

2.3.1　控制原理与 FPGA 实现难点

第一部分指出了孤子光频梳在激发、稳定和失锁恢复三方面的困难。本节先从物理上说明这些困难的来源，以及 power kicking 和激光频率反馈为什么在理论上能够解决它们；再分析用 FPGA 实现这一方案时必须解决的工程难点，作为 2.3.2、2.3.3 节 FPGA 设计的出发点。

（1）孤子激发与稳定的难点

孤子激发困难的根源在于微腔的热效应[4,8]。泵浦从蓝失谐侧向谐振峰扫描时，腔内功率不断升高，Si_3N_4吸收光能使微腔温度上升、谐振峰红移，谐振峰随泵浦一起移动，腔内功率得以持续积累，即热自锁[4]。一旦进入孤子态，腔内光场由充满整个腔的混沌光场变为少数几个窄脉冲，腔内平均功率突然下降，微腔开始降温、谐振峰蓝移，腔泵失谐$\delta\omega$随之增大。孤子只能存在于有限的失谐区间内，热弛豫在微秒量级就会把$\delta\omega$推出这一区间，孤子随即湮灭，在频梳功率上表现为只持续微秒量级的“孤子台阶”[1,3]。图 3-8(a)实测的无 kick 台阶只有约 0.5 μs，人工调节扫描速度或泵浦功率无法在如此短的时间内作出反应，这就是孤子激发困难的原因。

即使孤子已经形成并存留下来，环境温度变化和激光器频率漂移仍会使$\delta\omega$缓慢偏移，一旦偏出孤子存在区间，孤子同样会湮灭，这是孤子稳定困难的来源；而孤子湮灭后要重新经历扫描和激发，则是失锁复锁困难的来源。

（2）power kicking 的构想

Power kicking 用一次“先降后升”的快速泵浦调制来对抗孤子形成瞬间的热失谐[3]。下降段在扫描到达孤子台阶附近时迅速降低泵浦功率，腔内功率以及克尔、热频移在热效应来得及响应之前减小，使系统在确定的时刻越过混沌区、落入孤子台阶；回升段把泵浦抬高到高于初始值的最终电平，一方面增加腔内吸收、补偿孤子形成后的降温，减缓谐振峰蓝移，另一方面孤子存在区间的失谐上限随泵浦功率增大而展宽[1,7]，使增大后的失谐仍落在区间之内。两方面共同作用，理论上可以使孤子越过形成瞬间的快速热失谐并转为稳态[3]。需要说明，kick 只解决孤子形成瞬间的快速热失谐；此后由环境温度和激光漂移引起的慢速失谐，

仍需要通过激光频率反馈来补偿，见(3)。

（3）通过激光频率控制孤子功率

调节激光频率之所以能够控制孤子功率，是因为在腔参数固定时，孤子平均功率是腔泵失谐的单值函数[1]：

$$P_{\mathrm{sol}} = \frac{2\eta A_{\mathrm{eff}}}{n_2 Q}\sqrt{-2nc\beta_2\delta\omega} \qquad (2\text{-}3)$$

式中δω为腔泵失谐，即微腔谐振频率与泵浦频率之差，c 为光速，A_eff 为有效模式面积，n_2与 n 分别为非线性折射率和折射率，Q 为负载品质因数，η为耦合系数，β_2（＜0，反常色散）为群速度色散。式（2-3）包含两层含义：一是孤子功率随δω单调增加，频梳功率偏离目标值的方向和大小直接反映失谐偏离的方向和大小，可以作为反馈误差信号；二是孤子功率只取决于失谐，与泵浦功率无关，泵浦功率主要决定孤子存在区间的范围。环境温度变化和激光器漂移改变的正是微腔谐振频率或泵浦频率，即δω；而激光器调谐端直接改变泵浦频率，是补偿δω漂移最直接的执行量。因此 PID 只作用于激光调谐通道：频梳功率低于目标值说明失谐变小，PID 调节激光频率使失谐回升，反之亦然，从而把δω稳定在孤子存在区间内（反馈极性由增益符号设定）。AOM 通道保持程控波形，避免调节泵浦功率时改变孤子存在区间和微腔热平衡。图 3-8(c)中频梳功率保持稳定、而激光调谐电压缓慢变化，对应的正是这一过程。

（4）FPGA 实现 power kicking 的难点

上述方案在物理上可行，但要在实验中稳定、可重复地实现，对控制系统提出了五项要求，见表 2-6。它们是本作品选用 FPGA、并在 FPGA 中进行相应设计的原因：kick 必须在只持续微秒量级的台阶窗口内、以百纳秒级精度执行，且每轮时刻一致，依赖上位机软件或多台仪器之间的触发都难以满足；台阶判别与反馈都要基于 250 MSPS 的实时采样，并在新样本到来后立即作出决策；从开环激发切换到闭环反馈、以及失锁后的撤销与重扫，都必须由硬件自动、无缝地完成。表中各项的具体实现见 2.3.2、2.3.3 节。

FPGA 具备硬件并行架构、低延迟流水线、纳秒级时序控制能力，刚好匹配本系统的严苛需求：

1. 时序精度高，抖动极低：硬件逻辑直接在晶振驱动下运行，可做到百纳秒级时序对齐，触发抖动小，能够稳定在微秒级窄窗口内精准输出 kick 脉冲，保证每一轮激励时刻高度一致，远优于上位机软件的操作系统调度延迟。

2. 实时高速并行处理：支持 250 MSPS 高速采样数据流的流水线并行处理，采样数据不需要传给 CPU 等待调度，样本流入后立刻完成台阶判别、阈值比较与反馈计算，做到采样-判决-输出流水线无缝衔接，满足实时反馈要求。

3. 硬件自主闭环，不依赖上位机：闭环切换、失锁检测、撤销激励、自动重扫等状态机逻辑固化在硬件中，属于硬件自主响应，不存在软件通信延迟、指令丢包、操作系统卡顿问题，状态切换自动连续，实现无缝切换。

4. 可定制并行通道与灵活时序配置：可以同时配置采样接收通道、kick 脉冲输出通道、状态监测通道独立并行工作；脉冲宽度、触发延时、反馈参数都可在线配置，适配不同实验

工况。

5. 高确定性、可重复性强：FPGA 逻辑执行时序是确定的，相同输入下每次响应时序完全一致，便于实验重复测量，适合需要稳定、可复现的精密光学/射频锁相实验。

6. 硬件接口丰富：可以直接对接高速 ADC、DAC、触发端口，省去额外转接芯片带来的延迟，整套控制链路集成度更高。

基于此，本作品选用 FPGA、并在 FPGA 中进行相应设计。

表 2-6　FPGA 实现 power kicking 的难点与解决方法

难点	要求	解决方法
时序确定性	台阶仅约 0.5 μs，扫描停止、kick、PID 启动的相对时刻须精确且每轮一致	单一 25 MHz 时钟下的 64 位序列时基，kick 与扫描停止时刻预先算成绝对节拍，分辨率 40 ns
波形精度	kick 下降、回升为百纳秒至微秒级线性斜坡，整数步长存在取整误差	步长整数部分加余数累加，斜坡在设定节拍数内均匀、准确地到达终值
高速采样与实时判别	250 MSPS 样本须可靠进入控制域，判据只能随新样本更新	128 倍抽取与 toggle 同步跨时钟域，以有效样本节拍驱动窗口计数和 PID
开环到闭环的无缝切换	台阶确认后须立即接管，且调谐电压不能跳变	台阶成立后 1 个周期内使能 PID，修正量叠加在扫描停止时保存的基准码上
失锁后的快速恢复	须撤销反馈、清除历史状态并重新激发，不依赖上位机	重扫请求同时作为序列启动与 PID 清零信号，120 ns 内完成撤销、清零与重扫

2.3.2　软件整体介绍

软件部分基于 Vivado 2024.1 开发，FPGA 逻辑用 Verilog HDL 编写，综合顶层为 top_power_kicker，模块层次如图 2-7 所示。上位机使用 Vivado Hardware Manager，通过 VIO 面板修改参数，通过 ILA 采集内部信号。另编写了 Tcl 脚本，用于保存和恢复 VIO 参数、导出 ILA 数据以及一键运行回归仿真。



图 2-7　FPGA 工程 RTL 模块层次

（1）时钟域划分与复位

设计共有 3 个用户时钟域（表 2-7）。控制逻辑全部集中在 25 MHz 域，扫描、kick、窗口判断和 PID 使用同一时钟，彼此之间不存在跨时钟域的不确定性；高速 ADC 和 DAC 接口分别工作在各自的随路时钟域中，与控制域之间只通过专门的跨时钟域结构交换数据。

表 2-7　时钟域划分

时钟域	频率	来源	主要逻辑
adc_clk	250 MHz	AD9643 输出的 DCO 随路时钟（采样时钟由 AD9516 提供）	IDDRE1 采样、128 倍抽取与保持寄存器、ADC 域 ILA
clk_logic	25 MHz	板载 200 MHz 差分时钟经 MMCM 分频	扫描/kick 状态机、窗口判断、PID、VIO、控制域 ILA、SPI 与 UART
fpga_clk	500 MHz	AD9516 输出	DAC 数据保持寄存器、ODDRE1 输出及 DCI/FRAME、DAC 域 ILA

复位采用“异步置位、同步释放”的方式。MMCM 锁定信号经两级同步器后，再等待 255 个控制周期（约 10.2 μs）才释放控制域复位，保证时钟稳定后逻辑从确定状态起步；MMCM 一旦失锁，控制域立即复位。ADC 域和控制域在抽取模块内各自用两级同步器释放复位，保证某一时钟停止时不会误释放另一时钟域的复位。复位、启动按键和外部复位输入均经两级 ASYNC_REG 同步器进入控制域；启动按键另设 20 ms 锁定期，防止抖动重复触发，而失锁重扫请求不经过该锁定期，保证恢复不被延误。

（2）跨时钟域数据传递

ADC 到控制域的传递结构见 2.2.3 节(2)和图 2-6。DAC 方向采用同样的“保持寄存器 + toggle 同步 + 延迟装载”结构：控制域在 NKT 或 AOM 码变化时，把两路 16 位码同时写入 32 位保持寄存器并翻转 1 位请求信号；500 MHz 域对请求做 3 级同步，检测到翻转后再等待 4 个周期装载，两路码在同一时刻更新，不会出现一路已更新、另一路仍为旧值的情况。按理想 RTL 时序推算，ADC 方向从源更新到装载约 280～320 ns，距下一次源更新（512 ns）尚有约 192 ns 余量；DAC 方向装载约 14～16 ns，距控制域下一次可能的更新（40 ns）约有 24 ns 余量。Vivado CDC 报告将这两条通路识别为“同步 toggle（CDC-3）+ 多位保持数据（CDC-15）”结构，与设计意图一致。该结构依赖时钟连续运行和源数据的保持时间，没有握手应答；若后续减小抽取比或允许时钟停顿，应改用带握手的结构或异步 FIFO。

图 2-8 以 ADC 到控制域为例给出了这一结构的时序。这样设计有三点考虑：第一，多位数据不能直接用同步器跨域——各位走线延迟不同，目标时钟若恰好采到正在变化的总线，可能得到新旧位混杂的错误码，因此只同步 1 位 toggle，数据本身在源域保持不变；第二，用 toggle 而不用单周期脉冲——源域 250 MHz 下的单周期脉冲只有 4 ns，比 25 MHz 控制时钟的周期（40 ns）短得多，可能被目标域漏采，而 toggle 的电平变化会一直保持到下一次更新；第三，3 级同步器使亚稳态在进入后续逻辑之前衰减到可忽略的概率，检测到翻转后再等待 4 拍装载，进一步保证装载时保持寄存器已经稳定。按图 2-8，从源数据更新到目标域装载共经历约 7～8 个控制时钟周期，即 $T_{load} \approx (7\sim8) \times T_{logic} = 280\sim320$ ns。该结构正确工作的条件是 T_{load} 小于源数据的保持时间（抽取间隔 128×4 ns = 512 ns），并且每个样本在控制域只产生一个 sample_tick；后级的窗口计数和 PID 都以这个 tick 为节拍，因此同一个样本不会在 40 ns 的控制时钟下被重复使用。DAC 方向的条件同理：装载延迟约 14～16 ns，小于控制域数据的最短保持时间 40 ns。




图 2-8　ADC 到控制域的跨时钟域传递时序

（3）时序约束与收敛

实现后各时钟域内部时序均满足要求（表 3-2）。25 MHz 控制域的最差建立裕量为+0.136 ns，关键路径从 VIO 的扫描终止电压参数出发，依次经过 mV 到码值的换算、扫描步进间隔的整数除法以及 kick 和扫描停止节拍的乘法计算，最后到达 scan_stopped 寄存器，共 219 级逻辑（其中 CARRY8 156 级，另含 DSP 乘法），数据路径延迟 39.686 ns，接近 40 ns 的时钟周期。这些参数只在空闲或每轮启动时快照，属于准静态量，在 25 MHz 下用单周期组合逻辑实现是可行的；但这条路径也是当前提高控制时钟频率的主要瓶颈，后续可改为多周期约束、流水线计算或由上位机预先换算（见 4.1 节）。250 MHz ADC 域和 500 MHz DAC 域的最差建立裕量分别为+1.746 ns 和+0.154 ns。ADC/DAC 外部接口采用参数化的 DDR 输入/输出延迟约束模型；由于目前缺少板卡走线延迟差等数据，外部接口时序尚未完成签核，现阶段以 ILA 和示波器的板级实测验证接口工作正常。

（4）仿真验证方法

每个模块都配有自检仿真平台（表 3-3）。仿真平台用行为模型替代 VIO、ILA 等硬件 IP，按预期值自动比对，失败时报错；顶层平台从 VIO 参数一直仿真到 PID 输出，覆盖重复捕获与失锁、扫描与 kick 重叠、窗外纠偏、clear 与复位、关闭反馈等情况。全部回归可由脚本一键运行，每次修改 RTL 后先通过回归再上板。

（5）控制流程总览

控制算法分为 power kicking 激发、台阶确认与识别、PID 伺服控制、失锁自恢复四个环节，按图 2-9 所示的状态顺序运行，下面分别说明。




图 2-9　控制流程状态机

表 2-8　状态码含义

状态码	含义	说明
0　IDLE	空闲	复位后或未启动
1　SCAN	扫描	激光扫描、回扫或失锁后重扫
2　CAPTURE	等待台阶	kick 已执行，等待功率台阶确认
3　PID_FEEDBACK	伺服锁定	台阶已确认，PID 工作

2.3.3　算法各模块介绍

（1）power kicking 激发策略

power kicking 的物理原理见 2.3.1 节(1)(2)，本节介绍它在 FPGA 中的实现。

进入孤子区后，频梳功率随孤子数目减少呈阶梯式下降。由于初始孤子数目和孤子逐个湮灭的过程具有随机性[7]，每次经历的台阶数目并不相同，不能用“经过了几个台阶”来判断当前状态，而应直接比较功率所处的电平。

图 2-10 为 MATLAB 仿真得到的单孤子产生过程中频梳功率的变化曲线，①～⑤依次为图灵态、高噪声（混沌）态、呼吸子态、多孤子态和单孤子态。各状态之间的转换关系如图 2-11 所示，由于呼吸子态与高噪声态的功率特征相近，图中将二者合并为高噪声态。各状态可由频梳功率的均值和起伏程度（方差）区分：高噪声态功率均值高、起伏大；孤子态功率处于较低的平台，起伏小。本作品的 FPGA 实现采用功率均值判据，即下文(2)中的窗口比较；方差判据作为后续扩展（见 4.1 节）。




图 2-10　功率变化仿真曲线




图 2-11　状态转换图

激发由 dks_power_kicker 模块完成，时序如图 2-12 所示。激光调谐电压从起始值线性增大，泵浦从蓝失谐侧扫向谐振峰，腔内功率随之升高并产生频梳。调谐电压到达触发值时，模块停止扫描并执行 kick：AOM 驱动电压在设定的下降时间内降到最低值，再在回升时间内升到最终值。

kick 由下降段和回升段组成，AOM 驱动电平依次经过基准、最低和最终三个电平（如表 3-4 中为 500→300→1000 mV），其作用机理见上文。扫描停止时刻可相对 kick 上升沿提前或推后，PID 启动延时也从 kick 上升沿开始独立计时。每次启动时全部参数做一次快照，保证同一轮激发中参数不变。




图 2-12　power kicking 激发时序示意

表 2-9　激发模块主要参数

参数	单位	说明
sweep_start / final / trigger	mV	扫描起始、终止及 kick 触发电压
sweep_scan_us	μs	扫描时间
sweep_stop_offset_ns	ns	扫描停止时刻相对 kick 的偏移
kick_base / min / final	mV	AOM 基准、最低、最终电平
kick_fall_ns / kick_rise_ns	ns	kick 下降、回升时间
auto_sweep_enable / freq_Hz	— / Hz	自动扫描使能及启动频率
pid_start_delay_ns	ns	kick 后 PID 启动延时

dks_power_kicker 的核心是一个 7 状态的有限状态机（表 2-10）和一条独立的 64 位序列时基。每轮启动时，模块先根据快照参数计算扫描步进间隔、kick 起始节拍和扫描停止节拍：扫描每隔 T_step = ⌊ T_scan / ΔD ⌋ 个周期使调谐码加 1（T_scan 为扫描时间对应的周期数，ΔD 为起止码之差）；kick 起始节拍为 k_kick = ΔD_trig·T_step + 1（ΔD_trig 为起点到触发码之差）；扫描停止节拍由 k_kick 加上停止偏移（按 40 ns 向上取整）得到。运行中只需将序列时基与这些预先算好的节拍比较，因此 kick 时刻与扫描停止时刻相互独立，扫描既可以在 kick 之前停止，也可以在 kick 之后继续一段时间，并且每一轮的时序完全相同。整数分频也解释了 3.3.2 节中 10 ms 扫描时间对应约 9.17 ms 实际满程的原因（T_step = ⌊ 250000/32767 ⌋ = 7）。

kick 的下降段和回升段要求在设定时间内线性地从一个电平变到另一个电平。设电平变化量为ΔA、持续节拍数为 M（由设定时间按 40 ns 向上取整），若每个周期固定走⌊ ΔA/M ⌋个码，取整误差会使斜坡无法在 M 拍内到达终值。模块将步长分为整数部分 q = ⌊ ΔA/M ⌋和余数 r = ΔA mod M，每拍把 r 累加到误差寄存器，累加值达到 M 时该拍多走 1 个码并减去 M。这种做法与 Bresenham 画线算法相同，只用加减法和比较，就能使斜坡在 M 拍内均匀地到达终值，最后一拍再直接写入终值。ILA 实测中，AOM 码在 5 拍（200 ns）内由 10922 降到 6553、在 38 拍（1520 ns）内升到 21844，相邻两拍的步长在 873/874 和 402/403 之间交替，正是余数累加的结果。

此外：①全部波形参数在空闲或每轮启动时做一次快照，运行中通过 VIO 修改的参数只在下一轮生效，避免一轮激发中途参数突变；②PID 启动延时从 kick 起始节拍开始独立倒计数，与 AOM 下降时间无关；③自动扫描模式下，模块按设定频率周期性启动扫描，并在每个周期最后 1/10 的时间内把调谐电压线性回扫到起点；PID 工作期间自动启动被屏蔽，只有失锁重扫请求能够启动新一轮序列。表 2-8 中的四阶段状态码由 capture_phase_status 模块根据本状态机和 PID 状态归纳得到，仅供观测。

表 2-10　激发模块状态机

状态（编码）	输出动作	转移条件	说明
IDLE（0）	跟随 VIO 参数，输出起始电平	按键启动、自动启动或重扫请求 → SCAN	任意状态收到启动或重扫请求均进入 SCAN
SCAN（1）	调谐码每 T_step 个周期加 1，AOM 保持基准电平	到达 kick 节拍 → KICK_FALL；触发值不在扫描范围且扫到终点 → DONE	扫描到停止节拍后调谐码保持不变
KICK_FALL（2）	AOM 按余数累加斜坡降到最低电平	下降节拍数到 → KICK_RISE	同时启动 PID 延时计数
KICK_RISE（3）	AOM 按余数累加斜坡升到最终电平	回升节拍数到：扫描已停 → DONE，否则 → WAIT_STOP	
DONE（4）	保持扫描停止时的调谐码和 AOM 最终电平	自动模式到回扫时刻 → RETURN	PID 在此状态下叠加修正，并屏蔽自动回扫
RETURN（5）	调谐码线性回扫到起点	回到起点 → DONE，等待下一周期启动	每个自动扫描周期的最后 1/10
WAIT_STOP（6）	kick 已完成，扫描继续	到达扫描停止节拍 → DONE	用于扫描在 kick 之后才停止的设置

状态机用单个时序 always 块描述，DAC 码、kick 等主要输出均为寄存器输出，不会出现组合毛刺；未定义的状态编码统一回到 IDLE，保证状态寄存器受到干扰后能自动恢复。ILA 记录（3.3.3 节）给出了状态机逐拍运行的实测结果：第 3987 点状态由 SCAN（1）变为 KICK_FALL（2），同一拍扫描停止；经过 5 拍（200 ns）于第 3992 点进入 KICK_RISE（3），同一拍 PID 启动延时到达；再经过 38 拍（1520 ns）于第 4030 点进入 DONE（4），AOM 到达最终电平；PID 工作期间状态保持在 DONE，调谐码在基准上叠加修正；第 4134 点发出重扫请求，第 4135 点状态回到 SCAN，调谐码回到扫描起点。各状态的持续节拍与表 3-4 的设定完全一致。

（2）台阶确认与识别

孤子形成时频梳功率会出现一个台阶，台阶高度与孤子数目有关[1,7]。本作品在 kick 后对频梳功率做窗口判断：设第 n 个有效样本的 PD 码为 P[n]、目标码为 P_ref、窗口半宽为 W、确认次数为 N，入窗标志 b[n]与连续入窗计数 c[n]为：

$$b[n]=\begin{cases}1, & |P[n]-P_{\mathrm{ref}}|\le |W| \\ 0, & \text{otherwise}\end{cases} \tag{2-4}$$

$$c[n]=\begin{cases}\min\big(c[n-1]+1,\ N\big), & b[n]=1 \\ 0, & b[n]=0\end{cases} \tag{2-5}$$

c[n]达到 N 时判定台阶成立。计数只在新 ADC 样本到来时更新，避免同一个样本在 40 ns 控制时钟下被重复计数。PID 启动还需满足反馈使能、启动延时到达和扫描已停止三个条件：

$$G=\text{feedback_enable}\wedge\text{delay_done}\wedge\text{scan_stopped} \tag{2-6}$$

require_window 为 1 时，PID 使能条件为 G 与台阶成立同时满足；为 0 时允许 PID 在窗

外先行纠偏，但仍需首次台阶成立后才开始失锁监测。

（3）PID 伺服控制

PID 数据通路如图 2-13 所示。误差为 17 位有符号数，Kp、Ki、Kd 为 16 位有符号 Q8 参数（256 表示 1.0），积分采用 40 位累加器并设上下限。每个有效样本的更新为：

$$e[n] = P_{\text{ref}} - P[n] \tag{2-7}$$

$$I[n] = \text{sat}_I(I[n-1] + K_i\, e[n]) \tag{2-8}$$

$$u[n] = \text{sat}_u\left(\left(K_p\, e[n] + I[n] + K_d(e[n] - e[n-1])\right) \gg 8\right) \tag{2-9}$$

$$D_{\text{laser}} = \text{sat}_{16}(D_{\text{base}} + u[n]), \qquad D_{\text{AOM}} = D_{\text{AOM,base}} \tag{2-10}$$

式中 sat_I 的范围为±8388352，sat_u 为 VIO 设置的修正量限幅，≫8 为算术右移 8 位。修正量 u[n]与扫描停止时的调谐电压相加，作为激光器的最终调谐电压；AOM 通道不参与 PID，仍按 kick 波形输出。调节激光频率控制孤子功率的原理见 2.3.1 节(3)。

硬件实现上，pid_core_signed 采用单周期组合数据通路：17 位误差分别与 16 位 Kp、Ki 相乘，微分项先求 18 位差分再与 Kd 相乘，乘法由综合工具映射到 DSP 乘法器；乘积符号扩展到 40 位后与积分累加器相加，积分先限幅再求和，求和结果算术右移 8 位，再按修正量限幅输出 16 位修正量。所有寄存器只在“新样本到来 ∧ PID 使能 ∧ 未保持”时更新，因此修正量在有效样本到达后的下一个控制周期输出（ILA 中第 4106 点样本到达，第 4107 点修正量更新），每个样本只参与一次积分。启动延时未到或扫描未停止时，PID 处于保持状态；按键复位、VIO 清除和新序列启动都会把积分、历史误差和修正量清零。最终调谐码是扫描停止时保持的基准码与修正量的 16 位饱和加法，PID 接管时调谐电压从基准连续变化，不会跳变。




图 2-13　Q8 定点 PID 数据通路

（4）失锁自恢复

PID 工作期间持续进行窗口判断。台阶曾经成立后，若某个有效样本超出窗口，判定孤子失锁，顶层产生重扫请求；激发模块响应后发出新一轮序列启动信号，PID 积分、历史误差、修正量、窗口计数同时清零，系统回到扫描起点，重新执行扫描、kick、台阶识别和 PID 伺服。这一过程全部在 FPGA 中完成，不需要上位机参与。实现上，顶层用一个标志记录“PID 工作期间台阶曾经成立”，此后台阶标志一旦清零，即在下一周期发出单周期的重扫请求；该请求同时作为激发模块的序列启动信号和 PID 的清零信号，因此状态清零与重新扫描在同一时刻完成。

（5）在线参数配置

两组 VIO 共提供 23 个参数：u_vio_control 对应扫描与 kick 参数，u_vio_pid 对应 PID 与识别参数（表 2-11）[17]。电压类参数以 mV 输入，由 FPGA 按式（2-1）、（2-2）换算为码值。波形参数和启动延时在每轮启动时生效，PID 增益等参数修改后立即生效。

表 2-11　PID 与识别参数


参数	单位	说明
pid_feedback_enable / clear	—	反馈总使能、手动清除
pid_target / window	mV	台阶目标功率及窗口半宽
pid_confirm_samples	次	台阶确认次数 N
pid_kp / ki / kd	Q8	PID 增益（256 = 1.0）
pid_corr_limit	码	修正量限幅
pid_require_window	—	是否必须先确认台阶再启动 PID

在线观测方面，控制域 ILA 以 25 MHz 采样，共 23 路信号、8192 点深度，记录状态码、PD 样本、PID 修正量、两路 DAC 码以及 kick、延时、扫描停止、重扫等标志；另有 ADC 域和 DAC 域 ILA 各一组。控制域 ILA 以状态码为触发条件，可抓到进入 PID 伺服的时刻。


第三部分　完成情况及性能参数

3.1　整体介绍

本作品由两名队员共同完成，已搭建包含微腔孤子光路、两路光电探测、FPGA 及高速 ADC/DAC、示波器和上位机的实验系统，可完成参数配置、程控激发、台阶识别、PID 伺服和失锁自动重扫的全部流程。系统实物如图 3-1 所示：(a)为俯视图，左侧为 FPGA 开发板与 ADC/DAC 子卡，上方为微腔芯片及其 TEC 温控板和光电探测器，右侧黑色面板上为泵浦与辅助光路的光纤连接；(b)为斜视图，可见 FPGA、光学平台与上位机的相对位置。



（a）实验系统俯视图




（b）实验系统斜视图

图 3-1　系统整体实物照片


3.2　工程成果

3.2.1　电路成果


电学部分由 FPGA 开发板与 JL-FM2AD0250C 高速 ADC/DAC 子卡（板载 AD9643 和 AD9122）组成，与光学平台通过同轴线连接，实物如图 3-2 所示。图 3-2(a)中，ADC/DAC 子卡经 FMC 连接器插在开发板上，左侧 SMA 接口经同轴线分别连接两路 PD 输出、激光器压电调谐端和 AOM 驱动器；XCAU15P 位于散热器下方。图 3-2(b)为封装后的微腔芯片及驱动 TEC 的 MTD415 温控板，图 3-2(c)为实验中使用的 PDB570C 光电探测器。



（a）FPGA 开发板与 ADC/DAC 子卡



（b）微腔芯片与 TEC 温控板



（c）PDB570C 光电探测器

图 3-2　电学与光学部分实物照片

工程在 Vivado 2024.1 中完成综合、布局布线和比特流生成，资源使用情况见表 3-1。统计包含三组 ILA 和两组 VIO，其中 Block RAM 主要用于 ILA 缓存；控制逻辑本身占用资源较少，后续扩展余量充足。

表 3-1　FPGA 资源使用情况

资源	使用/总量	利用率
CLB LUT	17290 / 77760	22.24%
CLB 寄存器	9742 / 155520	6.26%
CARRY8	1637 / 9720	16.84%
Block RAM Tile	54 / 144	37.50%
DSP	16 / 576	2.78%
IOB	81 / 228	35.53%
MMCM / BUFGCE	1 / 3，5 / 84	33.33%，5.95%

时序方面，最终建立时间余量 WNS 为+0.136 ns，保持时间余量 WHS 为+0.011 ns，TNS 和 THS 均为 0，共检查 20685 个时序端点；锁存器数量为 0，综合无错误和严重警告（表 3-

2）。

表 3-2　时序与实现检查结果

检查项	结果	结论
WNS / TNS	+0.136 ns / 0 ns	建立时间满足
WHS / THS	+0.011 ns / 0 ns	保持时间满足
脉宽余量 WPWS	+0.280 ns	满足
锁存器	0	无
综合	0 Error / 0 Critical Warning	通过
DRC	0 Error	通过

3.2.2　软件成果

上位机 ILA 界面如图 3-3 所示，触发条件为状态码 w_capture_phase=3。图中 kick 脉冲后 PD 采样值下降并进入目标窗口，状态码依次经过 1→2→3→1，capture_valid 在 PID 伺服阶段为高，说明激发、台阶识别、PID 伺服和失锁重扫在硬件中按设计顺序执行。

VIO 参数配置界面如图 3-4 所示。(a)为 u_vio_control 中的扫描与 kick 参数，包括自动扫描使能与频率、扫描时间、kick 触发电压以及 AOM 基准、最低和最终电平；(b)为 u_vio_pid 中的 PID 与识别参数，包括台阶目标值与窗口、确认次数、PID 增益、反馈使能和窗口约束，同时可实时读取扣除偏置后的 PD 采样值、激光器调谐码和 PID 工作状态。参数修改后直接写入 FPGA，无需重新综合。图中为某次实验时的参数快照，仅显示了常用参数（其余参数可在面板中添加显示），与表 3-4 的 ILA 测试条件不同。





图 3-3　Vivado ILA 实测界面（触发条件：状态码=3）



（a）hw_vio_1：扫描与 kick 参数　　（b）hw_vio_2：PID 与识别参数

图 3-4　VIO 参数配置界面

为各模块编写了 9 组自检仿真平台，全部通过（表 3-3）。其中顶层集成平台覆盖重复捕获与失锁、扫描与 kick 重叠、窗外纠偏、clear 与复位、关闭反馈和自动回扫等情况，共 1830 项检查。

表 3-3　回归测试结果

测试平台	验证内容	结果
tb_control_regression	复位、参数快照、扫描与 kick、时间量化、自动回扫	66 项通过
tb_feedback_regression	P/I/D 运算、限幅、窗口确认、冻结与清除	69 项通过
tb_adc_capture_regression	250/25 MHz 抽取、符号扩展、跨域与复位	12463 项通过
tb_dac_regression	DDR 原语、跨域、通道、FRAME	53092 项通过
tb_pid_delay_regression	PID 启动延时与使能条件	通过
tb_capture_phase_regression	状态机 25 项；顶层集成 1830 项	通过
tb_vio_uart_regression	串口收发、VIO 隔离、按键与失锁复位	通过
test_vio_helpers	VIO 参数保存/恢复	50 项通过
test_io_timing_constraints	ADC/DAC 接口约束检查	通过

3.3　特性成果

本节给出系统功能与性能的测试结果。3.3.1 节为光学平台上的闭环运行，3.3.2～3.3.5 节为控制时序，数据来自控制域 ILA 一帧 8192 点记录（每点 40 ns，以 kick 上升沿为零点）以及示波器记录。

3.3.1　光学平台闭环运行

系统在光学实验平台上进行了闭环运行测试：Si_3N_4微腔芯片 TEC 温度 25.23 ℃，泵浦波长约 1550.24 nm，EDFA 输出功率约 200 mW；ILA 控制时序测试所用的参数见表 3-4。开启自动扫描后，系统按“扫描—kick—台阶识别—PID 伺服—失锁重扫”的顺序连续自动运行，无需人工干预；示波器记录的扫描、kick 及频梳功率台阶波形见 3.3.6 节，FPGA 内部的控制时序和 PID 运算由 ILA 记录，见 3.3.2～3.3.5 节。

为验证 power kicking 和 PID 在光路上的实际作用，在同一平台上用示波器分别记录了不施加 kick、施加 kick 但不进入 PID、kick 后进入 PID 三种条件下的频梳功率，以及台阶

消失后的自动重扫过程（3.3.6 节）。频梳功率台阶的维持时间由约 0.5 μs（无 kick）、约 3.2 μs（kick、无 PID）延长到≥24h（kick 后进入 PID 伺服）；台阶消失后系统自动撤销反馈并重新扫描，约 8.25 ms 后重新进入同一功率台阶。

当前版本系统的控制行为如下：开启自动扫描后，每轮约 20 ms（其中约 8 ms 为扫描结束后的等待），未捕获到台阶或捕获后失锁时立即重新扫描，中间不设等待；系统未设捕获超时和最大重试次数，会持续重试直至捕获成功。控制逻辑本身不统计尝试次数和激发时间，因此激发时间需在测试中由外部记录（如示波器或上位机计时），或在 RTL 中增加计数器后由 ILA 读出。需要说明，台阶识别以频梳功率是否落入目标窗口为依据，只能确认系统进入了目标功率台阶，不能区分单孤子与多孤子，单孤子态需借助光谱分析仪确认；激发成功率和激发时间的统计测试是下一步工作（见 4.1 节）。

3.3.2 全流程自动运行

表 3-4 控制时序测试条件

参数	取值	说明
激光扫描范围 / 时间	0→1500 mV / 10 ms	VIO 设置
kick 触发时激光调谐电压	约 1350 mV（码 29490）	ILA 读取
AOM 基准 / 最低 / 最终	500 / 300 / 1000 mV	ILA 读取
kick 下降 / 回升时间	200 ns / 1520 ns	ILA 读取
台阶目标 / 窗口半宽	5 mV / 5 mV（187 / 187 码）	ILA 读取
台阶确认次数 N	5	VIO 设置
Kp / Ki / Kd	256 / 8 / 0	VIO 设置
PID 启动延时 / 修正限幅	200 ns / 1000 码	VIO 设置

图 3-5 为 ILA 整帧记录。kick 前激光调谐码按扫描斜率缓慢上升，AOM 保持基准电平；到达触发电压后扫描停止并执行 kick，AOM 先降后升，PD 码迅速下降并落入目标窗口，系统进入 PID 伺服；约 5.8 μs 后 PD 超出窗口，系统撤销反馈，激光调谐码回到扫描起点 0，AOM 恢复基准电平，开始新一轮扫描，整个过程无人工操作。表 3-4 中扫描时间设为 10 ms，FPGA 按整数分频每 7 个控制周期使调谐码加 1，ILA 实测扫描斜率为 0.143 码/周期，与之一致，对应 0→1500 mV 满程实际用时约 9.17 ms。

需要说明，该帧主要用于验证控制时序和闭环逻辑：表 3-4 中台阶目标值与窗口半宽均取 5 mV，可在一个 ILA 缓存深度（8192 点，约 328 μs）内完整记录扫描、kick、台阶识别、PID 启动、失锁和重扫的全过程。该组参数下窗口为 0～374 码，下限即零光功率，仅适用于时序验证；实际激发测试中窗口下限应高于零点和噪声水平。该帧中 PID 仅维持约 1.44 μs（第 4096～4132 点），是这一调试条件下的结果，不代表系统的长期伺服性能；长期伺服性能有待进一步统计测试（见 4.1 节）。




图 3-5　ILA 整帧记录：扫描—kick—台阶识别—PID—失锁重扫

3.3.3　台阶识别与 PID 启动时序

图 3-6 为 kick 前后 9 μs 的局部波形，背景色分别表示 SCAN、CAPTURE 和 PID_FEEDBACK 阶段，空心圆为有效 PD 样本，关键事件见表 3-5。kick 后 5 个周期（200 ns）delay_done 置位，与设定的启动延时一致；kick 后 2.20～4.24 μs 内，PD 有效样本依次为 70、110、146、142、210，连续 5 点落入 0～374 码窗口；第 5 个入窗样本出现在第 4093 点，下一周期（第 4094 点）台阶成立、PID 使能置位，即台阶确认到 PID 启动仅需 1 个控制周期。第 4095 点 capture_valid 置高，第 4096 点状态码变为 3；状态码由 capture_phase_status 模块寄存输出，仅供观测，较 PID 使能滞后 2 个周期，不影响控制时序。




图 3-6　台阶识别、PID 启动与失锁重扫局部波形

表 3-5　ILA 关键事件及相对时间

事件	样本编号	相对 kick 时间
kick 上升，扫描停止	3987	0
状态码 1→2	3988	0.04 μs
启动延时到达	3992	0.20 μs
kick 结束	4030	1.72 μs
连续 5 点入窗，台阶成立，PID 使能	4094	4.28 μs
状态码 2→3	4096	4.36 μs
首次 PID 修正+29 码	4107	4.80 μs
PID 修正更新为+162 码	4120	5.32 μs
有效样本超出窗口（PD=−378）	4132	5.80 μs
PID 使能撤销	4133	5.84 μs
发出重扫请求，状态码 3→1	4134	5.88 μs
重新进入扫描，修正量清零	4135	5.92 μs

整帧共有 640 个有效 PD 样本，相邻间隔为 12 个周期（128 次）或 13 个周期（511 次），平均 511.99 ns，与每 128 个 ADC 周期抽取一次的理论值 512 ns 一致，说明跨时钟域采样连续、无丢样。

3.3.4　PID 运算正确性验证

PID 启动后共更新 3 次。将 ILA 记录的 PD 码代入式（2-7）～（2-9），取 Kp=256、

Ki=8、Kd=0 复算，结果见表 3-6，复算值与 ILA 实测值完全一致。前两次修正使激光调谐码由 29490 变为 29519 和 29652。第 3 次更新发生在超出窗口的样本上，内部修正量为 588，但 PID 使能已在下一周期撤销，该值没有输出到 DAC，调谐码回到扫描基准。

表 3-6　PID 定点运算复算与实测对比

样本	PD 码	误差 e	Kp·e	积分 I	复算 u	实测 u	调谐码
4106	158	29	7424	232	29	29	29519
4119	30	157	40192	1488	162	162	29652
4132	−378	565	144640	6008	588	588	29490*

注：u = ⌊ (Kp·e + I)/256⌋ ；*PID 使能已撤销，修正量未输出。

3.3.5　失锁检测与自动重扫

由表 3-5，第 4132 点样本超出窗口后，第 4133 点 PID 使能撤销，第 4134 点发出重扫请求，第 4135 点激发模块回到扫描状态，PID 修正量清零，调谐码回到扫描起点。从失锁到发出重扫请求为 80 ns，到重新开始扫描为 120 ns，积分、误差和窗口计数同时清零，下一轮激发不受上一轮状态影响。需要说明，上述 80 ns 和 120 ns 从控制域判定样本出窗的时刻起算；计入 ADC 抽取间隔（最长 512 ns）和跨时钟域延迟（约 280～320 ns）后，从功率实际出窗到重新开始扫描的总延迟不超过约 0.95 μs（未计 PD 响应时间）。

上述为 FPGA 内部的逻辑时序。在光路上，孤子台阶消失后从重新扫描到重新进入台阶的完整过程由示波器记录，见 3.3.6 节图 3-9。

3.3.6　示波器观测结果与对应解决难点

示波器以 40 ns 采样间隔记录了约 20 ms 的完整扫描周期（图 3-7）。CH2 为激光调谐电压，从 0 线性扫描至约 1.4 V 后保持并回扫，周期约 20 ms，对应 50 Hz 的自动重扫频率；CH1 为 AOM 驱动电压。扫描过程中 CH4 频梳功率在 kick 前约 2.5 ms 开始上升，kick 时刻频梳功率与透射功率同时跳变。




图 3-7　约 20 ms 时间窗口内的四通道电压

图 3-8 对比了三种条件下 kick 附近的 AOM 驱动电压（CH1）与频梳功率（CH4），三组记录在同一光学平台上用相同示波器设置得到。（a）不施加 power kicking 时，AOM 保持 0.5 V 基准电平，频梳功率在扫描进入台阶区后只维持约 0.5 μs 即降到背景电平，与孤子形成时热效应导致其迅速湮灭的现象一致[3,4]。（b）施加 kick 但不进入 PID 时，AOM 先降后升（最低约 0.35 V），约 1.5 μs 内线性回升到 1.0 V，与 ILA 中 AOM 码及表 3-4 的 kick 回升时间一致；频梳功率台阶延长到约 3.2 μs，随后仍降到背景电平。（c）kick 后进入 PID 伺服时，频梳功率保持在约 0.0485 V 的台阶电平上，并可稳定保持≥24h；图中蓝框标出小窗所放大的区间（为便于辨认，框宽已放大显示），小窗放大了 kick 前后约 10 μs，频梳功率在 kick 后同样先降到约 0.043 V，随后约 2 μs 内回升到约 0.048 V 并稳定在该电平，而不像（b）那样在约 3 μs 后消失，比仅施加 kick 时延长约十个数量级；期间 AOM 始终保持 1.0 V 最终电平，激光调谐电压（CH2）出现约 16 mV 峰峰值的缓慢变化，与 PID 只修正激光调谐通道、AOM 执行独立程控波形的设计一致。




图 3-8　三种条件下的 AOM 驱动电压与频梳功率台阶对比

图 3-9 为孤子台阶消失后的自动恢复过程（记录约 20 ms，采样间隔 0.16 μs）。kick 后频梳功率进入约 0.0487 V 的台阶并由 PID 伺服，约 2.0 ms 后孤子未能维持、台阶消失；系统随即撤销反馈，AOM 回到 0.5 V 基准电平，激光调谐电压在约 20 μs 内回到扫描起点并重新开始扫描。从起点扫描到触发电压用时约 8.25 ms，与 3.3.2 节按整数分频推算的约 8.26 ms（满程约 9.17 ms×1350/1500）一致；随后再次执行 kick，频梳功率回到同一台阶电平（约 0.0485 V），并持续稳定保持（≥24h）。图中两个蓝框标出小窗所放大的区间（为便于辨认，框宽已放大显示），两个小窗分别放大了台阶消失和再次 kick 前后的μs 级过程：台阶消失时，频梳功率在约 1 μs 内由台阶电平降到背景电平；再次 kick 后，频梳功率先降到约 0.043 V，随后约 3～4 μs 内回升并稳定在台阶电平，与图 3-8(c)的过程一致。整个过程无人工干预。ILA 给出了 FPGA 内部从判定出窗到重新扫描的 ns 级时序（3.3.5 节），示波器则给出了光路上从台阶消失到重新进入台阶约 8.25 ms 的完整周期，该时间主要由一次扫描的时长决定。需要说明，示波器只能确认系统重新进入了同一功率台阶，不能区分单孤子与多孤子。




图 3-9　台阶消失后的自动重扫与重新捕获（约 20 ms）

至此，第一部分提出的三大难题均已得到解决。各难题对应的技术方案及支撑实验结果如下。

（1）孤子激发困难。对应的技术方案是 FPGA 程控激发算法：在 25 MHz 控制时钟下同步生成激光扫描斜坡、AOM power kicking 波形、扫描停止时刻和 PID 启动延时，时序分辨率 40 ns；kick 后在设定窗口内检测功率台阶，确认孤子形成后再开启反馈，避免 kick 瞬态期间误动作。实验结果见图 3-8(a)(b)：不施加 kick 时，孤子台阶仅维持约 0.5 μs 便迅速湮灭；施加 kick（不进入 PID）后，台阶延长到约 3.2 μs，说明程控 kick 有效抵消了孤子形成瞬间的热失谐，解决了孤子难以激发的问题。

（2）孤子稳定困难。对应的技术方案是 FPGA 数字 PID 伺服控制：ADC 数据在 250 MHz 域抽取后送入控制域，PID 每 512 ns 更新一次；PID 只作用于激光调谐电压，AOM 独立执行程控波形，频率反馈与功率控制相互解耦。实验结果见图 3-8(c)：kick 后进入 PID 伺服，孤子台阶由微秒量级延长到≥24h，比仅施加 kick 时提高约十个数量级；期间 AOM 固定在 1.0 V，只有激光调谐电压存在小幅缓慢变化，符合 PID 只调节激光调谐通道、AOM 执行程控波形的设计，实现了孤子的稳定保持。

（3）失锁复锁困难。对应的技术方案是孤子功率监控与失锁恢复算法：PID 工作期间持续比较孤子功率与目标窗口，失锁后 40 ns 内撤销 PID、80 ns 内发出重扫请求，同时清零积分、历史误差和修正量，120 ns 内重新开始扫描，随后重新执行 kick。实验结果见图 3-9：孤子台阶消失后，系统自动撤销反馈，AOM 回到基准电平，激光调谐电压回到扫描起点并重新扫描，再次执行 kick 后重新进入同一功率台阶，全程无人工干预。其中 ILA 给出了 FPGA 内部的纳秒级时序，示波器测得光路上完整的重新捕获周期约 8.25 ms，与按扫描参数推算的结果一致，实现了失锁后的快速自动复锁。

3.3.7 指标汇总

表 3-7 功能与性能指标汇总

指标	设计值	实测值	结论
时序分辨率	40 ns	40 ns	达标
功率反馈更新周期	512 ns	511.99 ns	达标
PID 启动延时	200 ns	200 ns	达标
台阶确认→PID 启动	≤1 周期	1 周期（40 ns）	达标
PID 运算正确性	与定点模型一致	3/3 一致	达标
失锁→重扫请求	—	80 ns	—
失锁→重新扫描	—	120 ns	—
台阶维持时间（无 kick）	—	约 0.5 μs	—
台阶维持时间（kick，无 PID）	—	约 3.2 μs	—
台阶维持时间（kick+PID）	—	≥24h	—
台阶消失→重新进入台阶	一次扫描（约 8.26 ms）	约 8.25 ms	一致

第四部分 总结

4.1 可扩展之处

（1）提高反馈带宽：缩短抽取间隔或采用多点平均，并将 PID 运算流水线化，使更新周期进一步缩短；将参数换算这一关键路径改为多周期或流水线计算，为提高控制时钟频率留出余量。

（2）提高识别可靠性：增加出窗滞回、多次出窗确认和捕获超时，减少噪声引起的误判；结合频梳功率的方差和透射功率的一阶差分判断孤子数目，提高单孤子识别准确率。

（3）完善系统集成：启用已预留的串口协议，开发独立上位机软件；将 EDFA 功率、TEC 温度纳入 FPGA 统一控制，进一步实现整机化封装。

（4）多通道扩展：利用 FPGA 剩余资源同时控制多个微腔，用于双光梳测距和双光梳光谱系统。

（5）完善性能统计：在 RTL 中加入尝试计数、激发计时和捕获超时，并结合光谱分析

仪对单孤子进行确认，完成激发成功率、激发时间、长期稳定性和失锁恢复时间的统计测试。

4.2 心得体会

这次比赛是我们第一次把 FPGA 用到真实的光学实验中。开始时我们对孤子激发的理解只是“扫一下、踢一下”，实际调试才发现问题主要在时间上：孤子台阶只有几微秒，靠人眼看示波器来不及反应，多台仪器之间的触发也很难每次一致。把扫描、kick 和反馈放到 FPGA 的同一个时钟下之后，这些时序就可以精确设计和重复了。

开发中印象最深的是时钟域和更新节拍的问题。ADC 工作在 250 MHz、控制逻辑在 25 MHz，多位数据如果直接跨时钟域，可能采到正在变化的值，所以我们改成只同步 1 位 toggle、数据先保持再读取的结构，并写了专门的仿真平台验证。PID 也是类似的情况：PD 样本每 512 ns 才更新一次，如果每个 40 ns 控制时钟都积分，同一个样本会被累加十几次。改成只在新样本到来时更新后，PID 的行为才和公式对应，后来也能用 ILA 数据逐项复算 PID 结果。

另一个体会是要重视可观测性。闭环出问题时很难判断是参数、算法还是光路的原因，所以我们加了只读的状态机和控制域 ILA，用状态码触发采集，每次都能抓到进入 PID 的时刻，从 ILA 波形上可以清楚看到台阶识别、PID 启动、失锁和重扫的先后关系，据此可以有针对性地调整目标值、窗口和 PID 增益等参数。

在团队合作上，我们两人分工完成光路调试和 FPGA 开发，经常把示波器现象和 ILA 波形对照分析，逐渐形成了“实验现象—仿真复现—修改 RTL—回归验证”的工作方式。为了防止参数丢失和工程损坏，还编写了 VIO 参数保存恢复脚本和工程重建脚本。

通过这次比赛，我们掌握了高速 ADC/DAC 接口、跨时钟域设计、定点运算和在线调试等 FPGA 开发技能，也完整经历了从提出问题、设计方案到实验验证和迭代改进的过程。后续我们将用当前系统完成激发成功率和长期稳定性的统计测试，并在 RTL 中加入尝试计数、激发计时和捕获超时，使这些指标可以由系统自身记录。

第五部分 参考文献

[1] HERR T, BRASCH V, JOST J D, et al. Temporal solitons in optical microresonators[J]. Nature Photonics, 2014, 8(2): 145-152.

[2] DEL'HAYE P, SCHLIESSER A, ARCIZET O, et al. Optical frequency comb generation from a monolithic microresonator[J]. Nature, 2007, 450(7173): 1214-1217.

[3] BRASCH V, GEISELMANN M, PFEIFFER M H P, et al. Bringing short-lived dissipative Kerr soliton states in microresonators into a steady state[J]. Optics Express, 2016, 24(25): 29312-29320.

[4] CARMON T, YANG L, VAHALA K J. Dynamical thermal behavior and thermal self-stability of microcavities[J]. Optics Express, 2004, 12(20): 4742-4750.

[5] YI X, YANG Q F, YANG K Y, et al. Active capture and stabilization of temporal solitons in microresonators[J]. Optics Letters, 2016, 41(9): 2037-2040.

[6] KIPPENBERG T J, GAETA A L, LIPSON M, et al. Dissipative Kerr solitons in optical microresonators[J]. Science, 2018, 361(6402): eaan8083.

[7] GUO H, KARPOV M, LUCAS E, et al. Universal dynamics and deterministic switching of dissipative Kerr solitons in optical microresonators[J]. Nature Physics, 2017, 13(1): 94-102.

[8] STONE J R, BRILES T C, DRAKE T E, et al. Thermal and nonlinear dissipative-soliton dynamics in Kerr-microresonator frequency combs[J]. Physical Review Letters, 2018, 121(6): 063902.

[9] SHEN B, CHANG L, LIU J, et al. Integrated turnkey soliton microcombs[J]. Nature, 2020, 582(7812): 365-369.

[10] MARIN-PALOMO P, KEMAL J N, KARPOV M, et al. Microresonator-based solitons for massively parallel coherent optical communications[J]. Nature, 2017, 546(7657): 274-279.

[11] SUH M G, YANG Q F, YANG K Y, et al. Microresonator soliton dual-comb spectroscopy[J]. Science, 2016, 354(6312): 600-603.

[12] TROCHA P, KARPOV M, GANIN D, et al. Ultrafast optical ranging using microresonator soliton frequency combs[J]. Science, 2018, 359(6378): 887-891.

[13] LIU J, LUCAS E, RAJA A S, et al. Photonic microwave generation in the X- and K-band using integrated soliton microcombs[J]. Nature Photonics, 2020, 14(8): 486-491.

[14] Analog Devices. AD9643: 14-Bit, 170 MSPS/210 MSPS/250 MSPS, 1.8 V Dual Analog-to-Digital Converter Data Sheet[Z]. Norwood: Analog Devices.

[15] Analog Devices. AD9122: Dual, 16-Bit, 1230 MSPS, TxDAC+ Digital-to-Analog Converter Data Sheet[Z]. Norwood: Analog Devices.

[16] AMD. UltraFast Design Methodology Guide for FPGAs and SoCs (UG949)[Z]. San Jose: AMD, 2024.

[17] AMD. Vivado Design Suite User Guide: Programming and Debugging (UG908)[Z]. San Jose: AMD, 2024.