VHDL Assignment-1

NOT Gate 구현 및 시뮬레이션

학과: 로봇공학과 | 학번: 2023050146 | 이름: 김태수

1. 실험 목적

본 과제의 목적은 VHDL을 이용하여 NOT Gate를 구현하고, Logisim-evolution과 Questa를 연동하여 해당 회로의 동작을 확인하는 것이다.

NOT Gate는 입력 값의 반대 값을 출력하는 기본 논리 게이트이다. NOT Gate의 진리표는 다음과 같다.

입력 a	출력 y
0	1
1	0

2. VHDL 코드


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity not_gate is
    Port (
        a : in STD_LOGIC;
        y : out STD_LOGIC
    );
end not_gate;

architecture Behavioral of not_gate is
begin
    y <= not a;
end Behavioral;
```

위 코드에서는 입력 신호 a를 NOT 연산한 값을 출력 신호 y에 전달하도록 구현하였다.

3. Logisim 회로 구성





[그림 1 : Logisim-evolution 회로 전체 화면]

작성한 VHDL 파일을 Logisim-evolution에 VHDL Entity로 불러온 후, 입력 핀 a와 출력 핀 y를 연결하였다. 이후 Questa VHDL Simulator를 활성화하여 회로를 시뮬레이션하였다.

4. 시뮬레이션 결과

4.1 입력 a = 0







[그림 2, 3 : 입력 a = 0, 출력 y = 1인 시뮬레이션 화면]

입력 a에 0을 입력하였을 때 출력 y가 1로 나타나는 것을 확인하였다.

4.2 입력 a = 1





[그림 4, 5 : 입력 a = 1, 출력 y = 0인 시뮬레이션 화면]

입력 a에 1을 입력하였을 때 출력 y가 0으로 나타나는 것을 확인하였다.

5. 결과 및 고찰

VHDL을 이용하여 NOT Gate를 구현하고, Logisim-evolution과 Questa를 이용하여 시뮬레이션 하였다. 입력이 0일 때 출력이 1이 되고, 입력이 1일 때 출력이 0이 되는 것을 확인하였다. 이를 통해 작성한 VHDL 코드가 NOT Gate의 논리 동작을 정상적으로 수행하는 것을 확인할 수 있었다.