面向 PCB 设计的大语言模型闭环验证引擎

A Closed-Loop Verification Engine for LLM-Assisted PCB Design

【作者姓名】1，【合作者姓名】2，【指导教师姓名】1

（1. 吉林大学 仪器电气学院，长春 130012；2.【第二单位】）

摘　要：大语言模型（LLM）正在进入印制电路板（PCB）辅助设计领域，但其生成建议中的幻觉问题——虚构非标称器件参数、给出违反载流与耐压等物理约束的危险变更——使其难以直接用于真实设计。针对这一问题，本文提出并实现了一个面向 PCB 设计的 LLM 闭环验证引擎：LLM 生成的 BOM 变更建议必须经过由 68 条规则构成的设计规则检查（DRC）引擎复检，未通过的建议携带结构化修正反馈（新违规清单、修法指引与撤销语义）驱动 LLM 迭代修正，最多 3 轮；物理约束类判定由 IPC-2221/IPC-2141 标准公式在本地确定性计算，不依赖 LLM；在此基础上，五个领域审查智能体（电源完整性、信号完整性、热管理、电磁兼容、可制造性）并行复审并输出六维评分。在 79 个立创开源平台真实设计、395 条建议的实验中：BOM 变更建议收敛率 94.2%，平均迭代 1.14 轮；blocking 级新增违规消除率 100%，其中 39 条危险建议被整体撤销；程序化缺陷注入 280 次检出率 95.7%；多智能体审查平均评分 94.2。结果表明，以确定性规则引擎为外部反馈源的闭环机制能够在 PCB 设计域有效抑制 LLM 幻觉，为 LLM 深度参与 PCB 设计提供了一条可落地的可信化路径。

关键词：印制电路板；大语言模型；设计规则检查；闭环验证；多智能体系统；幻觉抑制

Abstract: Large language models (LLMs) are entering the domain of printed circuit board (PCB) design assistance, yet hallucinations in their suggestions, such as fabricated non-standard component parameters and dangerous changes violating current-carrying or voltage-rating constraints, prevent direct use in real designs. This paper proposes and implements a closed-loop verification engine for LLM-assisted PCB design: every LLM-generated BOM change must pass re-examination by a design rule checking (DRC) engine of 68 rules; failed suggestions are returned to the LLM with structured correction feedback (violation list, fixing guidance, and revert semantics) for iterative refinement within three rounds; physics-constrained judgments are computed deterministically from IPC-2221/IPC-2141 standard formulas without LLM involvement; five domain review agents (power integrity, signal integrity, thermal, EMC, and manufacturability) then perform parallel re-review with a six-dimension score. On 79 real open-source designs with 395 suggestions, the engine achieves a 94.2% convergence rate for BOM-changing suggestions with an average of 1.14 iterations, a 100% elimination rate of blocking-level newly introduced violations (39 dangerous suggestions fully reverted), a 95.7% detection rate over 280 programmatic defect injections, and a mean multi-agent score of 94.2. The results show that a closed loop with a deterministic rule engine as the external feedback source effectively suppresses LLM hallucinations in the PCB domain.

Key words: printed circuit board; large language model; design rule checking; closed-loop verification; multi-agent system; hallucination suppression

1 引言

印制电路板（Printed Circuit Board, PCB）是电子系统的物理载体，其设计质量直接决定产品的电气性能、可靠性与可制造性。近年来，以立创 EDA 为代表的免费云端 EDA 工具与活跃的开源硬件社区大幅降低了 PCB 设计门槛，大量学生、创客与中小团队得以独立完成从原理图到布局布线的全流程设计。然而设计门槛的降低并未同步降低审查门槛：商用 EDA 的 DRC（Design Rule Checking）集中于间距、线宽等几何制造规则，而器件选型是否合规、去耦网络是否完整、保护电路是否缺失等电路语义层面的审查，仍然高度依赖有经验工程师的人工复核，成为开源硬件设计质量的突出短板。

大语言模型（Large Language Model, LLM）凭借广泛的电子学知识与自然语言交互能力，为自动化设计审查提供了新的可能：用户以口语化中文描述需求，LLM 即可生成器件替换、参数调整、网络增删等结构化设计建议。但 LLM 的幻觉问题在物理设计域尤为危险：模型可能虚构不存在的标准电阻值或封装，推荐耐压不足的电容，甚至建议删除 TVS 保护器件或以过细走线承载大电流。此类建议一旦未经校验直接进入设计，后果是板卡烧毁、认证失败等真实物理损失。已有研究表明，LLM 在缺乏外部反馈的情况下难以通过自我反思可靠纠错[6]，因此让 LLM 安全参与 PCB 设计的关键，在于为其配备确定性的外部验证器并构成修正闭环。

现有 LLM 辅助 EDA 的研究主要面向 IC 设计流程：ChipNeMo 通过领域适配增强 LLM 的芯片设计问答与脚本生成能力[2]，ChatEDA 以 LLM 为控制器编排 EDA 工具完成 RTL 到 GDSII 流程[3]，EDAid 则用多个领域微调模型协作生成流程脚本[4]。这些工作的验证环节依赖成熟 IC 工具链，其经验难以直接迁移到 PCB 级：PCB 设计数据异构（BOM、网表、几何多源并存），审查规则体系以 IPC 标准与器件语义为主而非 IC 工艺 DesignRule，且 LLM 在 PCB 域的产出形态是建议级的 BOM/参数变更而非可执行脚本，缺少与之配套的验证-反馈-修正闭环机制。

针对上述空白，本文提出并实现了一个面向 PCB 设计的 LLM 闭环验证引擎，主要贡献包括三方面：（1）闭环验证架构：将 LLM 建议生成与本地 DRC 规则引擎（68 条）构成建议-检查-反馈-修正的迭代闭环，并提出以 blocking 级新增违规消除率与收敛轮次为核心的量化评估体系；（2）电路计算增强验证：载流能力、特征阻抗、降额等物理约束按 IPC-2221/IPC-2141 标准公式在本地确定性计算，零 LLM 依赖，从机制上排除该类幻觉；（3）多智能体协同审查：五个领域审查智能体对通过闭环的建议进行并行复审，输出六维评分雷达图，为设计质量提供整体画像。在 79 个真实开源设计、395 条建议的大规模实验中，各项指标均达到预期目标，验证了该架构的有效性。

2 相关工作

2.1 大语言模型在 EDA 中的应用

LLM 与 EDA 的结合是近两年的研究热点[1]。NVIDIA 的 ChipNeMo 在通用 LLM 基础上进行领域继续预训练与适配，在工程聊天问答与脚本生成任务上超过通用模型[2]。ChatEDA 构建了以 LLM（AutoMage）为核心的自主智能体，将 EDA 工具作为执行器，通过任务规划与多轮工具交互完成设计流程自动化[3]。EDAid 提出发散思考、共同目标的多智能体协作范式，使用领域微调的 ChipLlama 系列模型协作生成 EDA 流程脚本，在脚本质量与可靠性上取得显著提升[4]。这些工作验证了 LLM 参与电子设计的可行性，但均以 IC 流程脚本为产出物、以 IC 工具链为验证器。在 PCB 层面，立创 EDA 等商用工具已开始引入 AI 问答与辅助生成能力[16]，但总体仍以直接生成或问答为主，缺少面向建议级变更的验证闭环，正是本文要填补的位置。

2.2 LLM 幻觉缓解与迭代修正

针对 LLM 幻觉与错误输出，主流思路可分为三类。其一为提示与解码策略，如思维树（Tree of Thoughts）通过在思维树上搜索改进复杂推理[9]；其二为自我修正，Self-Debug 让模型依据自身执行反馈迭代修正代码[7]，Reflexion 以语言化的强化信号记忆历史失败[8]；其三为多智能体协作，通过角色分工与相互评审提升可靠性[10]。然而 Huang 等人系统实验表明，LLM 在没有外部可靠反馈的情况下难以真正自我纠错，所谓的自我修正收益往往来自提示诱导[6]。这指向一个明确结论：可靠的修正闭环必须引入外部确定性验证源。在代码域该验证源是编译器与测试，在 PCB 设计域，本文将其落实为 DRC 规则引擎与 IPC 标准物理计算，并以 ReAct 式推理-行动循环[11]组织 LLM 与验证器之间的交互。

2.3 设计规则检查与标准计算

DRC 是 EDA 的传统支柱，商用工具已高度成熟，但传统 DRC 以布线几何与制造规则为主，不覆盖器件参数语义（如电容耐压降额、电感饱和电流）。PCB 级的物理设计约束由 IPC 标准体系规定：IPC-2221 给出了印制板通用设计要求，其载流能力公式将线宽、铜厚、温升与允许电流联系起来[12]；IPC-2141 给出了受控阻抗电路板的设计指南，提供微带线等典型结构的特征阻抗计算式[13]。本文将这些标准公式实现为本地确定性计算模块，与规则引擎共同构成 LLM 建议的外部验证器，并以 BERT 类预训练语言模型[5]承担中文意图识别，实现本地小模型与云端 LLM 的混合推理架构。

3 闭环验证引擎设计

3.1 总体架构

引擎总体架构如图 1 所示，自上而下分为五层。输入层接收立创 EDA 工程文件（原理图、BOM 与 PCB 几何数据）及用户的中文自然语言请求；解析层将工程解析为统一的 PCB 数据模型（器件清单、网络关联、几何与叠层信息），并由本地部署的 BERT 类小模型完成意图识别，将请求分流为设计审查与知识问答两类，仅前者进入验证流程，后者由 LLM 结合知识库直接作答。核心层为闭环验证引擎：LLM 建议引擎生成的 BOM 变更建议先经结构化解析与危险操作预检（如删除保护器件、载流不匹配等模式），再交由 DRC 规则引擎复检；复检引入的新违规将通过结构化修正反馈回传 LLM 迭代修正，通过复检的建议方可进入下游。审查层由五个领域智能体并行复审，输出层汇聚六维评分雷达图与结构化审查报告（违规清单、修正记录、采纳建议）。

该架构遵循两条设计原则。其一是守门语义：任何 LLM 建议在通过 DRC 复检之前不得进入设计数据，验证失败的建议可被部分或整体撤销，使 LLM 的错误输出被隔离在真实设计之外。其二是本地与云端混合：意图识别、规则检查与物理计算全部在本地毫秒级完成且结果确定，仅建议生成与修正两个环节调用云端 LLM，既控制了时延与成本，也保证了验证环节本身不受 LLM 幻觉影响。




图 1　闭环验证引擎总体架构

3.2　规则体系

规则引擎共实现 68 条规则，按检查对象分为三个模块：器件参数类 37 条（BOM 模块），检查电容耐压降额、电阻功率降额、电感饱和电流、非标称参数值封装一致性等；几何类 21 条，检查走线宽度、板边间距、差分对间距、安装孔禁区等；布局类 10 条，检查去耦电容距离、晶振布局、温度敏感元件布局等。规则体系构成如表 1 所示。

工程实践中，规则进一步区分为判定类与提示类两级：判定类规则（51 条）对当前板卡构成可证伪的判定，其检出可直接用于统计精确率；提示类规则（17 条，如 PDN 目标阻抗分析、丝印可读性）在缺少网络关联等数据时只输出设计提示，不构成检出能力。这一区分避免了高频泛报的提示类规则稀释验证信号，保证反馈给 LLM 的每条违规都有明确语义。每条违规输出三元组（规则名、严重度、修法指引），严重度分为 error、warning、info 三级，其中 error 与 warning 合称 blocking 级，构成闭环收敛的判定基础，修法指引则直接进入修正反馈提示。

表 1　DRC 规则体系构成

规则模块	条数	典型规则	示例违规语义
器件参数类（BOM）	37	电容耐压降额、电阻功率降额、电感饱和电流、参数范围	器件参数违反物理约束或非标称值
几何类	21	电源线载流、走线宽度、板边间距、差分对间距	几何尺寸违反制造与载流约束
布局类	10	去耦电容距离、晶振布局、温度敏感元件布局	布局位置违反设计准则
合计（判定类 51 / 提示类 17）	68	严重度：error / warning / info	——

3.3　闭环验证算法

闭环验证以单条建议为单位执行。给定原始 BOM 与建议变更集，流程如下：（1）预检：对明显危险的操作模式（删除 ESD 保护器件、以细走线承载大电流等）先行拦截；（2）应用与复检：将变更集应用到 BOM 副本，运行完整 DRC 得到违规集合，与基线违规比对得到新增违规；（3）收敛判定：若满足收敛条件则建议通过，否则构造结构化修正反馈回传 LLM；（4）迭代：LLM 依据反馈修正变更集（含部分或全部撤销），重复（2）～（3），迭代上限 3 轮。

收敛判定同时要求无新增规则违规与设计评分不劣化。记应用变更后的违规集合中新增违规数为 N，基线设计评分为 S，修正后评分为 S′，容差为 τ（取 2.0 分），收敛条件为：

$$N\mathrm{new}(V') = 0 \quad \text{且} \quad \Delta S = S - S' \le \tau \tag{1}$$

其中新增违规按规则名与基线集合比对过滤，避免把设计固有问题计入建议的责任。评分守门项补充了规则名过滤的盲区：某些变更不触发新规则但会劣化整体设计质量（如批量替换为劣质参数组合），由启发式设计评分器的下降幅度拦截。

幻觉抑制效果以 blocking 级新增违规消除率度量。记某条建议首轮复检引入的 blocking 级新增违规数为 B1，末轮为 Bf，消除率定义为：

$$HE = (B_1 - B_f) / B_1 \times 100\% \tag{2}$$

当首轮即无 blocking 级新增违规（B1=0，含纯分析类建议）时 HE 记为 100%。结构化修正反馈是闭环收敛的关键设计，包含四类信息：本轮全部新增违规及其修法指引；同规则基线与修正后的触发对比；撤销语义（LLM 可以输出空变更集表示全部撤销，也可以撤销部分条目）；以及允许重加条目的补录操作。反馈中显式给出迭代历史摘要，避免 LLM 重复尝试已失败的策略。工程验证表明，缺少修法指引或撤销语义时，未收敛用例的违规数会在后续轮次中原地不动；这两项设计是收敛率从早期实验的约五成提升至 94%的决定性因素。

3.4 电路计算增强验证

纯规则匹配无法覆盖的物理约束由标准公式计算模块补齐，该模块完全独立于 LLM，输出具有确定性。载流能力按 IPC-2221 计算[12]：对截面积为 A（mil²）的铜导体，允许电流为

$$I = k \cdot (\Delta T)^{0.44} \cdot (A)^{0.725} \tag{3}$$

其中 ΔT 为允许温升（℃），k 为层系数（外层 0.048、内层 0.024）。例如 0.5mm 宽、1oz 铜厚（35μm）的外层走线截面积约 27mil²，在 10℃温升下允许电流约 1.4A；若 LLM 建议以该走线承载 3A 电流，模块将立即判定违规并回传载流不足的修正指引。特征阻抗按 IPC-2141 微带线公式计算[13]：

$$Z_0 = 87 / \sqrt{(\varepsilon_r + 1.41)} \cdot \ln[5.98h / (0.8w + t)] \tag{4}$$

其中 εr 为板材相对介电常数，h 为介质厚度，w 为线宽，t 为铜厚。阻抗失配、耐压降额、饱和电流等判定同理。将物理约束交由确定性公式而非 LLM 判断，是该引擎从机制上消除一类幻觉的根本手段：无论 LLM 如何生成建议，违反 IPC 约束的变更都不可能通过复检。

3.5 多智能体协同审查

通过闭环验证的建议进入多智能体审查层。五个领域审查智能体（表 2）各自以领域专家角色审视设计，并行执行：电源完整性审查师关注去耦网络、电源滤波与 PDN 合理性；信号完整性审查师关注高速信号、阻抗匹配与串扰；热管理审查师关注发热器件布局与散热路径；电磁兼容审查师关注滤波、屏蔽与环路面积；可制造性审查师关注封装、丝印与工艺适配。各智能体输出结构化发现（问题、位置、严重度、建议），合成器将其与 DRC 结果、BOM 统计聚合为电源、信号、热、电磁兼容、可制造性、成本六个维度的评分并输出雷达图，同时给出综合评分与等级。多智能体层不阻断建议（守门由闭环层完成），其价值在于提供超出规则体系覆盖面的整体质量画像与改进方向。

表 2　领域审查智能体

智能体	审查维度
电源完整性审查师	去耦网络完整性、电源滤波、多电源域、PDN 合理性
信号完整性审查师	高速信号完整性、阻抗匹配、串扰与回流路径
热管理审查师	发热器件识别、热敏感器件布局、散热路径
电磁兼容审查师	EMI 滤波、环路面积、屏蔽与接地策略
可制造性审查师	封装工艺、丝印可读性、测试与装配友好性

4 实验与结果

4.1 实验设置

实验数据集来自立创开源平台的 79 个真实开源工程，覆盖 MCU 与 SoC 开发板、核心板、功能扩展与转接板、电源类及应用整机等常见板卡形态，经解析归一化为统一 PCB 数据模型后进入实验框架。实验按三个阶段执行：阶段 A 对每个设计运行纯 DRC 基线检查（不调用 LLM）；阶段 B 执行闭环验证，实验框架以三类典型设

计请求驱动每设计 5 条建议（1 条安全检查类、2 条危险变更类、2 条优化改进类，如移除全部 100nF 去耦电容、将电源走线加宽并补充去耦组合等），LLM 据此生成结构化 BOM 变更并进入闭环，共 395 条；阶段 C 对每设计执行多智能体审查。另设阶段 D 程序化缺陷注入：向 BOM 注入五类已知缺陷（移除去耦电容、改为非标电阻值、删除 TVS/ESD 保护二极管、电容耐压不足、删除晶振负载电容），检验规则引擎的独立检出能力。

实验环境为 Windows 桌面环境，DRC 引擎与物理计算在本地 CPU 执行，建议生成与修正调用云端 GLM 系列对话模型[14]，意图识别使用本地 ONNX 量化小模型。评估指标包括：BOM 变更建议收敛率（产生变更的建议中满足式(1)的比例）、平均迭代轮次、blocking 级新增违规消除率（式(2)）、多智能体综合评分（百分制）与缺陷注入检出率。全量实验共执行 973 次 LLM 调用、消耗约 211 万 tokens，闭环验证阶段总耗时 126.2 分钟。

4.2 DRC 基线

79 个设计的 DRC 基线共检出 1513 条违规，平均每板 19.2 条，其中 error 级 41 条、warning 级 325 条、info 级 1147 条，严重度分布如图 2 所示（按设计展开）。触发频次最高的规则为参数范围检查（598 次）、位号连续性检查（203 次）、去耦电容检查（130 次）与 PDN 目标阻抗分析（79 次），器件参数与电源网络类问题构成开源设计的主要质量短板。DRC 单板平均耗时 77.1ms（最大 1.41s），满足闭环内多次复检的实时性要求。




图 2　79 个设计的 DRC 基线违规严重度分布

4.3　闭环验证结果

395 条建议的闭环验证结果汇总于表 3：388 条通过验证（98.2%），其中 120 条提出了非空变更集，113 条在迭代上限内收敛，BOM 变更建议收敛率 94.2%；经预检与校验后 81 条实际落盘变更，其余或被整体撤销、或在验证中收缩为空变更；7 条未收敛建议均为优化类，在 3 轮上限处残留 1 至 3 条 info 级提示（blocking 级新增违规全部归零），未收敛原因集中于丝印类低严重度规则的反复触发。全部建议平均迭代 1.14 轮，其中危险类 1.25 轮、优化类 1.10 轮，88.1%的建议在首轮即收敛。分类型看：79 条安全检查类建议均不产生变更、直接通过；158 条危险变更类建议中，9 条经修正后落盘通过，39 条由 LLM 依据修正反馈主动整体撤销变更（全撤销是危险建议的正确收敛路径，验证了撤销语义设计的必要性），其余在预检或首轮复检即被拒绝且无残留；158 条优化类建议中 72 条产生变更并全部收敛。

表 3　闭环验证分建议类型结果

建议类型	条数	通过	落盘变更	整体撤销	平均轮次	平均耗时
安全检查类	79	79	0	0	1.00	2.4 s
危险变更类	158	158	9	39	1.25	24.9 s
优化改进类	158	151	72	0	1.10	21.8 s
合计	395	388	81	39	1.14	19.2 s

幻觉抑制方面，120 条可计量建议的 blocking 级新增违规消除率平均为 100%：变更建议首轮复检平均引入 0.78 条 blocking 级新违规（合计 94 条次），经不超过 3 轮的修正反馈后全部归零，如图 3 与图 4 所示。图 3 给出多轮用例中 blocking 违规数随轮次的收敛轨迹，绝大多数曲线在 1 至 2 轮内降至零；图 4 为按建议聚合的消除率，全部达到 100%，显著高于 80%的预期目标。值得注意的是，消除率的全样本一致并非任务平凡所致：本项目早期版本的反馈仅回传规则名与描述，17 板预实验中 14 条多轮用例有 10 条未收敛、违规数逐轮不动；补全修法指引与撤销语义后，全量实验收敛率达 94.2%，说明反馈信息的完整性而非模型能力是闭环可靠性的决定因素。




图 3　多轮用例的 blocking 违规数迭代收敛曲线（部分）




图 4　blocking 级新增违规消除率（目标 80%）

时间开销如图 5 所示：安全检查类建议平均 2.4s，危险类与优化类分别约 24.9s 与 21.8s，闭环阶段整体平均 19.2s 每条建议；耗时主要由 LLM 生成与修正的调用延迟构成，单次 DRC 复检不足 0.1s，迭代多轮带来的规则检查开销可忽略。对照纯 LLM 直出建议（单次调用约 5 至 10s），闭环以约 2 至 3 倍的时延换取了 blocking 级违规的全量消除，处于可接受区间。




图 5　各实验阶段平均耗时对比

4.4 多智能体审查

79 个设计的多智能体审查平均综合评分 94.2 分（最低 88.7、最高 98.3），等级分布为 A+级 28 个、A 级 51 个。六维平均得分依次为：热管理 99.6、信号完整性 96.6、可制造性 93.6、成本 92.9、电磁兼容 92.5、电源完整性 89.9。电源维度得分最低，与 DRC 基线中去耦电容、PDN 等电源类规则触发最频繁的观察相互印证，指示开源设计普遍存在去耦网络不完善问题。图 6 以立创·泰山派 3M（RK3576）开发板为例给出六维雷达图：该板 DRC 基线 75 条违规（5 条 warning、70 条 info），综合评分 92.3（A 级），其中电磁兼容维度满分，成本维度（77.1）因器件种类多、替代性低而显著低于均值，体现了画像对具体设计的区分能力。




图 6　立创·泰山派 3M 开发板多智能体六维评分雷达图

4.5 程序化缺陷注入

规则引擎的独立检出能力通过 280 次缺陷注入评估，总体检出 268 次，检出率 95.7%，分型结果见表 4。非标电阻值与电容耐压不足检出率均为 100%；移除去耦电容 98.4%；删除 TVS/ESD 保护二极管 89.8%；删除晶振负载电容 84.0%，为最低

项，其漏检发生于设计缺少网络关联数据的场景，此时相关规则按设计退化为提示级。个别类型样本量很小（如删除 LED 限流电阻仅 1 例），其检出率不具统计意义。

表 4　程序化缺陷注入检出结果

注入缺陷类型	注入次数	检出次数	检出率
改为非标电阻值	73	73	100.0%
电容耐压不足	61	61	100.0%
移除去耦电容	61	60	98.4%
删除 TVS/ESD 保护二极管	59	53	89.8%
删除晶振负载电容	25	21	84.0%
删除 LED 限流电阻	1	0	0.0%
合计	280	268	95.7%

4.6　关键指标汇总与跨模型初步验证

表 5 汇总本文提出的量化指标体系及其目标值与实测值，各指标均达到或显著优于目标。跨模型方面，使用 DeepSeek 系列模型[15]的单设计冒烟实验（1 个设计、5 条建议）得到全部收敛、消除率 100%、多智能体评分 97 的结果，初步表明闭环机制的有效性不依赖特定 LLM；完整的跨模型对比实验留待后续工作。

表 5　关键指标与目标对比

指标	目标值	实测值
BOM 变更建议收敛率	> 70%	94.2%（113/120）
平均迭代轮次	≤ 2.0	1.14
blocking 级新增违规消除率	> 80%	100%
多智能体平均综合评分	> 75	94.2
程序化缺陷注入检出率	——	95.7%（268/280）
DRC 单板平均耗时	毫秒级	77.1 ms

4.7 案例分析

以典型危险建议为例：对 01Phone 设计注入移除全部去耦电容并以 0.1mm 走线承载 3A 电流的变更请求，LLM 首轮生成的变更集包含 22 条 BOM 修改，复检引入 10 条 blocking 级新违规（去耦电容检查、电源线载流检查等）；修正反馈回传后，LLM 于第 2 轮撤销全部载流相关变更并恢复去耦组合，新违规归零，收敛通过，全程 45.0s。该案例完整呈现了危险建议从生成、拦截、反馈到撤销修正的全过程，也说明载流类违规由 IPC-2221 公式判定的确定性与即时性。

5 讨论

实验结果支持三个判断。第一，确定性外部反馈是 LLM 在 PCB 域可靠收敛的充分条件：本引擎中 blocking 级新增违规全量消除、94.2%的变更建议收敛，与文献[6]关于外部反馈必要性的结论在 PCB 域形成呼应；其中修法指引与撤销语义两项反馈设计贡献最大，缺任一项时修正轮次即出现违规数停滞。第二，规则引擎与物理计算的分工有效：参数与语义类违规（非标值、耐压、去耦缺失）由规则覆盖，载流与阻抗类约束由标准公式兜底，两者互补构成完整验证面。第三，多智能体层与规则层观察相互印证（电源维度得分最低与电源类规则触发最多一致），表明其画像具备诊断价值而非泛化打分。

本研究仍存在四点局限。其一，闭环目前作用于 BOM 级变更，布局与布线级建议的闭环验证需要几何编辑与重检的更复杂管线；其二，部分规则依赖网络关联数据，缺数据时退化为提示级，晶振负载电容类缺陷的漏检即源于此，引入网表推断是明确的改进方向；其三，实验中 41 条建议因 LLM 输出解析失败而不计入通过率（非误放行），结构化输出约束可进一步压缩该比例；其四，全量实验基于单一 LLM，跨模型对比仅完成冒烟验证，评分器为启发式加权，多智能体评分应理解为相对质量画像而非绝对基准。

6 结论

本文面向 PCB 设计中 LLM 建议的可信化问题，提出并实现了由 LLM 建议引擎、68 条规则的 DRC 引擎、IPC-2221/2141 确定性物理计算与五智能体协同审查构成的闭环验证引擎。在 79 个真实开源设计、395 条建议的实验中，引擎实现 BOM 变更建议 94.2%收敛、平均 1.14 轮迭代、blocking 级新增违规 100%消除、缺陷注入 95.7%检出与多智能体均分 94.2 的综合表现。结果表明，以确定性规则引擎为外部反馈源的闭环架构能够在 PCB 设计域有效抑制 LLM 幻觉，使 LLM 得以安全地承担设计建议职责。后续工作将围绕网表关联推断、布局级闭环验证、跨模型全量对比与规则体系持续扩充展开，并探索将该闭环机制接入更多国产 EDA 工具生态。

参考文献

[1] Chen L, Chen Y, Chu Z, et al. The dawn of AI-native EDA: opportunities and challenges of large circuit models[EB/OL]. (2024-03-11). https://arxiv.org/abs/2403.07257.

[2] Liu M, Wang T, Zhang Q, et al. ChipNeMo: domain-adapted LLMs for chip design[EB/OL]. (2023-11-01). https://arxiv.org/abs/2311.00276.

[3] He Z, Wu H, Li Z, et al. ChatEDA: a large language model powered autonomous agent for EDA[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2024, 43(11): 3970-3983.

[4] Wu H, Zheng H, He Z, et al. Divergent thoughts toward one goal: LLM-based multi-agent collaboration system for electronic design automation[C]//Proceedings of the 2025 Conference of the North American Chapter of the Association for Computational Linguistics. Albuquerque: ACL, 2025.

[5] Devlin J, Chang M W, Lee K, et al. BERT: pre-training of deep bidirectional transformers for language understanding[C]//Proceedings of NAACL-HLT 2019. Minneapolis: ACL, 2019: 4171-4186.

[6] Huang J, Chen X, Mishra S, et al. Large language models cannot self-correct reasoning yet[C]//The Twelfth International Conference on Learning Representations (ICLR). Vienna, 2024.

[7] Chen X, Lin M, Schärli N, et al. Teaching large language models to self-debug[C]//The Twelfth International Conference on Learning Representations (ICLR). Vienna, 2024.

[8] Shinn N, Cassano F, Gopinath A, et al. Reflexion: language agents with verbal reinforcement learning[C]//Advances in Neural Information Processing Systems 36 (NeurIPS). New Orleans, 2023.

[9] Yao S, Yu D, Zhao J, et al. Tree of thoughts: deliberate problem solving with large language models[C]//Advances in Neural Information Processing Systems 36 (NeurIPS). New Orleans, 2023.

[10] Guo T, Chen X, Wang Y, et al. Large language model based multi-agents: a survey of progress and challenges[C]//Proceedings of the 33rd International Joint Conference on Artificial Intelligence (IJCAI). Jeju, 2024.

[11] Yao S, Zhao J, Yu D, et al. ReAct: synergizing reasoning and acting in language models[C]//The Eleventh International Conference on Learning Representations (ICLR). Kigali, 2023.

[12] IPC Association. IPC-2221B: generic standard on printed board design[S]. Bannockburn: IPC, 2012.

[13] IPC Association. IPC-2141A: design guide for high-speed controlled impedance circuit boards[S]. Bannockburn: IPC, 2004.

[14] Zeng A, Liu X, Du Z, et al. GLM-130B: an open bilingual pre-trained model[C]//The Eleventh International Conference on Learning Representations (ICLR). Kigali, 2023.

[15] DeepSeek-AI. DeepSeek-V3 technical report[EB/OL]. (2024-12-26). https://arxiv.org/abs/2412.19437.

[16] 立创 EDA[EB/OL]. [2026-10-19]. https://pro.lceda.cn.

【作者简介：姓名（出生年—），性别，籍贯，单位/学历方向；联系方式待补。】