

Aula 10

em μC a memória é um bloco "simples" como vimos até agora

- Tecnologias de memória (em sistemas mais complexos)
- Organização genérica de um circuito de memória a partir de uma célula básica
- Memória SRAM (*Static Random Access Memory*):
 - organização de células básicas num array
 - ciclos de acesso para leitura e escrita: diagramas temporais
 - construção de módulos de memória SRAM
- Memória DRAM (*Dynamic Random Access Memory*):
 - célula básica; organização interna
 - ciclos de acesso para leitura e escrita: diagramas temporais
 - refrescamento: modo "RAS only"
 - construção de módulos de memória DRAM

José Luís Azevedo, Bernardo Cunha, Tomás O. Silva, P. Bartolomeu

Introdução – conceitos básicos

- RAM – Random Access Memory
 - Designação para memória **volátil** que pode ser lida e escrita
 - Acesso "random"
- ROM – Read Only Memory
 - Memória **não volátil** que apenas pode ser lida
 - Acesso "random"

(Acesso "random" - tempo de acesso é o mesmo para qualquer posição de memória)

Memória não volátil – evolução histórica

- **ROM** – programada durante o processo de fabrico (1965)
- **PROM** – Programmable Read Only Memory: programável uma única vez (1970)
- **EPROM** – Erasable PROM: escrita em segundos, apagamento em minutos (ambas efectuadas em dispositivos especiais) (1971)
- **EEPROM** – Electrically Erasable PROM (1976)
 - O apagamento e a escrita podem ser efetuados no próprio circuito em que a memória está integrada
 - O apagamento é feito byte a byte
 - Escrita muito mais lenta que leitura
- **Flash EEPROM** (tecnologia semelhante à EEPROM) (1985)
 - A escrita pressupõe o prévio apagamento das zonas de memória a escrever
 - O apagamento é feito por blocos (por exemplo, blocos de 4 kB) o que torna esta tecnologia mais rápida que a EEPROM
 - O apagamento e a escrita podem ser efetuados no próprio circuito em que a memória está integrada
 - Escrita muito mais lenta que leitura

Tecnologias de memória

latência

Static RAM -

Dynamic RAM -

Para
unidade de
disco


Tecnologia	Tempo Acesso	\$ / GB
SRAM	0,5 – 2,5 ns	\$500 - \$1000
DRAM	10 - 20 ns ^{freq max de 50Hz}	\$4 - \$8
Flash	45 – 130 us	\$0,08 - \$0,1
Magnetic Disk	2,5 - 10 ms	\$0,035 - \$0,05

Discos duros - tecnologia lenta mas não barata

- SRAM - Static Random Access Memory
- DRAM - Dynamic Random Access Memory
- A organização da memória de um sistema computacional resulta de um compromisso entre:
 - Velocidade, Capacidade, Custo, Consumo energético
- Menor tempo de acesso: maior custo por bit
- Maior capacidade: maior tempo de acesso


Organização básica de memória

- Uma memória pode ser encarada como uma coleção de **N registros** de **dimensão K** ($N \times K$)
- Cada registro é formado por K células, cada uma delas capaz de armazenar 1 bit
- Uma célula de memória (de 1 bit) pode ser representada por:




Organização básica de memória


- Uma possível implementação de uma célula de memória é:



Operação de leitura



Operação de escrita




Agrupamento de células de memória


- Através do agrupamento de células-base pode formar-se uma memória de maior dimensão
- O que é necessário especificar:
 - O **número total de Words (N)** que a memória pode armazenar = nº de registos
 - O **Word size (K = 1, 4, 8, 16, 32, ...)** = tamanho de cada registo
(Número total de bits = word size * nº words)
- Exemplos:
- 4 x 1 → 4 posições de 1 bit
 - Word size: 1 bit
 - $4 = 2^2 \rightarrow 2$ linhas de endereço $\rightarrow 4$ endereços
- 1k x 8
 - Word size: 8 bits
 - $1k = 2^{10} \rightarrow 10$ linhas de endereço $\rightarrow 1.024$ endereços
- 1M x 4
 - Word size: 4 bits
 - $1M = 2^{20} \rightarrow 20$ linhas de endereço $\rightarrow 1.048.576$ endereços

Organização em matriz (conceito) ^{da memória}

- Ex. Memória 4x1



(Célula seleccionada: S1.S2=1)



Q1. E se a memória fosse de 16x1? e se fosse 8x1? e 1Mx1?

Q2. E se a memória fosse de 4x2? E se fosse 4x4?

Handwritten notes:
 - matriz 4x4, decodern 1:4
 - 2^o plano = bit 1
 - 1^o plano = bit 0
 - 2²⁰ → decodern 10:1024

Memória do tipo RAM (volátil)

- **SRAM – Static RAM**

- Vantagens:

- Rápida
 - Informação permanece até que a alimentação seja cortada

- Inconvenientes:

- Implementações típicas: 6 transistores / célula
 - Baixa densidade, elevada dissipação de potência
 - Custo por bit elevado

→ aquecem facilmente

- **DRAM – Dynamic RAM**

- Vantagens:

- Implementações típicas: (1 transistor + 1 condensador) / célula
 - Alta densidade, baixa dissipação de potência
 - Custo/bit baixo

- Inconvenientes:

- Informação permanece apenas durante alguns mili-segundos (necessita de *refresh* regular – daí a designação "dynamic")
 - Mais lenta (pelo menos 1 ordem de grandeza) que a SRAM


CPU normal → 25 a 30 Milhões transistors

Mem SRAM 64 GB → $(2^{36} \times 8) \times 6 = 3,3 \times 10^{12}$

→ 3 bilhões de transistors

RAM estática (SRAM)

- 6 transístores / célula



- **Write**


- Colocar a informação em "bit" (e "bit\"). Exemplo: para a escrita do valor lógico "1" – "bit"=1, "bit\"]=0
- Ativar a linha "select"

- **Read**


- Ativar a linha "select"
- O valor lógico armazenado na célula é detetado pela diferença de tensão entre as linhas "bit" e "bit\]"

diferença positiva = 1


SRAM - Organização interna



SRAM - Organização interna




SRAM - Organização interna



SRAM - Bloco funcional

S

- Diagrama lógico (interface assíncrona)




- Tabela de verdade

CE\	OE\	WE\	Operação
1	X	X	High-Z
0	1	1	High-Z
0	X	0	Escrita
0	0	1	Leitura



SRAM – Ciclo de Leitura

- Diagrama temporal típico de um ciclo de leitura de uma memória SRAM (interface assíncrona)




Aumento da capacidade de armazenamento

- É frequente ter-se necessidade de memórias com uma capacidade de armazenamento superior à capacidade individual dos circuitos disponíveis comercialmente
- Nessa situação recorre-se à construção de módulos de memória que resultam do agrupamento de circuitos de acordo com o aumento pretendido
- Assim, a construção de um módulo de memória pode envolver as duas fases seguintes, ou apenas uma delas, em função dos circuitos disponíveis e dos requisitos finais de armazenamento:
 - **Aumento da dimensão da palavra.** Exemplo: a partir de C.I.s de 32K x 1, construir uma memória de 32K x 8 $\rightarrow 2^{15} = 15$ bits no barramento de endereços
 - **Aumento do número total de posições de memória.** Exemplo: a partir de C.I.s de 32K x 8, construir uma memória de 128K x 8 $\rightarrow 17$ bits

Módulo de memória SRAM

- Aumento da dimensão da palavra




$$2^m \times k \rightarrow 2^m \times (k \times p)$$

"p" circuitos

Ex. 32k x 8 : 8 CI de 32k x 1

Módulo de memória SRAM

- Aumento do número total de posições de memória



Memória do tipo RAM (volátil)


- **SRAM – Static RAM**

- Vantagens:
 - Rápida
 - Informação permanece até que a alimentação seja cortada
- Inconvenientes:
 - Implementações típicas: 6 transistores / célula
 - Baixa densidade, elevada dissipação de potência
 - Custo/bit elevado

- **DRAM – Dynamic RAM**

- Vantagens:
 - Implementações típicas: 1 transistor + 1 condensador por célula → mais pequeno
 - Alta densidade e baixa dissipação de potência
 - Custo por bit baixo
- Inconvenientes:
 - A informação é retida apenas durante alguns milissegundos (necessita de *refresh* periódico – daí a designação "dynamic") → porque a informação fica armazenada no condensador
 - Mais lenta (pelo menos 1 ordem de grandeza) que a SRAM

RAM Dinâmica (DRAM)




- Condensador com uma capacidade muito pequena (dezenas de fF ($1 \text{ fF} = 10^{-15} \text{ F}$))

- Na ausência de leitura, o condensador descarrega "lentamente"
- Informação permanece na célula apenas durante alguns milisegundos
- É obrigatório fazer o refrescamento ("refresh") periódico da carga do condensador
- A operação de leitura é destrutiva (descarrega o condensador)
- Após uma operação de leitura é necessário repor a carga no condensador

→ ler = reatinar carga do condensador

RAM Dinâmica (DRAM)



- **Write**

- Colocar dado na linha "bit"
- Ativar a linha "select"

- **Read**

- Pre-carregar a linha "bit" a $V_{DD}/2$ → *porque é uma linha partilhada*
- Ativar a linha "select"
- Valor lógico detetado pela diferença de tensão na linha bit, relativamente a $V_{DD}/2$
- Restauro do valor da tensão no condensador (write)

*se $> V_{DD}/2 \rightarrow 1$
se $< V_{DD}/2 \rightarrow 0$*




- **Refresh da célula**

- Operação interna idêntica a uma operação de "Read"

↑ read sem transferência de dados

RAM Dinâmica (DRAM)

- Organização em matriz



select ativo = ler o valor de todas as
celulas dessa linha

↖ refresh é
feito linha-a-linha
sequencialmente
e não depende do
numero de colunas

RAM Dinâmica (DRAM)


- O endereço de acesso à memória é dividido em 2 partes:

Address:

Row Address

Column Address


- O barramento de endereços é multiplexado: primeiro é enviado o **endereço de linha** e depois é enviado o **endereço de coluna**
- A multiplexagem no tempo é feita com 2 strobes independentes
 - **RAS** – Row Address Strobe
 - **CAS** – Column Address Strobe



- As transições do RAS e do CAS são usadas para armazenar internamente os endereços de linha e de coluna, respectivamente
- Linha CAS funciona também como "chip-enable"

n precisamos do column address na primeira fase


DRAM - Diagrama lógico



- $WE\backslash = 0 \rightarrow$ escrita; $WE\backslash = 1 \rightarrow$ leitura ($\equiv R/W\backslash$)
- $RAS\backslash$: valida endereço da linha na transição descendente
- $CAS\backslash$: valida endereço da coluna na transição descendente

$$\#addr_bits = \text{Max}(\log_2(\text{num_linhas_matriz}), \log_2(\text{num_colunas_matriz}))$$


DRAM – Diagrama de blocos conceptual



DRAM – Leitura

- Memory controller:

- gera todos sinais de interface com a memória: RAS, CAS e WE
- a partir do endereço gerado pelo CPU faz a gestão da multiplexagem do ciclo de endereçamento
- executa, periodicamente, as operações de *refresh*




- Operações:

1. RAS: row access
2. CAS: column access

- Buffer de linha (*row buffer*) armazena temporariamente todos os bits de uma linha de células da matriz → ao ler - todas as células da linha


DRAM – Ciclo de Leitura

- Diagrama temporal típico de um ciclo de leitura de uma memória DRAM




DRAM – Ciclo de Escrita

- Diagrama temporal típico de um ciclo de escrita (*early write*) de uma memória DRAM




DRAM – Ciclo de Leitura em *page mode*

- Diagrama temporal típico de um ciclo de leitura de uma memória DRAM, em modo paginado (*page mode*)




DRAM – Refrescamento




DRAM Refresh – RAS Only

- O *refresh* é feito simultaneamente em **todas as células da mesma linha da matriz** (especificada no address bus, no momento da ativação do sinal RAS\)
- O sinal CAS\ mantém-se inativo durante o processo




Módulo de memória DRAM

- Aumento da dimensão da palavra *→ forma mais comum*
• basicamente colocar circuitos em paralelo



Módulo de memória DRAM

- Aumento do número total de posições de memória



Melhorias de desempenho da DRAM

- **Fast Page Mode** (~1986)

- Adiciona sinais de temporização que permitem acessos repetidos ao buffer de linha (sem outro tempo de acesso à linha)
- Melhora a largura de banda em acessos sequenciais dentro da mesma linha

- **Synchronous DRAM (SDRAM)** (~1993)

- Adiciona um sinal de relógio à interface DRAM, para facilitar a sincronização de transferências múltiplas
- Múltiplos bancos, cada um com o seu buffer de linha

- **Double Data Rate (DDR SDRAM)** (~2000)

- Realiza transferências tanto no flanco ascendente como no flanco descendente do sinal de relógio, duplica a taxa de transferência de dados

Usamos hoje em dia

Cada ciclo de relógio = 2 bits

- Versão atual: DDR5 (2021->). Exemplo: DDR5-6400, 6400 Milhões de transferências por segundo, relógio de 3.2 GHz

→ memórias são usadas para transferir 1 bloco por vez

- Estas técnicas melhoram a largura de banda (velocidade), mas não a latência (o tempo de espera pelo primeiro bit)

- A largura de banda aumenta em cada geração (em especial na evolução da geração DDR), mas a latência real tem permanecido relativamente estável ao longo dos anos

memórias são rápidas depois da latência

Name		Release year	Chip			Bus			Voltage (V)
Gen	Standard		Clock rate (MHz)	Cycle time (ns)	Pre-fetch	Clock rate (MHz)	Transfer rate (MT/s)	Bandwidth (MB/s)	
DDR	DDR-200	1998	100	10	2n	100	200	1600	2.5
	DDR-266		133	7.5		133	266	2133 ¹ / ₃	
	DDR-400		200	5		200	400	3200	
DDR2	DDR2-400	2003	100	10	4n	200	400	3200	1.8
	DDR2-533		133 ¹ / ₃	7.5		266 ² / ₃	533 ¹ / ₃	4266 ² / ₃	
	DDR2-800		200	5		400	800	6400	
	DDR2-1066		266 ² / ₃	3.75		533 ¹ / ₃	1066 ² / ₃	8533 ¹ / ₃	
DDR3	DDR3-800	2007	100	10	8n	400	800	6400	1.5/1.35
	DDR3-1600		200	5		800	1600	12800	
	DDR3-1866		233 ¹ / ₃	4.29		933 ¹ / ₃	1866 ² / ₃	14933 ¹ / ₃	
DDR4	DDR4-1600	2014	200	5	8n	800	1600	12800	1.2/1.05
	DDR4-2400		300	3 ¹ / ₃		1200	2400	19200	
	DDR4-2666		333 ¹ / ₃	3		1333 ¹ / ₃	2666 ² / ₃	21333 ¹ / ₃	
	DDR4-3200		400	2.5		1600	3200	25600	
DDR5	DDR5-3200	2020	200	5	16n	1600	3200	25600	1.1
	DDR5-4000		250	4		2000	4000	32000	
	DDR5-5600		350	2.86		2800	5600	44800	
	DDR5-6400		400	2.5		3200	6400	51200	
	DDR5-7200		450	2.22		3600	7200	57600	