

UNIVERSIDAD DE GRANADA GRADO INGENIERÍA INFORMÁTICA (2017 – 2018)

ESTRUCTURA DE LOS COMPUTADORES

Practica 5: Memoria Caché

Trabajo realizado por :Antonio Miguel Morillo Chica

1. Información CPU con herramientas.

El procesador de miordenador es un i7-4500U con 4 nucleos a 1,8 GHz, con 16GB de memoria RAM. A continuación pondé diferentes capturas de como ver la información más detallada de la memoria caché.

1. Usando CPUWORLD:

Cache details				
Cache:	L1 data	L1 instruction	L2	L3
Size:	2 x 32 KB	2 x 32 KB	2 x 256 KB	4 MB
Associativity:	8-way set associative	8-way set associative	8-way set associative	16-way set associative
Line size:	64 bytes	64 bytes	64 bytes	64 bytes
Comments:	Direct-mapped	Direct-mapped	Non-inclusive Direct-mapped	Inclusive Shared between all cores

2. Con \$ lscpu:

```
mike@l00per:~
                                                                                               8
Arquitectura:
                                                32-bit, 64-bit
Little Endian
modo(s) de operación de las CPUs:
CPU(s):
Núcleo(s) por «socket»:
Modo(s) NUMA:
Familia de CPU:
                                                Intel(R) Core(TM) i7-4500U CPU @ 1.80GHz
CPU MHz máx.:
CPU MHz mín.:
BogoMIPS:
Caché L1d:
 syscall nx pdpe1gb rdtscp lm constant_tsc arch_perfmon pebs bts rep_good nopl xtopology nonstop_tsc aperfmperf eagerfpu pni pclmulqdq dtes64 monitor ds_cpl
 vmx est tm2 ssse3 sdbq fma cx16 xtpr pdcm pcid sse4 1 sse4 2 movbe popcnt tsc
 [mike@l00per ~]$ |
```

3. Con el propio makefile, usando: \$ make info

4. El último método es revisando el archivo cpuinfo que se encuentra en /proc/cpuinfo. No lo aportaré porque es my largo pero solo habría que escribir: \$ cat /proc/cpuinfo


Sabemos entonces que la caché del procesador de mi portatil, i7-4500U posee una caché de 4MB que es el tamaño de la L3, la L2 y L1 son mucho más pequeñas y rápidas, de 256KB my 32KB. Hay que nombrar que la L1 se divide en L1i e L1d de instrucciones y dados.

A continuación mostraremos como darnos cuenta del tamaño de caché sin tener las herramientas online y de más arriba.

2. Información CPU sin herramientas. (Portatil)

2.1. Averiguando tamaño de linea/via.

Para averiguar el maño de la linea de caché lo que haremos es acceder a un vector de tamaño de 16MB y acceder a todo el vector realizando escrituras mediante un xor ya que esta operación es muy liana y acentuará los resultados de la gráfica.




Como podemos ver una vez superados la cantidad de 64B la grafica se estabiliza en un tiempo constante esto es porque a partir de ahí tendrá siempre la misma cantidad de fallos por lo que el tiempo para todos será parecido.

2.2. Averiguando tamaño de las cachés.

Para averiguar el tamaño de las cachés lo que hacemos es trabajar con un vector de longitud variable, es decir, en cada iteracción vamos a cambiar el tamaño del vector del doble de tamaño, una vez superado los maños de los diferentes niveles lo que ocurrirá es que, por ejemplo, si dupera los 32K de la L1 por ejemplo este vector no cabrá en caché y el de una tacada se traerá a memoria 32K en un caso perfecto y posteriormente lo que quede.

Si el tamaño del vector es tam, y esté está comprendido entre: $\rm L1 < tam < L2$ se produciran dos accesos. Como podemos ver en la imagen siguiente esto se puede comprobar:



Con respecto a la segunda imagen podemos observar tres crecimientos distintos por lo que aparentemente tiene 3 niveles de caché. Desde los tamaños 32K, 256K y 4096K se ve que el tiempo de acceso es cada vez mayor debido velocidad de acceso de las diferentes cachés, L1, L2 y L3 respectivamente, L1 es la más rápida y L3 la más lenta.

3. Información CPU sin herramientas (Raspberry Pi 3B)

Como trabajo extra he realiza una prueba como curiosidad de que tiene una rasberry pi 3B. La Raspberry Pi es un computador de placa reducida, computador de placa única o computador de placa simple (SBC) de bajo coste desarrollado en Reino Unido por la Fundación Raspberry Pi, con el objetivo de estimular la enseñanza de ciencias de la computación en las escuelas.

La información del hardware específica que aporta wikipedia es la siguiente:

	Raspberry Pi 3B		
SoC			
CPU	1.2GHz 64-bit quad-core ARMv8/7		
Juego de Instrucciones	RISC de 32 bits		
GPU	Broadcom VideoCore IV,,61 OpenGL ES 2.0, MPEG-2 y VC-1 (con licencia),59 1080p30 H.264/MPEG-4 AVC3		
Memoria (SDRAM)	1GB (compartidos con la GPU)		
Sistemas soportados	GNU/Linux: Debian (Raspbian), Fedora (Pidora), Arch Linux (Arch Linux ARM), Slackware Linux, SUSE 68 Linux Enterprise Server for ARM. RISC OS2		

Debido a que no tengo ninguna pantalla asociada lo que he hecho ha sido redirecionar la salida a un archivo de la orden: \$\mathscr{s}\$ cat /etc/cpuinfo

processor : 0

model name: ARMv7 Processor rev 4 (v7l)

BogoMIPS : 38.40

Features : half thumb fastmult vfp edsp neon vfpv3 tls vfpv4 idiva idivt

vfpd32 lpae evtstrm crc32 CPU implementer : 0x41

CPU architecture: 7
CPU variant: 0x0
CPU part: 0xd03

CPU revision: 4

processor : 1

model name: ARMv7 Processor rev 4 (v7l)

BogoMIPS : 38.40

Features : half thumb fastmult vfp edsp neon vfpv3 tls vfpv4 idiva idivt

vfpd32 lpae evtstrm crc32 CPU implementer : 0x41 CPU architecture: 7

CPU variant: 0x0 CPU part

CPU revision: 4

processor

model name: ARMv7 Processor rev 4 (v7l)

: 0xd03

BogoMIPS : 38.40

: half thumb fastmult vfp edsp neon vfpv3 tls vfpv4 idiva idivt Features

vfpd32 lpae evtstrm crc32 CPU implementer : 0x41

CPU architecture: 7 CPU variant: 0x0 CPU part : 0xd03

CPU revision: 4

processor

model name: ARMv7 Processor rev 4 (v7l)

BogoMIPS : 38.40

Features : half thumb fastmult vfp edsp neon vfpv3 tls vfpv4 idiva idivt

vfpd32 lpae evtstrm crc32 CPU implementer : 0x41

CPU architecture: 7 CPU variant : 0x0CPU part : 0xd03

CPU revision: 4


Hardware : BCM2709 Revision : a02082

Serial : 00000000551be89e

3.1. Averiguando tamaño de linea/via.

Tuve que compilar los archivos en la propia máquina ya que tienen una arquitectura distinta y el ejecutable compilado en nuestro ordenador no funciona en la raspberry. De igual forma hay que cambiar el makefile. La orgen para compilar ha de ser sin el flag mach, o en caso contrario usar -mcpu=cortex-a53.

La grafica obtenida es la siguiente:



Como podemos ver a partir de 64 bits el tiempo baja, esto es debido a que se producirán muchos menos errores en el acceso a los datos por lo que podemos afirmar que el tamaño máximo de linea es de 64B.

3.2. Averiguando tamaño de las cachés.

El procesador Cortex A53 tiene dos niveles de caché, L1 y L2, donde la L1 es de 32K y la L2 de 512K. Como podemos ver en la grafica, el tiempo de acceso para la L1 es insignificante, en cambio para la L2 crece donde su punto más alto se ajusta el propio tamaño de la caché 512K. A partir de ahí lo que se hace es acceder a la memoria principal que es de 1GB, si el vector hubiese superado este tamaño veriamos que se accede a disco que en este caso sería una tarjeta micro SD donde el tiempo de acceso se dispararía ya que no llega a tener intedrado un disco sólido sino que el disco es otro periferico.

La imagen de los resultados la podemos ver acontinuación:

