## Diseño De Un Acelerador Con Vitis HLS (PARTE II)



#### Autores:

Ivan Iroslavov Petkov Álvaro Bermúdez Gámez Ignacy Grzymlot Borzestowski Iván Lago Guerreira

Pertenecientes a los grados de Ingeniería Informática e Ingeniería del Software

GRUPO NEGRO
UNIVERSIDAD DE MÁLAGA
E.T.S.I INGENIERÍA INFORMÁTICA

The copyright in this thesis is owned by the author(s). Any quotation from the thesis or use of any of the information contained in it must acknowledge this thesis as the source of the quotation or information.

## Visión general del proyecto

Esto es un documento para la realización de un acelerador en Vitis HLS, que decidimos llamar 'Acelerador II', que comenzó a diseñarse acorde al siguiente enunciado:

Dada una señal de entrada, S, de M=1024 muestras reales entre (-1 y 1), y un trozo, T, de dicha señal (o muy similar) de 16 muestras, encontrar la posición de dicho trozo en la señal original. Para ello iremos desplazando T sobre S, de muestra en muestra, y calculando la energía del error, siendo dicha energía, la suma de la diferencia entre las muestras correspondientes al cuadrado

$$Energía = (S(i+n) - T(n))^2$$

(para todo n entre 0 y 15). La salida de la función será el valor de i que minimiza dicha energía (idealmente cero), junto con dicha energía. La función recibe como parámetros dos arrays con las muestras de S y T, un entero para escribir la posición i, y otro escalar para devolver la energía del error correspondiente a dicha posición.

Sin embargo, a este Informe vamos a añadirle una actualización, y haremos un 'Acelerador II.2' de la siguiente forma:

Dado el 'Acelerador II', considerar que los valores tanto de S como de T, son valores aleatorios entre -1 y 1 generados mediante la función rand(). Reducir aún más el área del circuito usando la librería de punto fijo (fixed point) para representar los valores y hacer los cálculos. Para ello tener en cuenta que se permite resultados erróneos del acelerador siempre que estos se produzcan menos del 1% de todos los casos calculados. Por otro lado, diseñar otra arquitectura para la misma función pero que maximice el throughput sin un uso desproporcionado de recursos. Es decir, que maximice el valor de la función throughput/área, siendo el área:

$$Area = \#FF + \#LUT + (\#DSPs \times 200)$$

# Índice general

1.	Intro	oduccion	J
	1.1.	Introducción al informe	1
2.	Imp	lementación Base	2
	2.1.	Descripción de Pragmas	2
	2.2.	Explicación de los códigos	3
	2.3.	Camino de datos de la implementación 'Base'	4
	2.4.	Resultados de la síntesis	5
3.	Arqu	uitectura 1 (Minimizando Área)	Ć
	3.1.	Descripción de la 'Arquitectura 1'	6
	3.2.	Camino de datos de la 'Arquitectura 1'	7
	3.3.	Resultados de la síntesis	8
4.	Arqu	uitectura 2 (Maximizando Throughput)	9
	4.1.	Descripción de la 'Arquitectura 2'	ç
	4.2.	Camino de datos de la 'Arquitectura 2'	10
	4.3.	Resultados de la síntesis	10
5.	Estu	dio comparativo de las arquitecturas	12
	5.1.	Comparación de los resultados	12
Α.	Apéı	ndice de los códigos utilizados en el Acelerador II.2	14
	A.1.	Header del algoritmo	14
	A.2.	Algoritmo completo	15
	A 3	Test Bench	16

#### Introducción

#### **Contents**

#### 1.1 Introducción al informe

En este informe vamos a modificar el acelerador desarrollado anteriormente en el ejercicio "Diseño de un acelerador II". Trabajaremos con la misma señal **S** y el trozo **T** con valores entre -1 y 1 generados mediante la función **rand**() y con la misma formula:

$$((S(i+n)-T(n))^2),$$

para todo n en el rango de 0 a 15.

La salida de nuestra función será el valor de **i** que minimiza la energía del error (idealmente sería cero), junto con el valor de la energía del error correspondiente a dicha posición. Los parámetros de entrada para la función incluyen dos arrays que contienen las muestras de S y T, un entero para escribir la posición i, y un escalar para devolver la energía del error en dicha posición.

Ahora se buscará disminuir el área usando la librería de punto fijo (fixed point) para representar los valores y hacer los cálculos. Además solo consideraremos correcto a los aceleradores donde se produzcan menos de un 1% de errores de todos los calculados. Es decir, en nuestro caso realizaremos 1000 pruebas y solo consideraremos correctos los aceleradores que tengan menos de 10 casos erróneos.

#### Implementación Base

#### **Contents**

2.1.	Descripción de Pragmas	2
2.2.	Explicación de los códigos	3
2.3.	Camino de datos de la implementación 'Base'	4
2.4.	Resultados de la síntesis	5

#### 2.1 Descripción de Pragmas

En el contexto de la optimización de hardware con Vitis HLS, el uso de pragmas para la partición de arrays es una técnica crucial para mejorar el acceso paralelo a los datos y optimizar el rendimiento del diseño. La partición **completa** de un array T en este caso, asigna cada elemento del array T a una memoria independiente, facilitando el acceso simultáneo a todos los elementos. Esto es particularmente útil para procesar los elementos de un array en paralelo.

#pragma HLS ARRAY\_PARTITION variable=T type=complete

Por otra parte, la partición **cíclica**, organiza los elementos del array S en un conjunto de bancos de memoria, distribuyendo los elementos de manera que cada treintaidosavo elemento consecutivo caiga en el mismo banco. Este enfoque balancea el acceso entre los bancos de memoria, lo cual es beneficioso en situaciones donde múltiples operaciones necesitan acceder a partes diferentes del array de manera eficiente, evitando cuellos de botella en el acceso a un único banco de memoria.

#pragma HLS ARRAY\_PARTITION variable=S type=cyclic factor=32

Para acabar, con un pragma para el **pipeline**, optimizaremos aún más el diseño al permitir la ejecución en paralelo de un bucle (también se puede aplicar a funciones). Este pragma intenta que cada iteración del bucle se ejecute en un ciclo de reloj, lo que **aumenta considerablemente el throughput del sistema**.

#pragma HLS PIPELINE

#### 2.2 Explicación de los códigos

El código A.1 que está en la página 14 representa la cabecera del algoritmo. Este código define una interfaz para un algoritmo que encuentra la mejor coincidencia de un "trozo" de señal dentro de una señal más grande. Utiliza tipos de datos de **punto fijo** para representar las señales y opera sobre arrays de tamaño fijo (1024 para la señal principal y 16 para el trozo). La función **findBestMatch** busca la posición dentro de la señal principal (**TSignal**) donde el trozo de señal (**TTrozo**) minimiza la energía del error, la cual es calculada como la **suma de las diferencias al cuadrado** entre los elementos correspondientes de TSignal y TTrozo.

Por otro lado, el código A.2 situado en la página 15 representa la implementación del algoritmo del cálculo de energías completo. Este código implementa la función find-BestMatch que busca la posición en una señal grande (S) donde un trozo de señal (T) minimiza el error de ajuste. El error se calcula como la suma de las diferencias al cuadrado entre los elementos de S y T en cada posible posición de S. La función itera sobre la señal S, comparando cada segmento de longitud igual a T, calcula la energía del error, y mantiene registro de la posición donde esta energía es mínima. Al final del proceso, devuelve la posición y el valor mínimo de la energía del error encontrados.


Para terminar, el código A.3 situado en la página 16 representa el "test bench", que sería nuestro entorno de pruebas para comprobar la funcionalidad del algoritmo. Este código sirve para evaluar la función **findBestMatch** que implementa un algoritmo de búsqueda para encontrar la posición en una señal grande donde un segmento más pequeño minimiza el error de ajuste. El test bench **genera 1000 señales aleatorias como datos de prueba**, asignando cada una a una estructura de señal S y extrayendo un 'trozo' T para comparar. Luego, se utiliza la función **findBestMatch** para determinar la posición en S

que mejor se ajusta a T. El test evalúa si la energía del error es menor a 0.5 y si la posición está dentro de un rango válido, registrando los resultados como correctos o incorrectos. Al final, se imprime un resumen de los tests correctos e incorrectos.

Figura 2.1: Aquí se puede observar la impresión por pantalla que produce el Test Bench, en el caso de que todas las pruebas hayan salido bien

#### 2.3 Camino de datos de la implementación 'Base'

Podemos observar que hemos divido la señal en 32 memorias (en la imagen se muestran 2 memorias y 1 registro (trozo) y se dice que se repite 16 veces) y se aplica el pipeline añadiendo los registros entre los componentes.






Figura 2.2: Implementación de la arquitectura base en Logisim

#### 2.4 Resultados de la síntesis

Como podemos ver en la tabla, los resultados de esta tabla no son muy eficientes respecto al throughput. En cuanto al área, vemos que no es necesariamente grande. En las siguientes implementaciones, el objetivo será **minimizar el área** (Arquitectura 1) y luego **maximizar el throughput** (Arquitectura 2).

Latencia (ciclos)	Latencia (ns)	FF	LUT	DSP	RAM
1013	1.013E4	797	7351	0	0

Cuadro 2.1: Resultados de la síntesis de la arquitectura 'Base'

## Arquitectura 1 (Minimizando Área)

#### **Contents**

3.1. De	escripción de la 'Arquitectura 1'	6
3.2. Ca	amino de datos de la 'Arquitectura 1'	7
3.3. Re	esultados de la síntesis	8

#### 3.1 Descripción de la 'Arquitectura 1'

Esta arquitectura enfocada en minimizar el área que la 'Arquitectura Base' nos ofrece, ya que esa arquitectura implementa múltiples técnicas de optimización para aumentar la velocidad de procesamiento.

En contraste, la aproximación de la 'Arquitectura 1' elimina esas optimizaciones de hardware con el fin de reducir el consumo de recursos. Al **deshabilitar** funciones que normalmente amplían el uso del área, como el **particionamiento avanzado de datos** y el **procesamiento en pipeline**, logramos un diseño más **compacto**. Para ello, hemos decidido especificar de forma implícita que Vitis no haga pipeline.

#HLS pipeline off

Este enfoque sería esencial en una aplicación donde la **eficiencia del espacio** y la **reducción de costos** son prioritarias sobre el throughput. En esencia, sacrifica la velocidad de ejecución en favor de una implementación más económica y menos demandante en términos de recursos de hardware.

#### 3.2 Camino de datos de la 'Arquitectura 1'

Es un camino de datos básico, ya que no se le aplica ninguna directiva especial. Mientras que en la 'Arquitectura Base' observamos una división avanzada de la señal en 32 memorias, optimizando el acceso y procesamiento mediante un esquema de pipeline que intercala registros entre los componentes para mejorar el rendimiento, la 'Arquitectura 1' opta por un enfoque más **simplificado**.

En esta segunda configuración, no se aplica ninguna directiva de optimización, resultando en un camino de datos más fundamental y lineal. Sin el uso de particionamiento o pipeline, esta arquitectura puede no iguala la eficiencia de la Base, pero reduce significativamente la complejidad del diseño y los recursos utilizados, priorizando la simplicidad y menor uso de hardware.




Figura 3.1: Implementación de la arquitectura 1 en Logisim

#### 3.3 Resultados de la síntesis

En comparación con la 'Arquitectura Base', la **latencia se dispara** siendo 33 veces la latencia base. En este caso no nos molesta este resultado ya que estamos buscando minimizar el área lo máximo posible, por lo que es normal perder algo de latencia. Podemos comprobar que **los FF se han reducido bastante** (se han dividido entre 8) y **los LUT también** (se han dividido entre 9).

Latencia (ciclos)	Latencia (ns)	FF	LUT	DSP	RAM
34307	3.430E5	93	789	0	0

Cuadro 3.1: Resultados de la síntesis de la 'Arquitectura 1'

### **Arquitectura 2 (Maximizando Throughput)**

#### **Contents**

4.1. Descripción de la 'Arquitectura 2'	9
4.2. Camino de datos de la 'Arquitectura 2'	10
4.3. Resultados de la síntesis	10

#### 4.1 Descripción de la 'Arquitectura 2'

La 'Arquitectura 2' **mejora el throughput** mediante ajustes en los pragmas utilizados. A diferencia de la 'Arquitectura Base', que usa particionamiento cíclico con un factor de 32 para S y completo para T, la 'Arquitectura 2' **reduce el factor cíclico a 16**. Este cambio **incrementa** el **paralelismo** y la **eficiencia en el procesamiento de datos**. Adicionalmente, se aplica **unroll** con un **intervalo de iniciación** (II=10) en el pipeline. El unroll incrementa la ejecución de **múltiples iteraciones del bucle en un solo ciclo de reloj**, mientras que el intervalo de iniciación controla el número de ciclos antes de que inicie una nueva operación, permitiendo una mayor **superposición de operaciones** y **acelerando la velocidad de procesamiento**. Esta combinación optimiza el uso del hardware al maximizar el rendimiento operacional.

```
#pragma HLS ARRAY_PARTITION variable=S type=cyclic factor=16
#pragma HLS ARRAY_PARTITION variable=T type=complete
#pragma HLS PIPELINE II=10
#pragma HLS UNROLL factor=16
```

#### 4.2 Camino de datos de la 'Arquitectura 2'

La 'Arquitectura 2' conserva el diseño general de la parte superior del circuito de la 'Arquitectura Base', pero con una modificación clave: se ha eliminado una memoria debido a que el particionamiento del array se ha ajustado a un factor de 16. En la parte inferior del circuito, hemos implementado tanto el pipeline como el unroll, optimizando así la velocidad de procesamiento. Estas mejoras permiten un manejo más eficiente de los datos y una ejecución más rápida de las operaciones en comparación con la arquitectura base, haciendo de esta configuración una solución más eficaz para aplicaciones que requieren alto rendimiento, debido a su alto nivel de throughput.




Figura 4.1: Implementación de la arquitectura 2 en Logisim

#### 4.3 Resultados de la síntesis

La Arquitectura 2 muestra un **incremento** significativo en el uso de recursos de **hard-ware**, con un aumento del 74.4 % en los Flip-Flops y del 212.4 % en los Look-Up Tables, reflejando una **complejidad mayor** en comparación con la arquitectura base.

Sin embargo, este incremento se traduce en **mejoras notables en el rendimiento**, como la evidente **reducción** del 37% en la **latencia**. Este avance demuestra una **optimización efectiva del throughput**, lo que sugiere que la Arquitectura 2 está diseñada para **maximizar la eficiencia del procesamiento**, a pesar del mayor consumo de área de hardware.

Latencia (ciclos) Latencia (ns)		FF	LUT	DSP	RAM
640	6.400E3	1390	22969	0	0

Cuadro 4.1: Resultados de la síntesis de la 'Arquitectura 2'

### Estudio comparativo de las arquitecturas

#### **Contents**

#### 5.1 Comparación de los resultados

Los **porcentajes de mejora** calculados anteriormente se han hecho en base a las siguientes fórmulas:

MejoraLatencia = (ResultadoBase - ResultadoNuevo)/ResultadoBase \* 100%

IncrementoArea = (ResultadoNuevo - ResultadoBase)/ResultadoBase \* 100%

	Latencia (ciclos)	Latencia (ns)	FF	LUT	DSP	RAM
Arquitectura Base	1013	1.013E4	797	7351	0	0
Arquitectura 1	34307	3.430E5	93	789	0	0
Arquitectura 2	640	6.400E3	1390	22969	0	0

Cuadro 5.1: Resultados de la síntesis comparativa

Ahora, para comparar el área general respecto a la 'Arquitectura Base', vamos a seguir la fórmula para **calcular el área** que aparece a continuación. Hemos puesto los valores de la 'Arquitectura Base' a 0, ya que será nuestro punto de referencia para comparar el resto de arquitecturas

$$Area = \#FF + \#LUT + (\#DSPs * 200)$$

Para la **Arquitectura 1**, la latencia es de 34,307 ciclos, con 93 FF y 789 LUT, manteniendo los valores para DSP y BRAM en cero. Al calcular la mejora de latencia, se obtiene un resultado de -3286.67%, indicando un aumento significativo en la latencia respecto a la arquitectura base. El incremento en área muestra una reducción del -88.33% en FF y

del -89.27 % en LUT, resultando en un incremento general en área del -0.39 % tras aplicar la media ponderada.

En la **Arquitectura 2**, la latencia es mucho menor, con 640 ciclos. Los componentes del área incluyen 1,390 FF y 22,969 LUT, mientras que DSP y BRAM permanecen en cero. La mejora de latencia con respecto a la arquitectura base es de 36.82%, lo que muestra una clara mejora en el rendimiento. Sin embargo, el incremento en área para FF es del 74.40% y para LUT del 212.46%, lo que da un incremento general en área del 0.63% usando la media ponderada.

En resumen, la **Arquitectura 1** tiene una latencia considerablemente mayor pero reduce el uso de recursos, mientras que la 'Arquitectura 2' mejora significativamente la latencia, pero con un notable incremento en el uso de Flip-Flops y Look-Up Tables, aunque el impacto general en área es bajo.

	Mejora	en	Incremento	Incre	nento	Incremento		Inc	Incremento Increm		mento
	latencia		de FF (%)	de	LUT	de	DSP	de	BRAM	en	área
	(%)			(%)		(%)		(%)	)	(gene	eral)
										(%)	
Arquitectura	0		0	0		0		0		0	
Base											
Arquitectura	-3286.67	7	-88.33	-89.27	7	0		0		-0.39	
1											
Arquitectura	36.82		74.40	212.4	6	0		0		0.63	
2											

Cuadro 5.2: Resultados de la síntesis comparativa en porcentajes

### Apéndice de los códigos utilizados en el Acelerador II.2

#### A.1 Header del algoritmo

```
#ifndef ALGORITMOACELERADOR_ALGORITMO_H
  #define ALGORITMOACELERADOR_ALGORITMO_H
  #include <iostream>
  #include <limits> // Para poner el valor mas grande
  #include <ap_fixed.h> // libreria punto fijo
  using namespace std;
  const int M = 1024;
  const int N = 16;
10
  //typedef ap_fixed<9,4> fixed;
11
  typedef struct TSignal{
13
      ap_fixed < 9,4 > vec[M];
14
  } TSignal;
16
  typedef struct TTrozo{
17
      ap_fixed < 9,4 > vec[N];
18
  } TTrozo;
19
  void findBestMatch(const TSignal &S, const TTrozo &T, int &
21
     → position, ap_fixed<9,4> &minEnergy);
22
  #endif // ALGORITMOACELERADOR_ALGORITMO_H
```

#### A.2 Algoritmo completo

```
#include "algoritmo.h"
   Encuentra la posicion de una pieza de señal (T) dentro de una
          señal mas grande (S) que minimiza el error
   **/
  void findBestMatch(const TSignal &S, const TTrozo &T, int &
     → position, ap_fixed<9,4> &minEnergy)
  {
           ap_fixed < 9,4 > diff, currentEnergy;
           ap_fixed < 9,4 > aux;
       minEnergy = numeric_limits<float>::max(); // Inicializado
10

→ con el maximo valor posible

       //cout << "numero inicial " << minEnergy << "\n";</pre>
11
       position = -1;
       // Loop por el array S
14
       for (int i = 0; i <= M - N; i++)</pre>
       {
16
           //suma cuadrados
17
           currentEnergy = 0.0;
           // Calcula la energia del error para esta posicion
20
           for (int n = 0; n < N; n++)
           {
               diff = S.vec[i + n] - T.vec[n];
               //cout << "S.vec[i+n]: "<< S.vec[i+n]<< "\n";
24
               //cout << T.vec[n]: "<< T.vec[n] << "\n";
               //cout << "diff: "<<diff <<"\n";
               aux = diff * diff;
               //cout <<"aux: "<<aux <<"\n";
               currentEnergy = currentEnergy + aux;
               //cout << "Suma energías= "<< currentEnergy <<"\n";</pre>
30
           }
31
```

#### A.3 Test Bench

```
#include "algoritmo.h"
  int main()
       // Inicializado con unos valores random ideales como PoC (
          \hookrightarrow Proof of Concept) con un error de 0.
       int position;
       ap_fixed < 9,4 > minEnergy;
       int contadorCorrectos=0;
       int contadorIncorrectos=0;
       // TSignal
10
       TSignal S;
11
       // TTrozo
12
       TTrozo T;
       int posicion;
14
       ap_fixed < 9,4 > energia;
15
       float randomFloat;
16
17
  // inicializamos la entrada
```

```
bucleGrande:
       for (int i = 0; i < 1000; i++)</pre>
20
21
       bucleEntrada:
22
23
            //cout << "array de entrada: " << "\n";</pre>
24
            for (int i = 0; i < M; i++)</pre>
            {
26
                randomFloat = (rand()) / static_cast<float>(
27
                   → RAND_MAX);
                randomFloat = randomFloat * 2.0 - 1.0;
                S.vec[i] = randomFloat;
29
                //cout << "Números aleatorios): "<< S.vec[i] << "</pre>
30
                   → posición: "<<i <<"\n";</pre>
           }
31
32
            int j = rand() % 1008 + 0;
33
           //cout << "posición de inicio del trozo = "<< j << "\n";</pre>
34
       bucleMuestra:
35
                     //cout <<"trozo:" <<"\n";
                     int z=0;
37
           for (int i = j; i < j+N; i++)
38
            {
                T.vec[z] = S.vec[i];
40
                //cout << "T.vec[i] parte main " << T.vec[i] << "\n";
41
                z++;
42
           }
43
44
            findBestMatch(S, T, posicion, energia);
45
46
            if (energia < 0.5 && (posicion < 1008 && posicion >=
               \hookrightarrow 0))
            {
48
                cout << "----\n";
49
                cout << "TEST NUMERO " << i << " CORRECTO \n";</pre>
```

```
cout << "----\n";
51
            contadorCorrectos++;
52
        }
53
        else
54
        {
55
            cout << "----\n";
            cout << "TEST NUMERO " << i << " INCORRECTO \n";</pre>
            cout << "Energia mínima: "<<energia <<"\n";</pre>
58
            cout << "-----\n";
59
            contadorIncorrectos++;
        }
62
     }
63
     cout << "HAY " << contadorCorrectos << " TEST CORRECTOS \n
     cout << "TEST NUMERO " << contadorIncorrectos << " TEST</pre>
67
       → INCORRECTOS \n";
     cout << "----\n";
68
 }
```

## Índice de cuadros

2.1.	Resultados de la síntesis de la arquitectura 'Base'	5
3.1.	Resultados de la síntesis de la 'Arquitectura 1'	8
4.1.	Resultados de la síntesis de la 'Arquitectura 2'	11
5.1.	Resultados de la síntesis comparativa	12
5.2	Resultados de la síntesis comparativa en porcentajes	13

# Índice de figuras

2.1.	Output del Test Bench	4
2.2.	Datapath de la 'Arquitectura Base'	5
3.1.	Datapath de la 'Arquitectura 1'	7
<i>1</i> 1	Datanath de la 'Arquitectura 2'	10