

# Sistemas Reconfiguráveis – Eng. de Computação

## Especificações para o primeiro trabalho

2º semestre de 2023

### 1. Objetivo

Nesse trabalho serão feitos dois projetos independentes: **addr\_mux**, especificado no item 2 e **alu**, no item 3. Cada projeto consiste em descrever em linguagem VHDL, comentar, simular o funcionamento e comentar os resultados da simulação, de acordo com as especificações apresentadas. Deverá ser usado exclusivamente **código concorrente**, e todas as entradas e saídas deverão ser do tipo **std\_logic** ou **std\_logic\_vector**. Os dois projetos são totalmente combinacionais, ou seja, não têm *latches* nem *flip-flops*.

Deverá ser entregue um relatório do trabalho na forma de um documento padrão ABNT para trabalhos acadêmicos (Capa, folha de rosto, índice de figuras, etc, etc) em um arquivo no formato pdf, via Canvas. Nesse relatório, cada projeto deverá estar em um capítulo próprio. Além do relatório, deverá ser entregue um arquivo compactado (.zip ou .rar), com todos os arquivos dos projetos gerados no ambiente Quartus. Nesse arquivo, cada projeto deverá estar em uma pasta própria. Obrigatoriamente deverá ser usada a **versão 9.1sp2** do *software* Quartus. Essa versão poderá ser baixada do *link*:

<https://1drv.ms/u/s!AvS7tfohiU-IgZJ4cWPDZ1UQexI0fw>

Para a avaliação, a primeira parte (item 2 – **addr\_mux**) valerá 15% do total de pontos do projeto, e a segunda parte (item 3 – **ALU**) os outros 85 %.

### 2. Addr\_mux

Multiplexador com saída de 9 bits. A saída de endereço deve ser igual à concatenação das entradas **irp\_in** e **ind\_addr\_in** (nessa ordem, do mais significativo para o menos significativo) quando todos os bits de **dir\_addr\_in** forem iguais a '0'. Caso contrário, a saída deve ser igual à concatenação das entradas **rp\_in** e **dir\_addr\_in** (nessa ordem, do mais significativo para o menos significativo).

Obs.: Os nomes das entradas e da saída farão sentido no desenvolvimento do quarto projeto.


#### 2.1. Entradas

<b>rp_in</b> [1..0]	Entrada de seleção de banco para endereçamento direto.
<b>dir_addr_in</b> [6..0]	Entrada para endereçamento direto.
<b>irp_in</b>	Entrada de seleção de banco para endereçamento indireto.
<b>ind_addr_in</b> [7..0]	Entrada para endereçamento indireto.

#### 2.2. Saídas

<b>abus_out</b> [8..0]	Saída de endereço.
------------------------	--------------------

## 2.3. Diagrama equivalente



## 3. ALU

Unidade lógica e aritmética (ALU na sigla em inglês) que faz operações lógicas e aritméticas em palavras de 8 bits. Realiza 16 operações diferentes, entre operações lógicas, aritméticas, de rotação e de manipulação de bit, conforme especificado a seguir.

### 3.1. Entradas

a_in[7..0]	Entrada “a” de dados.
b_in[7..0]	Entrada “b” de dados. Usada nas operações que envolvem dois operandos.
c_in	Entrada de <i>carry</i> . Usada nas operações de rotação (RR e RL).
op_sel[3..0]	Entrada de seleção da operação a ser realizada.
bit_sel[2..0]	Entrada de seleção de bit. Usada apenas nas operações de manipulação de bit (BC e BS)

### 3.2. Saídas

r_out[7..0]	Saída do resultado.
c_out	Saída de <i>carry/borrow</i> . Nas operações aritméticas de soma, este sinal é o <i>carry out</i> (vai um) no bit mais significativo. Nas operações de subtração, este sinal é o <i>borrow out</i> (empréstimo). Para <i>borrow</i> , a polaridade é invertida (ver exemplos ao final do item 2.3). Este sinal também é usado nas operações de rotação.
dc_out	Saída de <i>digit carry/borrow</i> . Nas operações aritméticas de soma, este sinal é o <i>carry out</i> (vai um) do bit 3 para o bit 4, ou seja, do primeiro <i>nibble</i> para o segundo. Nas operações de subtração, este sinal é o <i>borrow out</i> (empréstimo). Para <i>borrow</i> , a polaridade é invertida.
z_out	Saída de zero. Na maior parte das operações, sinaliza quando o resultado é igual a zero. Nas operações BC e BS, corresponde ao bit selecionado pela entrada bit_sel.

### 3.3. Operações

op_sel[3..0]	Mnemônico	Operação
0000	AND	AND lógico: $r\_out = a\_in \text{ AND } b\_in$ $z\_out = '1'$ se o resultado for igual a 0
0001	OR	OR lógico: $r\_out = a\_in \text{ OR } b\_in$ (bit a bit) $z\_out = '1'$ se o resultado for igual a 0
0010	XOR	XOR lógico: $r\_out = a\_in \text{ XOR } b\_in$ (bit a bit) $z\_out = '1'$ se o resultado for igual a 0
0011	COM	Complemento (inverte todos os bits): $r\_out = \text{NOT } a\_in$ $z\_out = '1'$ se o resultado for igual a 0
0100	INC	Incremento: $r\_out = a\_in + 1$ $z\_out = '1'$ se o resultado for igual a 0

0101	DEC	Decremento: $r\_out = a\_in - 1$ $z\_out = 1$ se o resultado for igual a 0
0110	ADD	Soma: $r\_out = a\_in + b\_in$ $c\_out = '1'$ se houver <i>carry</i> no bit mais significativo $dc\_out = '1'$ se houver <i>carry</i> no primeiro <i>nibble</i> $z\_out = '1'$ se o resultado for igual a 0
0111	SUB	Subtração: $r\_out = a\_in - b\_in$ $c\_out = '0'$ se houver <i>borrow</i> no bit mais significativo $dc\_out = '0'$ se houver <i>borrow</i> no primeiro <i>nibble</i> $z\_out = '1'$ se o resultado for igual a 0
1000	SWAP	Permuta <i>nibbles</i> $r\_out = a\_in[3..0], a\_in[7..4]$
1001	CLR	Limpa: $r\_out = "00000000"$ $z\_out = '1'$
1010	RR	Rotação para direita, passando pelo <i>carry</i> : $r\_out = cin, a\_in[7..1]$ $c\_out = a\_in[0]$
1011	RL	Rotação para esquerda, passando pelo <i>carry</i> : $r\_out = a\_in[6..0], c\_in$ $c\_out = a\_in[7]$
1100	BS	Ajusta em '1' o bit apontado por <i>bit_sel</i> : $r\_out = a\_in$ , exceto bit apontado por <i>bit_sel</i> , igual a '1' $z\_out = a\_in(N)$ , onde $a\_in(N)$ = bit apontado por <i>bit_sel</i> .
1101	BC	Limpa o bit apontado por <i>bit_sel</i> : $r\_out = a\_in$ , exceto bit apontado por <i>bit_sel</i> , igual a '0' $z\_out = a\_in(N)$ , onde $a\_in(N)$ = bit apontado por <i>bit_sel</i> .
1110	PASS_A	Passa A: $r\_out = a\_in$ $z\_out = '1'$ se o resultado for igual a 0
1111	PASS_B	Passa B: $r\_out = b\_in$ $z\_out = '1'$ se o resultado for igual a 0

Obs.: Nas instruções onde as saídas *z\_out*, *c\_out* e *dc\_out* não estão especificadas, o resultado não importa (*don't care*)

Exemplos para a operação ADD:

- Entradas:  $a\_in = 37h$ ,  $b\_in = 10h$ ; Saídas:  $r\_out = 47h$ ,  $c\_out = '0'$ ,  $dc\_out = '0'$ ,  $z\_out = '0'$
- Entradas:  $a\_in = 10h$ ,  $b\_in = F7h$ ; Saídas:  $r\_out = 07h$ ,  $c\_out = '1'$ ,  $dc\_out = '0'$ ,  $z\_out = '0'$
- Entradas:  $a\_in = 70h$ ,  $b\_in = 90h$ ; Saídas:  $r\_out = 00h$ ,  $c\_out = '1'$ ,  $dc\_out = '0'$ ,  $z\_out = '1'$
- Entradas:  $a\_in = 17h$ ,  $b\_in = 3Ah$ ; Saídas:  $r\_out = 51h$ ,  $c\_out = '0'$ ,  $dc\_out = '1'$ ,  $z\_out = '0'$

Exemplos para a operação SUB:

- Entradas:  $a\_in = 02h$ ,  $b\_in = 01h$ ; Saídas:  $r\_out = 01h$ ,  $c\_out = '1'$ ,  $dc\_out = '1'$ ,  $z\_out = '0'$
- Entradas:  $a\_in = 02h$ ,  $b\_in = 02h$ ; Saídas:  $r\_out = 00h$ ,  $c\_out = '1'$ ,  $dc\_out = '1'$ ,  $z\_out = '1'$
- Entradas:  $a\_in = 02h$ ,  $b\_in = 03h$ ; Saídas:  $r\_out = FFh$ ,  $c\_out = '0'$ ,  $dc\_out = '0'$ ,  $z\_out = '0'$

Exemplos para a operação BC (bit clear):

- 1) Entradas: a\_in = “01**1**10110”, bit\_sel = “101” ; Saídas: r\_out = “01**0**10110”, z\_out = ‘1’

Na saída r\_out, o bit 5 (bit\_sel = “101”) foi ajustado para ‘0’.  
Como na entrada a\_in o bit 5 é igual a ‘1’, a saída z\_out recebe ‘1’.

- 2) Entradas: a\_in = “01**0**10110”, bit\_sel = “101” ; Saídas: r\_out = “01**0**10110”, z\_out = ‘0’

Na saída r\_out, o bit 5 (bit\_sel = “101”) foi ajustado para ‘0’.  
Como na entrada a\_in o bit 5 é igual a ‘0’, a saída z\_out recebe ‘0’.

Exemplos para a operação BS (bit set):

- 1) Entradas: a\_in = “0111**0**110”, bit\_sel = “011” ; Saídas: r\_out = “0111**1**110”, z\_out = ‘0’

Na saída r\_out, o bit 3 (bit\_sel = “011”) foi ajustado para ‘1’.  
Como na entrada a\_in o bit 3 é igual a ‘0’, a saída z\_out recebe ‘0’.

- 2) Entradas: a\_in = “0111**1**110”, bit\_sel = “011” ; Saídas: r\_out = “0111**1**110”, z\_out = ‘1’

Na saída r\_out, o bit 3 (bit\_sel = “011”) foi ajustado para ‘1’.  
Como na entrada a\_in o bit 3 é igual a ‘1’, a saída z\_out recebe ‘1’.