

TP2 Formation FPGA :

1) L'horloge est fixée à 100MHz :


Une période de l'horloge est donc égale à $1 \times 10^{-8} \text{ s} = 10 \text{ ns}$

On doit donc compter 200 000 000 périodes pour 2 secondes.


Pour avoir le nombre de bits minimum nécessaire, il faut trouver la plus petite puissance de 2 qui soit supérieure au nombre de périodes trouvé.

Ainsi, on trouve : $2^{28} = 268\,435\,456$.

2) Schéma RTL sans remise à zéro en fonction de end_counter.



3) Schéma RTL avec remise à zéro en fonction de end_counter.



4) Listes des signaux de l'architecture :

Les signaux d'entrée sont :

- clk
- Resetn

Les signaux de sortie sont :


- End_counter

Les signaux internes sont :

- Count
- La constante 199 999 999.
- La constante 1.
-

5)


6)



7)

On observe que le compteur s'incrémente sur les fronts montants de clk et qu'il revient bien à 0 une fois la valeur seuil atteinte, ainsi on peut conclure que le design est valide.

8)



9)
10)
11)
12)

Les signaux à observer sont :

- Count pour vérifier la valeur du compteur
- End_counter pour s'assurer de la remise à zéro une fois la valeur seuil atteinte.
- Led pour vérifier que la valeur change toutes les 2s.

13) Après la synthèse, on peut observer sur le schématique que chaque bit du compteur a généré 1 bascule, soit 28 au total. On observe également des LUT qui contiennent les portes logiques de notre architecture. Il y a 7 CARRY4 (7x4 = 28) pour les 28 bits de notre compteur. Le fonctionnement de la LED nécessite également des éléments de logique, une bascule et une LUT permettent de gérer son changement d'état.

14) En étudiant le rapport, on retrouve bien tous les éléments attendus.

Report Cell Usage:

	Cell	Count
1	BUFG	1
2	CARRY4	7
3	LUT4	31
4	LUT6	4
5	FDCE	29
6	IBUF	3
7	OBUF	1

15)

16) Après étude du rapport de timing, aucune violation n'est détectée et le chemin critique est celui qui part du compteur jusqu'à la LED.

```

181 -----
182 From Clock: sys_clk_pin
183 To Clock: sys_clk_pin
184
185 Setup :          0 Failing Endpoints, Worst Slack      2.122ns, Total Violation      0.000ns
186 Hold  :          0 Failing Endpoints, Worst Slack      0.265ns, Total Violation      0.000ns
187 PW   :          0 Failing Endpoints, Worst Slack      3.500ns, Total Violation      0.000ns
188 -----
189
190
191 Max Delay Paths
192 -----
193 Slack (MET) :      2.122ns (required time - arrival time)
194 Source:      count_reg[13]/C
195              (rising edge-triggered cell FDCE clocked by sys_clk_pin  (rise@0.000ns fall@4.000ns period=8.000ns))
196 Destination: led_value_reg/D
197              (rising edge-triggered cell FDCE clocked by sys_clk_pin  (rise@0.000ns fall@4.000ns period=8.000ns))

```