计算机组成原理试题 5

—,	选	择题(共5分,每题1分)
	1.	设寄存器内容为 80H, 若它对应的真值是 - 127, 则该机器数是
		A. 原码:
		B. 补码;
		C. 反码:
		D. 移码。
	2	下列叙述中是正确的。
		A. 程序中断方式中有中断请求, DMA 方式中没有中断请求;
		B. 程序中断方式和 DMA 方式中实现数据传送都需中断请求;
		C. 程序中断方式和 DMA 方式中都有中断请求,但目的不同;
		D. DMA 要等到指令周期结束时才进行周期窃取。
	3	设机器数字长为 32 位,一个容量为 16MB 的存储器, CPU 按半字寻址, 其寻址范
围是		
凹及	-	$A. 2^{24}$:
		B. 2^{23} :
		C. 2 ²² ;
		D. 2^{21}
	1	在中断接口电路中,向量地址可通过 送至 CPU。
	4.	A. 地址线;
		B. 数据线;
		C. 控制线;
		D. 状态线。
	5	在程序的执行过程中,Cache 与主存的地址映象是由 。
	٥.	A. 程序员调度的;
		B. 操作系统管理的;
		C. 由程序员和操作系统共同协调完成的;
		D. 硬件自动完成的。
	_	
	6.	总线复用方式可以。
		A. 提高总线的传输带宽;
		B. 增加总线的功能;
		C. 减少总线中信号线的数量;
		D. 提高 CUP 利用率。
	7.	下列说法中正确的是。
		A. Cache 与主存统一编址,Cache 的地址空间是主存地址空间的一部分;
		B. 主存储器只由易失性的随机读写存储器构成;
		C. 单体多字存储器主要解决访存速度的问题;
		D. Cache 不与主存统一编址,Cache 的地址空间不是主存地址空间的一部分。
	8.	在采用增量计数器法的微指令中,下一条微指令的地址。
		A. 在当前的微指令中;
		B. 在微指令地址计数器中;
		C. 在程序计数器;
		D. 在CPU中。

9. 由	于 CPU 内部操作的速度较快,而 CPU 访问一次存储器的时间较长,因此机器周							
期通常由_	来确定。							
A.	指令周期;							
В.	存取周期;							
C.	间址周期;							
D. 执行周期。								
10. R	ISC 机器。							
A.	不一定采用流水技术;							
В.	一定采用流水技术;							
C.	CPU 配备很少的通用寄存器;							
	CPU 配备很多的通用寄存器。							
11. 在	下列寻址方式中,寻址方式需要先计算,再访问主存。							
A.	立即;							
	变址;							
	间接;							
D.	直接。							
	E浮点机中,判断补码规格化形式的原则是。							
	尾数的第一数位为 1,数符任意;							
В.	尾数的符号位与第一数位相同;							
C.	尾数的符号位与第一数位不同;							
D.	阶符与数符不同。							
13. 1	I/O 采用统一编址时,进行输入输出操作的指令是。							
A.	控制指令;							
В.	访存指令;							
C.	输入输出指令;							
D.	程序指令。							
14. i	设机器字长为 32 位,存储容量为 16MB,若按双字编址,其寻址范围是。							
A.	8MB;							
В.	2M;							
C.	4M;							
D.	16M∘							
15	寻址对于实现程序浮动提供了较好的支持。							
A.	间接寻址;							
В.	变址寻址;							
C.	相对寻址;							
D.	直接寻址。							
16. 超	强流水线技术是。							
A.	缩短原来流水线的处理器周期;							
В.	在每个时钟周期内同时并发多条指令;							
C.	把多条能并行操作的指令组合成一条具有多个操作码字段的指令;							
D.	以上都不对。							
17. 以	【下叙述中错误的是。							
A.	指令周期的第一个操作是取指令;							
В.	为了进行取指令操作,控制器需要得到相应的指令;							

C. 取指令操作是控制器自动进行的;
D. 指令周期的第一个操作是取数据。
18. I/O 与主主机交换信息的方式中,DMA 方式的特点是。
A. CPU 与设备串行工作,传送与主程序串行工作; B. CPU 与设备并行工作,传送与主程序串行工作;
C. CPU 与设备并行工作,传送与主程序并行工作;
D. CPU 与设备串行工作,传送与主程序并行工作。
19. 若 9BH 表示移码(含 1 位符号位). 其对应的十进制数是。
A. 27;
B27;
C101;
D. 101.
20. 在二地址指令中是正确的。
A. 指令的地址码字段存放的一定是操作数;
B. 指令的地址码字段存放的一定是操作数地址; C. 运算结果通常存放在其中一个地址码所提供的地址中;
D. 指令的地址码字段存放的一定是操作码。
二、填空题(共20分,每空1分)
1. 32 位字长的浮点数, 其中阶码 8 位(含1位阶符), 基值为 2, 尾数 24 位(含1位
数符),则其对应的最大正数是
机器数采用补码表示,且尾数为规格化形式,则对应的最小正数是
小负数是 <u> </u>
2. CPU 从主存取出一条指令并执行该指令的时间叫
若干个B ,而后者又包含若干个C 。 和
E 组成多级时序系统。
3. 假设微指令的操作控制字段共18位,若采用直接控制,则一条微指令最多可同时启
动A 个微操作命令。若采用字段直接编码控制,并要求一条微指令能同时启动3
个微操作,则微指令的操作控制字段应分B 段,若每个字段的微操作数相同,
这样的微指令格式最多可包含 <u>C</u> 个微操作命令。
4. 一个 8 体低位交叉的存储器,假设存取周期为 T,CPU 每隔 τ (T = 8τ)时间启动
一个存储体,则依次从存储器中取出 16 个字共需 存取周期。
5. I/O 与主机交换信息的控制方式中,
的。B 和
主程序是并行的,后者传送和主机是串行的。
6. 设 n = 16 位 (不包括符号位在内),原码两位乘需做A 次移位,最多做
B 次加法;补码 Booth 算法需做C 次移位,最多做

- 三、名词解释(共10分,每题2分)
 - 1. 同步控制方式
 - 2. 周期窃取
 - 3. 双重分组跳跃进位
 - 4. 直接编码
 - 5. 硬件向量法

四、计算题(5分)

设
$$x = +\frac{11}{16}$$
, $y = +\frac{7}{16}$, 试用变形补码计算 $x + y$ 。

五、简答题(15分)

- 1. 某机主存容量为 4M×32 位,且存储字长等于指令字长,若该机的指令系统具备 129种操作。操作码位数固定,且具有直接、间接、立即、相对、基址、变址六种寻址方式。 (5 分)
- (1) 画出一地址指令格式并指出各字段的作用;
- (2) 该指令直接寻址的最大范围(十进制表示);
- (3) 一次间址的寻址范围(十进制表示);
- (4) 相对寻址的位移量(十进制表示)。
- 2. 能不能说机器的主频越快,机器的速度就越快,为什么?
- 3. 某机有五个中断源,按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4,现要求优 先顺序改为 L3,L2,L4,L1,L0,写出各中断源的屏蔽字。(5分)


中断源	0	屏蔽字 1 2	3	4	
L0 L1 L2 L3 L4					

六、问答题(20分)

- (1) 画出主机框图 (要求画到寄存器级);
- (2) 若存储器容量为 64K×32 位,指出图中各寄存器的位数;
- (3)写出组合逻辑控制器完成 LDA X (X 为主存地址)指令发出的全部微操作命令及节拍安排。
 - (4) 若采用微程序控制,还需增加哪些微操作?

七、设计题(10分)

设 CPU 共有 16 根地址线,8 根数据线,并用 \overline{MREQ} 作访存控制信号(低电平有效),用 \overline{WR} 作读写控制信号(高电平为读,低电平为写)。现有下列芯片及各种门电路(门电路自定),如图所示。画出 CPU 与存储器的连接图,要求:



- (1) 存储芯片地址空间分配为:最小4K地址空间为系统程序区,相邻的4K地址空间为系统程序工作区,与系统程序工作区相邻的是24K用户程序区;
 - (2) 指出选用的存储芯片类型及数量;
 - (3) 详细画出片选逻辑。