

计算机组成原理试题 6 答案

一、选择题（共 20 分，每题 1 分）

1. C 2. C 3. B 4. C 5. B 6. A 7. A
8. C 9. A 10. C 11. B 12. D 13. B 14. B
15. C 16. B 17. A 18. B 19. C 20. B

二、填空题（共 20 分，每空 1 分）

1. A. $2^{127}(1-2^{-23})$ B. 2^{-129} C. $2^{-128}(-2^{-1}-2^{-23})$ D. -2^{127}
2. A. 地址线 B. 数据线 C. 分时 D. 地址
 E. 地址锁存
3. A. 垂直 B. 水平 C. 垂直
4. A. $i \bmod 128$
5. A. 立即响应 B. 异步定时 C. 同步定时
6. A. 2 B. 3 C. 4 D. 5

三、名词解释（共 10 每题 2 分）

1. 异步控制方式

答：异步控制不存在基准时钟信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

2. 向量地址

答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成

3. 双重分组跳跃进位

答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

4. 字段直接编码

答：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。

5. 多重中断

答：多重中断即指 CPU 在处理中断的过程中，又出现了新的中断请求，此时若 CPU 暂停现行的中断处理，转去处理新的中断请求，即多重中断。

四、计算题（共 5 分）

答：【解】 因为 $2^{16} = 65536$

则±6 万的十进制数需 16 位二进制数表示。

对于尾数为 16 位的浮点数，因 16 需用 5 位二进制数表示，即

$$(16)_+ = (10000)_2,$$

故除阶符外，阶码至少取 5 位。为了保证数的最大精度，最终阶码取 5 位，尾数取 $32 - 1 - 1 - 5 = 25$ 位。

按这样分配，当阶码大于 +31 时，浮点数溢出，需中断处理。]

五、简答题（共 15 分）

1. （5 分）答：

（1）一地址指令格式为（1 分）

OP	M	A
----	---	---

OP 操作码字段，共 7 位，可反映 85 种操作；

M 寻址方式特征字段，共 3 位，可反映 6 种寻址方式；

A 形式地址字段，共 $16 - 7 - 3 = 6$ 位 （1 分）

(2) 直接寻址的最大范围为 $2^6 = 64$ （1 分）

(3) 由于存储字长为 32 位，故一次间址的寻址范围为 $2^{16} = 65536$ （1 分）

(4) 相对寻址的位移量为 $-32 \sim +31$ （1 分）

2. (5 分) 答：程序查询方式是用户在程序中安排一段输入输出程序，它由 I/O 指令、测试指令和转移指令等组成。CPU 一旦启动 I/O 后，就进入这段程序，时刻查询 I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。

程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即 CPU 启动 I/O 后，继续自身的工作，不必查询 I/O 的状态。而 I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向 CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。


3. (5 分) 答：（每写对一个屏蔽字 1 分）

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

中断源	屏蔽字				
	0	1	2	3	4
L0	1	0	0	0	0
L1	1	1	0	0	0
L2	1	1	1	0	0
L3	1	1	1	1	0
L4	1	1	1	1	1

六、问答题（共 20 分）

(1) (5 分)



(2) (5 分)

ACC	MQ	ALU	X	IR	MDR	PC	MAR
-----	----	-----	---	----	-----	----	-----

32	32	32	32	32	32	16	16
----	----	----	----	----	----	----	----

(3) (5 分)

T0	PC→MAR	1→R
T1	M(MAR)→MDR	(PC)+1→PC
T2	MDR→IR	OP(IR)→ID

T0	Ad(IR)→MAR	1→R
T1	M(MAR)→MDR	
T2	(AC)+(MDR)→AC	

(4) (5 分)

取指	Ad(CMDR)→CMAR
	OP(IR)→微地址形成部件→CMAR
执行	Ad(CMDR)→CMAR

七、设计题 (共 10 分)

(1) 根据主存地址空间分配为: (2 分)

A_{15}	...	A_{11}	...	A_7	...	A_3	...	A_0	
1	0	1	0	0	0	0	0	0	} 2K×8 位 ROM 1 片
1	0	1	0	0	1	1	1	1	
1	0	1	0	1	0	0	0	0	} 1K×4 位 RAM 2 片
1	0	1	0	1	0	1	1	1	
1	0	1	0	1	1	0	0	0	} 1K×4 位 RAM 2 片
1	0	1	0	1	1	1	1	1	

(2) 选出所用芯片类型及数量

对应 A000H~A7FFH 系统程序区, 选用一片 2K×8 位 ROM 芯片; (1 分)

对应 A800H~AFFFH 用户程序区, 选用 4 片 1K×4 位 RAM 芯片。(1 分)

(3) CPU 与存储芯片的连接图如图所示 (6 分)

