计算机组成原理试题 6

C. 可以同时出现;

一、选	择题	(共5分,每题1分)
1.	某机	上字长8位,采用补码形式(其中1位为符号位),则机器数所能表示的范围是
	_ 0	
	A.	$-127 \sim 127;$
	В.	$-128 \sim +128;$
	C.	$-128 \sim +127;$
	D.	$-128 \sim +128_{\circ}$
2.	. 在	的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用 I/O
指令。		
	A.	单总线;
	В.	双总线;
	C.	三总线:
		以上三种总线。
3.		算机字长是 32 位,它的存储容量是 64KB. 按字编址,它的寻址范围是。
		16KB;
	В.	16K;
	C.	32K;
	D.	32KB.
4.	. 中断	f向量可提供。
	A.	被选中设备的地址;
	В.	传送数据的起始地址;
	C.	中断服务程序入口地址;
	D.	主程序的断点地址。
5. C		的地址映象中比较多的采用"按内容寻址"的相联存储器来实现。
		直接映象;
		全相联映象;
		组相联映象;
	D.	以上都有。
6.	总线	的异步通信方式。
	A.	不采用时钟信号,只采用握手信号;
	В.	既采用时钟信号,又采用握手信号;
	C.	既不采用时钟信号,又不采用握手信号;
	D.	采用时钟信号,不采用握手信号。
7.		注盘存储器中,查找时间是 。
	A.	使磁头移动到要找的柱面上所需的时间;
	В.	在磁道上找到要找的扇区所需的时间;
	C.	在扇区中找到要找的数据所需的时间。
	D.	以上都不对。
8.	在控	的器的控制信号中,相容的信号是的信号。
	A.	可以相互替代;
	В.	可以相继出现:

9.	计算机操作的最小单位时间是。
	A. 时钟周期;
	B. 指令周期;
	C. CPU 周期;
	D. 执行周期。
10.	CPU 不包括。
	A. 地址寄存器;
	B. 指令寄存器 IR;
	C. 地址译码器;
	D. 通用寄存器。
11.	寻址便于处理数组问题。
	A. 间接寻址;
	B. 变址寻址;
	C. 相对寻址;
	D. 立即寻址。
12.	设寄存器内容为 10000000, 若它等于 0, 则为。
	A. 原码;
	B. 补码;
	C. 反码;
	D. 移码。
13.	若一个8比特组成的字符至少需10个比特来传送,这是传送方式。
	A. 同步;
	B. 异步;
	C. 并联:
	D. 混合。
1/	设机器字长为 32 位,存储容量为 16MB,若按双字编址,其寻址范围是。。
· 14. (存储器	
八丁阳市	A. 8MB;
	B. 2M;
	C. 4M;
	D. 16M _o
15.	寻址对于实现程序浮动提供了较好的支持。
	A. 间接寻址;
	B. 变址寻址:
	C. 相对寻址;
	D. 直接寻址。
16.	超标量技术是。
	A. 缩短原来流水线的处理器周期;
	B. 在每个时钟周期内同时并发多条指令;
	C. 把多条能并行操作的指令组合成一条具有多个操作码字段的指令;
	D. 以上都不对。
17.	在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于。
	A. 同步控制;

D. 不可以同时出现。

B. 异步控制;
C. 联合控制;
D. 局部控制。
18. I/O 与主机交换信息的方式中,中断方式的特点是。
A. CPU 与设备串行工作,传送与主程序串行工作;
B. CPU 与设备并行工作,传送与主程序串行工作;
C. CPU 与设备并行工作,传送与主程序并行工作;
D. CPU 与设备串行工作,传送与主程序并行工作。
19. 当定点运算发生溢出时,应。
A. 向左规格化;
B. 向右规格化;
C. 发出出错信息; D. 舍入处理。
20. 在一地址格式的指令中,下列 是正确的。
A. 仅有一个操作数,其地址由指令的地址码提供;
B. 可能有一个操作数,也可能有两个操作数;
C. 一定有两个操作数,另一个是隐含的;
D. 指令的地址码字段存放的一定是操作码。
二、填空题(共20分,每空1分)
1. 设浮点数阶码为8位(含1位阶符),尾数为24位(含1位数符),则32位二进制
补码浮点规格化数对应的十进制真值范围是:最大正数为
为B
C 控制的方法, 先给 D 信号, 并用 E 信号将其保存。 3. 微指令格式可分为 A 型和 B 型两类, 其中 C 型微指令用较
2
3. 微指令格式可分为 <u>A</u> 型和 <u>B</u> 型两类,其中 <u>C</u> 型微指令用较长的微程序结构换取较短的微指令结构。
3. 微指令格式可分为A 型和B 型两类,其中C 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A 块。
3. 微指令格式可分为A 型和B 型两类,其中C 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A _ 块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方
3. 微指令格式可分为A型和B型两类,其中C型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为A、 C三种。
3. 微指令格式可分为A 型和B 型两类,其中C 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A _ 块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方
3. 微指令格式可分为A型和B型两类,其中C型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为A、 C三种。
3. 微指令格式可分为A型和B型两类,其中C型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为A、B、C三种。 6. 设 n = 4 位(不包括符号位在内),原码两位乘需做A 次移位,最多做
3. 微指令格式可分为A型和B型两类,其中C型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第A块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为A、B、C三种。 6. 设 n = 4 位(不包括符号位在内),原码两位乘需做A 次移位,最多做
3. 微指令格式可分为A型和B型两类,其中C型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 i 块映象到缓存第A块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为A、 E
3. 微指令格式可分为 <u>A</u> 型和 <u>B</u> 型两类,其中 <u>C</u> 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第 <u>A</u> 块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为 <u>A</u> 、 <u>B</u> 、 <u>C</u> 三种。 6. 设 n = 4 位(不包括符号位在内),原码两位乘需做 <u>A</u> 次移位,最多做 <u>B</u> 次加法;补码 Booth 算法需做 <u>C</u> 次移位,最多做 <u>D</u> 次加法。 三、名词解释(共 10 分,每题 2 分) 1. 异步控制方式 2. 向量地址 3. 直接寻址
3. 微指令格式可分为 A 型和 B 型两类,其中 C 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 i 块映象到缓存第 A 块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为 A B C 三种。 6. 设 n = 4 位(不包括符号位在内),原码两位乘需做 A 次移位,最多做 B 次加法;补码 Booth 算法需做 C 次移位,最多做 D 次加法。 三、名词解释(共 10 分,每题 2 分) 1. 异步控制方式 2. 向量地址 3. 直接寻址 4. 字段直接编码
3. 微指令格式可分为 <u>A</u> 型和 <u>B</u> 型两类,其中 <u>C</u> 型微指令用较长的微程序结构换取较短的微指令结构。 4. 如果 Cache 的容量为 128 块,在直接映象下,主存中第 <i>i</i> 块映象到缓存第 <u>A</u> 块。 5. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为 <u>A</u> 、 <u>B</u> 、 <u>C</u> 三种。 6. 设 n = 4 位(不包括符号位在内),原码两位乘需做 <u>A</u> 次移位,最多做 <u>B</u> 次加法;补码 Booth 算法需做 <u>C</u> 次移位,最多做 <u>D</u> 次加法。 三、名词解释(共 10 分,每题 2 分) 1. 异步控制方式 2. 向量地址 3. 直接寻址

设浮点数字长为32位,欲表示±6万的十进制数,在保证数的最大精度条件下,除阶

符、数符各取1位外,阶码和尾数各取几位?按这样分配,该浮点数溢出的条件是什么?

五、简答题(15分)

- 1. 某机主存容量为 4M×16 位,且存储字长等于指令字长,若该机的指令系统具备 85 种操作。操作码位数固定,且具有直接、间接、立即、相对、基址、变址六种寻址方式。 (5 分)
- (1) 画出一地址指令格式并指出各字段的作用;
- (2) 该指令直接寻址的最大范围(十进制表示);
- (3) 一次间址的寻址范围(十进制表示);
- (4) 相对寻址的位移量(十进制表示)。
- 2. 程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出,它们有何不同? (5分)
- 3. 某机有五个中断源,按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4,现要求优 先顺序改为 L4,L3,L2,L1,L0,写出各中断源的屏蔽字。(5分)

中断源	屏蔽字 0 1 2 3 4
LO	
L1	
L2	
L3	
L4	

六、问答题(20分)

- (1) 画出主机框图 (要求画到寄存器级);
- (2) 若存储器容量为 64K×32 位,指出图中各寄存器的位数;
- (3)写出组合逻辑控制器完成 ADD X (X 为主存地址)指令发出的全部微操作命令及节拍安排。
 - (4) 若采用微程序控制,还需增加哪些微操作?
 - 七、设计题(10分)

设 CPU 共有 16 根地址线,8 根数据线,并用 $\overline{\text{MREQ}}$ 作访存控制信号(低电平有效)用 $\overline{\text{WR}}$ 作读写控制信号(高电平为读,低电平为写)。现有下列存储芯片: $1K\times 4$ 位 RAM, $4K\times 8$ 位 RAM, $2K\times 8$ 位 ROM,以及 74138 译码器和各种门电路,如图所示。画出 CPU 与存储器连接图,要求:

- (1) 主存地址空间分配: A000H~A7FFH 为系统程序区; A800H~AFFFH 为用户程序区。
 - (2) 合理选用上述存储芯片,说明各选几片,并写出每片存储芯片的二进制地址范围。
 - (3) 详细画出存储芯片的片选逻辑。

