

西安交通大学考试题(A)

成绩

课 程 半导体数字集成电路

系 别 微电子学院 18 级

考试日期 2021 年 月 日

专业班号

姓 名

学 号



期中

期末

√

一、(30 分) 选择题 (将唯一正确答案直接填在试题中, 每题 2 分)

- 1) 摩尔定律是_____。(a) 一个数学定律; (b) 集成电路发展的规律; (c) 晶体管电流电压关系定律; (d) 芯片功耗和延时关系定律。
- 2) 伪 nMOS 反相器优于 CMOS 反相器的地方是: (a) 功耗低; (b) 输入负载小; (c) 噪声容限大; (d) 以上选择都不对。
- 3) 下图是理想反相器的 VTC 曲线和 CMOS 反相器的 VTC 曲线, 造成两者差别的主要原因是_____。(a) 体效应; (b) PMOS 管和 NMOS 管的宽长比差别; (c) 沟道长度调制效应; (d) 亚阈值漏电; (e) 以上选择都不对。




- 4) 数字集成电路设计中, 半定制设计相对于全定制设计的主要优点是_____。(a) 电路速度快; (b) 面积小; (c) 设计成本低; (d) 以上选择都不对。
- 5) 标准单元库指的是_____。(a) 用于数字集成电路设计的基本电路单元的集合; (b) 标准化芯片仓库; (c) 软件编程用的函数库; (d) 以上选择都不对。
- 6) CMOS 反相器输入信号翻转一次 ($1 \rightarrow 0 \rightarrow 1$) 消耗的能量是_____。
(a) CV_{DD}^2 ; (b) $CV_{DD}^2/2$; (c) $2CV_{DD}^2$; (d) CV_{DD}^2f 。
- 7) 以下成本不属于集成电路固定成本的是_____。(a) 集成电路设计费; (b) EDA 软件购买费; (c) 集成电路测试费; (d) 掩模版制造费; (e) 以上选择都不对。
- 8) CMOS 反相器的本征负载主要包括_____。(a) 栅源电容 C_{GS} ; (b) 栅漏电容 C_{GD} ; (c) 互连线寄生电容 C_{wire} ; (d) MOS 管漏端结电容 C_{DB} ; (e) 以上选择都不对。
- 9) 数字电路逻辑门的延时指的是_____。(a) 输出信号电压从 0 变化到 V_{DD} 的时间; (b) 输出信号电压从 V_{DD} 变化到 0 的时间; (c) 从输入信号电压变化到 0 到输出信号电压变化到 V_{DD} 的时间; (d) 从输入信号电压变化到 $0.5V_{DD}$ 到输出信号电压变化到 $0.5V_{DD}$ 的时间。

- 10) 以下不适合 SRAM 使用的领域为_____。(a) CPU 的 cache; (b) ASIC 芯片的片上存储器; (c) FPGA 的查找表; (d) 手机主存储器; (e) 以上选择都不对。
- 11) 增大 CMOS 反相器的晶体管尺寸无法减小_____。(a) 扇出延时; (b) 本征延时; (c) 上升时间; (d) 下降时间; (e) 以上选择都不对。
- 12) 深亚微米工艺下, CMOS 数字集成电路的延时主要由_____决定。(a) 门延时; (b) 本征延时; (c) 连线延时; (d) 以上选择都不对。
- 13) CMOS 互补逻辑电路的扇入个数一般不超过 4 的原因是_____。(a) 面积太大; (b) 延时太大; (c) 功耗太大; (d) 以上选择都不对。
- 14) 以下减小互连线延时的方法, 正确的是_____。
(a) 增大逻辑门的尺寸; (b) 增大互连线的宽度; (c) 将互连线分段, 之间插入缓冲器; (d) 以上选择都不对。

15) 下图是一个 4X4 的 ROM 电路, 请问电路中保存的信息是_____。

(a) $\begin{bmatrix} 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 1 & 0 & 1 & 0 \end{bmatrix}$; (b) $\begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 \\ 0 & 1 & 0 & 1 \end{bmatrix}$; (c) 以上选择都不对。



二、(12 分) 作图题, 每题 4 分


- 画出二输入 NOR 门的 CMOS 互补逻辑和伪 nMOS 逻辑的晶体管电路图。
- 画出 CMOS 互补逻辑二输入 NOR 门的 VTC 曲线, 并标出每条 VTC 曲线的输入条件。
- 画出 CMOS 传输门构成的下降沿触发的主从 D 触发器的门级电路图。

西安交通大学考试题


三、(10 分)画出实现下列逻辑函数的晶体管电路图, $F = \overline{A + B + CDE}$

- (1) (4 分) 采用 CMOS 静态互补逻辑;
- (2) (2 分) 采用 nFET 网络的 PE 动态逻辑;
- (3) (4 分) 假设标准反相器的 PMOS 管和 NMOS 管的尺寸分别为 3 和 1, 要使该电路的上拉网络和下拉网络的驱动能力与标准反相器一样, 请给出 (1) 的电路中的 PMOS 和 NMOS 晶体管的尺寸。

四、(6 分)下面是一个 CMOS 互补逻辑电路的版图，请画出对应的晶体管电路图，并写出该电路的输出 $Z = Z(I_1, I_2)$ 的逻辑表达式。



第四题图




第五题图

五、(12 分) 如第五题图所示电路, 假设节点 X 和 Y 的寄生电容分别为 35fF 和 25fF, 问:

- (1) (2 分) 该电路实现什么功能? 写出输出 Z 的表达式。
- (2) (3 分) 在什么情况下, 节点 X 和 Y 之间会发生电荷分享效应, 如果发生电荷分享效应, 节点 X 的电压是多少?
- (3) (5 分) 为了防止由于电荷分享效应造成输出逻辑错误, 请问反相器应该如何设计? 给出反相器晶体管尺寸的比值 W_p/W_n 。假设反相器的参数如下: $\mu_n C_{ox} = 50 \mu A/V^2$, $\mu_p C_{ox} = 30 \mu A/V^2$, $L_n = L_p = 40 nm$, $V_{T0,n} = |V_{T0,p}| = 0.4 V$, $V_{DD} = 1.2 V$ 。使用长沟道电流方程计算。
- (4) (2 分) 为了防止电荷分享效应, 可以采用什么方法? 画出电路图。

六、(8 分) 分析第六题图所示电路, 输入信号 R、S 和 CK 的波形如图所示, 问:


- (1) (4分) 画出输出 Q 和 QN 的波形图 (假设初始状态 $Q=0$, $QN=1$, 不考虑延时);
- (2) (4分) 分析该电路的功能, 列出真值表。



第六题图

七、(8分) 如第七题图所示 CMOS SRAM 单元电路。晶体管 M_1 和 M_2 的宽长比(W/L)均为 4/1, M_3 和 M_4 的宽长比均为 2/1。假设 M_5 和 M_6 的尺寸相同, 请设计 M_5 和 M_6 的尺寸, 使得该单元在写 0 操作时, 位线电压 $V_C \leq 0.4V$ 时就可以改变单元的状态。所用的参数如下:

$V_{DD}=5V$, $V_{T0,n}=0.7V$, $V_{T0,p}=-0.7V$, $\mu_n C_{ox} = 50\mu A/V^2$, $\mu_p C_{ox} = 20\mu A/V^2$, $\gamma = 0.4V^{1/4}$, $|2\Phi_F| = 0.6V$ 。已知 $V_T(V_{SB}) = V_{T0} + \gamma \sqrt{|2\Phi_F| + V_{SB}} - \sqrt{|2\Phi_F|}$, 考虑 M_3 和 M_4 的体效应。(使用长沟道电流方程)。




第七题图

八、(14分) CMOS 反相器电路如第八题图所示, $V_{DD} = 5V$, $\lambda = 0$, $\gamma = 0$, $\mu_n C_{ox} = 50\mu A/V^2$, $V_{TN} = 0.7V$, $\mu_p C_{ox} = 20\mu A/V^2$, $V_{TP} = -0.7V$, 求解以下问题:

(1) (8分) 当负载电容 $C_L=1pF$, $L_1=L_2=0.5\mu m$, 且输入为理想阶跃脉冲时, 要求其 $V_{th}=2.6V$, $t_r=4ns$ 。求 W_1 和 W_2 等于多少。

(2) (6分) 计算 (1) 中得出的电路参数下, 反相器的传输延时 t_{pHL} (忽略本征延时)。

注: 使用长沟道 IV 方程, 平均电流法计算。



第八题图